JPH04227394A - 広帯域信号結合装置 - Google Patents

広帯域信号結合装置

Info

Publication number
JPH04227394A
JPH04227394A JP3106856A JP10685691A JPH04227394A JP H04227394 A JPH04227394 A JP H04227394A JP 3106856 A JP3106856 A JP 3106856A JP 10685691 A JP10685691 A JP 10685691A JP H04227394 A JPH04227394 A JP H04227394A
Authority
JP
Japan
Prior art keywords
signal
line
input
matrix
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3106856A
Other languages
English (en)
Inventor
Ruediger Hofmann
リユデイガー　ホフマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH04227394A publication Critical patent/JPH04227394A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H04Q3/523—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Transmitters (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は請求項１の前文による広
帯域信号結合装置に関する。
【０００２】
【従来の技術】ＥＣＬ技術は高い動作速度、（中程度の
）高い集積度および（中程度の）高い損失電力のような
特性を有する。それにくらべてＦＥＴ技術は、動作速度
は中程度であるけれども、集積度が非常に高くまた損失
電力が非常に低い点で優れている。これらの２つの特徴
があるので、これまでバイポーラ技術によっていた速度
範囲にもＦＥＴ技術による集積回路を使用可能にしよう
という努力がなされている。
【０００３】それぞれ２つの信号線により形成されたマ
トリックス入力線を有する結合点マトリックスを有し、
マトリックス入力線が一方ではそれぞれ入力ディジタル
信号回路の２つの差（相補性）出力端に接続されており
、また他方では結合点を介して同じくそれぞれ２つの信
号線により形成されたマトリックス出力線に接続可能で
あり、マトリックス出力線がそれぞれそれらの両信号線
により差動増幅器により形成された出力増幅器回路の両
信号入力端に通じている広帯域信号結合装置は、ヨーロ
ッパ特許第　Ａ−０２６４０４６号明細書から公知であ
る。かかる公知の装置においては、ＦＥＴ技術により構
成された結合点マトリックスが、結合点のなかに設けら
れておりそれぞれ制御電極に通過接続信号または阻止信
号を与えられる２つのスイッチトランジスタによりそれ
ぞれ形成された結合要素対を有し、それらのスイッチト
ランジスタがそれぞれ主電極で、跳躍特性を有する出力
‐差動増幅器を備えた付属のマトリックス出力線の一方
または他方の信号線に接続されており、その際に結合要
素対が、それぞれスイッチトランジスタと共に直列回路
を形成するそれぞれ２つの入力トランジスタを有し、こ
れらの入力トランジスタがそれぞれ制御電極で付属のマ
トリックス入力線の一方または他方の信号線に接続され
ており、またそれらのそれぞれ直列回路と反対側の主電
極は走査トランジスタを介して動作電圧源の一方の端子
（接地）と接続されており、動作電圧源の他方の端子と
はそれぞれのマトリックス出力線の各信号線が予充電ト
ランジスタを介して接続されており、またその際に予充
電トランジスタおよび走査トランジスタは互いに逆向き
にそれぞれ制御電極に、ビット通過接続時間を予充電段
階および本来の通過接続段階に分割する結合フィールド
駆動クロックを与えられており、それによって各前段階
で走査トランジスタの阻止状態においてマトリックス出
力線の両信号線がそれぞれの予充電トランジスタを介し
て動作電圧源の前記他方の端子を支配する電位に少なく
とも近似的に充電される。
【０００４】この公知の広帯域信号結合装置は、ＦＥＴ
技術によりもたらされた結合点マトリックスと結び付け
られている利点に追加して、一方では、阻止されている
結合点において、追加的な減衰対策なしでも有害な信号
が結合点を介してマトリックス出力端に到達せず、また
他方では、導通している結合点において、本来のビット
通過接続の際に場合によっては行われるマトリックス出
力線の再充電が常に一方の信号状態に相応する動作電位
から出発して再充電方向のみに行われ、従って既に（こ
の動作電位値に隣接し差動増幅器の跳躍点に相応するし
きいの上方超過に相応する）小さい再充電により、従っ
てまた相応に迅速に、結合装置の出力端に生じ通過接続
されるディジタル値の一方の信号状態から他方の信号状
態への通過接続されるディジタル信号の一義的な移行が
行われるという利点が得られる。
【０００５】このような広帯域信号結合装置では、動作
速度を一層高めることが、両予充電トランジスタがそれ
らのそれぞれのマトリックス出力線のほうに向けられた
主電極で横断トランジスタを介して互いに接続されてお
り、この横断トランジスタの制御電極が予充電トランジ
スタの制御電極と接続されていることににより可能にさ
れ得る（ヨーロッパ特許第　Ａ−０３４５６２３号明細
書）。これは、マトリックス出力線の予充電の加速の利
点と結び付いて、マトリックス出力線の電位対称化が非
常に早期に行われ、従って相応に後続の差動増幅器によ
る確実な増幅に対する初期条件が早期に与えられている
という別の利点をもたらす。
【０００６】それぞれ２つの信号線により形成されたマ
トリックス入力線を有するこのような広帯域信号結合装
置の損失電力および動作速度に関して達成可能な利点は
マトリックス入力線のこのような２つの信号線に対する
相応の所要面積と結び付けられている。
【０００７】これに比べてより少ない所要面積を有する
広帯域信号結合装置は、ドイツ連邦共和国特許第Ｐ３９
０９５５０号明細書より公知である。この装置に置いて
は、ＦＥＴ技術による結合点マトリックスを有し、その
マトリックス入力線がそれぞれ結合要素対により形成さ
れた結合点を介してそれぞれ２つの信号線により形成さ
れたマトリックス出力線と接続可能であり、その両信号
入力線にそれぞれ跳躍特性を有する差動増幅器により形
成された出力増幅器回路の両信号入力端が接続可能であ
り、その際に結合要素対がそれぞれ、制御電極に通過接
続または阻止信号を与えられ、また主電極で付属のマト
リックス出力線の一方または他方の信号線に接続されて
いる２つのスイッチトランジスタと、それぞれスイッチ
トランジスタと共に直列回路を形成する２つの入力トラ
ンジスタとにより形成されており、この入力トランジス
タがそれぞれ制御電極で付属のマトリックス入力線の信
号線に接続されており、その直列回路に対向するそれぞ
れの主電極は、結合要素、マトリクス入力線またはマト
リクス出力線と接続され、該電圧源の他方の端子にそれ
ぞれのマトリクス出力線の各信号線が予充電トランジス
タを介して結合され、その際に予充電トランジスタおよ
び走査トランジスタは、それぞれその制御電極で、ビッ
ト通過接続時間を予充電段階および本来の通過接続段階
に分割する結合フィールド駆動クロックを印加され、そ
れによって各予充電段階で走査トランジスタが阻止され
ている際マトリックス出力線の両信号線がそれぞれの予
充電トランジスタを介して少なくとも近似的に動作電圧
源の一方の端子を支配する電位に充電され、またその際
に両予充電トランジスタがそれらのそれぞれのマトリッ
クス出力線に向けられた主電極で互いに横断トランジス
タを介して接続され、その制御電極が予充電トランジス
タの制御電極と接続されている。この装置においては、
結合要素対がそれぞれ、制御電極で付属のマトリックス
出力線の同一の信号線に接続されている相い異なるチャ
ネル形式の２つの入力トランジスタを有することにより
、よりわずかな所要面積を有する。
【０００８】このような公知の広帯域信号結合装置は、
相応に減ぜられた所要面積と共に、マトリックス入力線
ごとに単一の信号線しか必要とせず、しかも同時に冒頭
に記載した公知の広帯域信号結合装置のその他の特殊性
および有利な特性を保持している。
【０００９】
【発明が解決しようとする課題】本発明の課題は、広帯
域信号結合装置の所要面積を減ずるための他の方策を示
すことである。
【００１０】
【課題を解決するための手段】この課題は、本発明によ
れば、ＦＥＴ技術による結合点マトリックスを有する広
帯域信号結合装置であって、そのマトリックス入力線が
それぞれ結合要素対により形成された結合点を介してそ
れぞれ２つの信号線により形成されたマトリックス出力
線と接続可能であり、その両信号入力線にそれぞれ跳躍
特性を有する差動増幅器により形成された出力増幅器回
路の両信号入力端が接続可能であり、その際に結合要素
対がそれぞれ、制御電極に通過接続または阻止信号を与
えられかつ主電極で付属のマトリックス出力線の一方ま
たは他方の信号線に接続されている２つのスイッチトラ
ンジスタと、それぞれスイッチトランジスタと共に直列
回路を形成する２つの入力トランジスタとにより形成さ
れており、この入力トランジスタがそれぞれ制御電極で
付属のマトリックス入力線の信号線に接続されており、
その際にそれぞれのマトリックス出力線の両信号線が、
それぞれその制御電極で、ビット通過接続時間を予充電
段階および本来の通過接続段階に分割する結合フィール
ド駆動クロックのクロック信号線に接続されている予充
電トランジスタを介して動作電圧源の一方の端子と接続
されており、それによって各予充電段階でマトリックス
出力線の両信号線がそれぞれの予充電トランジスタを介
して少なくとも近似的に動作電圧源の一方の端子を支配
する電位に充電され、またその際に両予充電トランジス
タがそれらのそれぞれのマトリックス出力線に向けられ
た主電極で互いに横断トランジスタを介して接続され、
その制御電極が予充電トランジスタの制御電極と接続さ
れている広帯域信号結合装置において、入力線にそれぞ
れ、その制御入力端でクロック信号線に接続されており
、逆向きに予充電トランジスタにより制御される論理演
算回路が挿入されており、また結合要素対のなかで両入
力トランジスタのそれぞれの直列回路と反対側の主電極
が直接に動作電圧源の他方の端子と接続されていること
を特徴とする広帯域信号結合装置により解決される。
【００１１】本発明によりもたらされる利点として、走
査トランジスタが結合要素の脚点に必要とされず、また
予充電段階で動作電圧源の当該の端子（接地）からスイ
ッチトランジスタを隔離するために相応の導線案内が必
要とされず、それにもかかわらずこの隔離機能が、すべ
てのマトリックス入力線‐信号線に予充電クロック中に
接地電位が与えられ、その結果として結合要素対のなか
に含まれている入力トランジスタが遮断することによっ
て、マトリックス入力線のなかの予充電クロック中に遮
断される相応の論理演算回路によるマトリックス入力線
の相応のクロッキングにより保証される。
【００１２】本発明の別の実施例では、各論理演算回路
の後にドライバ回路が接続されており、それによって場
合によっては論理演算回路により生ぜしめされる反転が
取り消され得る。
【００１３】付属のマトリックス入力線の２つの、相補
性信号を導く信号線への接続のために、本発明の別の実
施例で、結合要素対がそれぞれ等しいチャネル形式の２
つの入力トランジスタを有することは目的にかなってい
る。
【００１４】本発明の他の実施例によれば、結合要素対
はそれぞれ相い異なるチャネル形式の２つの入力トラン
ジスタを有していてよく、これらの入力トランジスタが
それらの制御電極で付属のマトリックス入力線の同じ信
号線に接続されている。それによってマトリックス入力
線ごとに単一の信号線しか必要とされず、このことは所
要面積をさらに減ずる。
【００１５】所要面積の一層明白な減少は、本発明の別
の実施例で、結合要素対がそれぞれ相い異なるチャネル
形式の２つのスイッチトランジスタを有し、これらのス
イッチトランジスタがそれぞれ同じチャネル形式の入力
トランジスタと共に直列回路を形成するならば、達成さ
れる。
【００１６】その際に、マトリックス出力線の両信号線
の非対称な負荷、従ってまた後続の差動増幅器の両入力
端の非対称な負荷を回避するため、広帯域信号結合装置
は本発明によりさらに、同じマトリックス出力線に通ず
る結合要素対の一方の部分においてのみ一方のチャネル
形式のトランジスタ直列回路がマトリックス出力線の一
方の信号線と、他方のチャネル形式のトランジスタ直列
回路が他方の信号線と接続されており、また当該のマト
リックス出力線に通ずる結合要素対の他方の部分におい
ては前記他方のチャネル形式のトランジスタ直列回路が
マトリックス出力線の前記一方の信号線と、前記他方の
チャネル形式のトランジスタ直列回路が前記他方の信号
線と接続されているように構成され得る。このことは特
に、一方または他方の仕方で付属のマトリックス出力線
の信号線と接続されている結合要素対が当該のマトリッ
クス列のなかで交互に相い続いている仕方で行われ得る
。
【００１７】
【実施例】本発明の他の特殊性は、以下に図面により本
発明を一層詳細に説明するなかで明らかになろう。図１
および図２には本発明の理解のために必要な範囲で広帯
域信号結合装置の概要が示されている。結合点マトリッ
クスの列線ｓ１…ｓｊ…ｓｎに通ずる入力端ｅ１…ｅｊ
…ｅｎには、以下で一層詳細に説明する入力ディジタル
信号回路が設けられており、また結合点マトリックスの
行線ｚ１…ｚｉ…ｚｍから到達される出力端ａ１…ａｉ
…ａｍには、それぞれ跳躍特性を有する差動増幅器によ
り形成され得る出力増幅器回路Ａ１…Ａｉ…Ａｍが設け
られている。
【００１８】このような跳躍特性を有する差動増幅器は
、原理的に（文献ａ、米国電気電子学会雑誌固体回路編
（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　−Ｓ
ｔａｔｅ　Ｃｉｒｃｕｉｔｓ）　、１９７３年１０月、
第３１９〜３２３頁、第６図から）　知られており、ま
た種々の変形がたとえば文献ｂ、ドイツ連邦共和国特許
出願公開第２４２２１３６号明細書、第３図（１６′）
および文献ｃ、ドイツ連邦共和国特許出願公開第２６０
８１１９号明細書、第５図から知られているような、い
わゆるゲーテッド・フリップフロップ（ｇａｔｅｄ　ｆ
ｌｉｐ−ｆｌｏｐ）により実現可能であり、その際にそ
こに設けられている対称トランジスタ（文献ａおよびｂ
中）はそこに設けられている予充電トランジスタ（文献
ｂ中）または負荷トランジスタ（文献ｃ中）と同じくｐ
チャネルトランジスタとして構成されていることが目的
にかなっている。他の実現手段はヨーロッパ特許第Ａ−
０２６４０４６号明細書第５図から公知である。
【００１９】結合点マトリックスは結合点ＫＰ１１…Ｋ
Ｐｉｊ…ＫＰｍｎを有し、それらの結合要素は、その結
合要素Ｋｉｊに対する結合点ＫＰｉｊにおいて詳細に示
されているように、それぞれ制御入力端で（図面にはも
はや示されていない）アドレスデコーダ要素または保持
メモリ要素により制御され得る。このことはここで詳細
に説明する必要はない。なぜならば、このような結合要
素の駆動は一般に公知であり、また相応の説明が他の文
献にも既に見い出されるからである（ヨーロッパ特許第
Ａ１−０２６２４７９号明細書）。
【００２０】結合要素…Ｋｉｊ…が回路技術的にどのよ
うに実現され得るかが図３、図４および図５に示されて
いる。結合要素…Ｋｉｊ…はそれぞれ、それぞれ制御電
極に通過接続または阻止信号を与えられ、また主電極で
付属のマトリックス出力線の一方または他方の信号線ｚ
ｉ′、ｚｉ″に接続されている２つのスイッチトランジ
スタ（図３および図４中のＴｎｋ′、Ｔｎｋ″；図５中
のＴｐｋ、Ｔｎｋ）と、それぞれスイッチトランジスタ
と共に直列回路を形成し、またそれぞれ制御電極で付属
のマトリックス入力線（列線）…ｓｊ…に接続されてい
る２つの入力トランジスタ（図３中のＴｎｅ′、Ｔｎｅ
″；図４および図５中のＴｐｅ、Ｔｎｅ）とにより形成
されている。
【００２１】その際に、図１および図３に示されている
ように、マトリックス入力線（列線）はそれぞれ２つの
、相補性信号を導く信号線（ｓｊ′およびｓｊ″）を有
することができ、その際に図３によれば一方の入力トラ
ンジスタＴｎｅ′はその制御電極で一方の信号線ｓｊ′
に、また等しいチャネル形式の他方の入力トランジスタ
Ｔｎｅ″はその制御電極で他方の信号線ｓｊ″に接続さ
れている。図２と結び付けて図４および図５に示されて
いるように、制御電極で付属のマトリックス入力線（列
線）の（この場合）単一の信号線ｓｊに接続されている
相い異なるチャネル形式の２つの入力トランジスタＴｐ
ｅ、Ｔｎｅが設けられ得る。図５によれば、その際に両
スイッチトランジスタＴｐｋおよびＴｎｋは同じく相い
異なるチャネル形式であり得、従ってこの場合にはそれ
ぞれスイッチトランジスタＴｐｋ（またはＴｎｋ）およ
び同じチャネル形式の入力トランジスタＴｐｅ（または
Ｔｎｅ）が直列回路を形成する。
【００２２】それらの直列回路と反対側の主電極で入力
トランジスタは直接に動作電圧源の一方の端子ＵＳＳ（
接地）と接続されている。他方の端子ＵＤＤとはそれぞ
れのマトリックス出力線（行線）…ｚｉ…の両信号線（
ｚｉ′、ｚｉ″）がそれぞれ予充電トランジスタＴｐｉ
′またはＴｐｉ″を介して接続されている。それらのそ
れぞれのマトリックス出力線（ｚｉ′、ｚｉ″）のほう
に向けられた主電極には両予充電トランジスタＴｐｉ′
、Ｔｐｉ″が互いに横断トランジスタＴｐｉ″′を介し
て接続され、その制御電極は予充電トランジスタＴｐｉ
′、Ｔｐｉ″の制御電極と同じく、後でまた説明するよ
うにビット‐通過接続時間を予充電段階および本来の充
電切換または通過接続段階に分割する結合フィールド駆
動クロックの予充電‐充電切換‐クロック信号線Ｔに接
続されている。
【００２３】いま先ず再び図１および図２に戻ることに
する。そこに概要を示されている広帯域信号結合装置で
は、その入力端ｅ１、…、ｅｊ、…、ｅｎに設けられて
いる入力ディジタル信号回路は先ずそれぞれクロック線
Ｃによりクロック制御されるラッチＬ１、…、Ｌｊ、…
、Ｌｎを有し、このラッチＬの後にマトリックス入力線
にそれぞれ、制御入力端で前記の予充電‐充電切換‐ク
ロック信号線Ｔに接続されておりかつクロック信号によ
り予充電トランジスタＴｐｉ′、Ｔｐｉ″（図３ないし
図５中）に対して逆向きに制御される論理演算回路Ｇ１
′、Ｇ１″；…；Ｇｊ′、Ｇｊ″；…；Ｇｎ′、Ｇｎ″
（図１中）またはＧ１、…、Ｇｊ、…、Ｇｎ（図２中）
が挿入されている。２つの信号線を有するマトリックス
入力線では、図１からも明らかなように、このような各
論理演算回路は２つの論理演算要素を有し、それらのう
ち一方は一方の信号線に、また他方は他方の信号線に挿
入されている。ただ（単一の）信号線を有するマトリッ
クス入力線では、図２から明らかなように、各論理演算
回路に１つの論理演算要素で十分である。図１および図
２に示されているように、各論理演算要素はナンド要素
（図１中のＧ１′、Ｇ１″；…；Ｇｊ′、Ｇｊ″；…；
Ｇｎ′、Ｇｎ″；図２中のＧ１、…、Ｇｊ、…、Ｇｎ）
により形成されることができ、その際に各ナンド要素の
後に、たとえば同じく反転し、従ってまたナンド要素に
より生ぜしめられた信号反転を取り消すドライバ回路Ｖ
１′、Ｖ１″、…、Ｖｊ′、Ｖｊ″、…、Ｖｎ′、Ｖｎ
″（図１中）またはＶ１、…、Ｖｊ、…、Ｖｎ（図２中
）が接続され得る。
【００２４】図５中にも示されているように、ＣＭＯＳ
技術による結合点マトリックスのなかでそれぞれ一方の
直列回路Ｔｎｅ‐ＴｎｋのスイッチトランジスタＴｎｋ
および入力トランジスタＴｎｅはｎチャネルトランジス
タであり、また他方の直列回路Ｔｐｅ‐Ｔｐｋのスイッ
チトランジスタＴｐｋおよび入力トランジスタＴｐｅは
予充電トランジスタＴｐｉと同じくｐチャネルトランジ
スタであり得る。
【００２５】ｐチャネルトランジスタは（等しい電流収
率において）ｎチャネルトランジスタの２倍の幅に構成
されていなければならないので、その結果として生ずる
マトリックス出力線の両信号線ｚｉ′、ｚｉ″の非対称
な負荷を回避するため、相い異なるチャネル形式のそれ
ぞれ２つのトランジスタ直列回路を有する図５から明ら
かな実現の際に、同じマトリックス出力線（ｚｉ）に通
ずる結合要素対（Ｋｉｊ）の一方の部分においてのみ一
方のチャネル形式のトランジスタ直列回路（Ｔｐｅ、Ｔ
ｐｋ）がマトリックス出力線（ｚｉ）の一方の信号線（
ｚｉ′）と、他方のチャネル形式のトランジスタ直列回
路（Ｔｎｅ、Ｔｎｋ）が他方の信号線（ｚｉ″）と接続
されており、また当該のマトリックス出力線（ｚｉ）に
通ずる結合要素対（Ｋｉｊ）の他方の部分においては前
記他方のチャネル形式のトランジスタ直列回路がマトリ
ックス出力線（ｚｉ）の前記一方の信号線（ｚｉ′）と
、前記一方のチャネル形式のトランジスタ直列回路（Ｔ
ｎｅ、Ｔｎｋ）が前記他方の信号線（ｚｉ″）と接続さ
れていることは目的にかなっている。特にその際に、一
方または他方の仕方で付属のマトリックス出力線の信号
線（ｚｉ′、ｚｉ″）と接続されている結合要素対が当
該のマトリックス列のなかで交互に相い続き得る。
【００２６】このような交互に相い続く結合要素対が図
２中に示されている。結合点ＫＰｉｊではｐチャネルト
ランジスタ直列回路（図５中のＴｐｅ‐Ｔｐｋ）の出力
端ｐは付属のマトリックス出力線の一方の信号線ｚｉ′
に接続されており、またｎチャネルトランジスタ直列回
路（図５中のＴｎｅ‐Ｔｎｋ）の出力端ｎは付属のマト
リックス出力線の他方の信号線ｚｉ″に接続されている
。図２中には、相応の仕方でマトリックス入力線ｓｊに
位置しているその他の結合点もその他のマトリックス出
力線に接続されていることが示されている。同時に図２
中には、マトリックス入力線ｓｎに位置している結合点
では結合要素出力端が逆の向きでそれぞれのマトリック
ス出力線の両信号線に接続されていることが示されてい
る。図２中に結合点ＫＰｉｎに対して一層詳細に示され
ているように、このマトリックス列のなかでそれぞれそ
の結合要素対（たとえばＫｉｎ）のｎチャネルトランジ
スタ直列回路の出力端ｎ（図５も参照）は一方の信号線
（図２中のｚｉ′）と接続されており、またそれぞれの
結合要素対（たとえばＫｉｎ）のｐチャネルトランジス
タ直列回路の出力端ｐ（図５も参照）は他方の信号線（
図２中のｚｉ″）と接続されている。相応の仕方で、相
い異なるマトリックス入力線ｓ１…ｓｎ（図２中）から
同じマトリックス出力線（たとえばｚｉ′、ｚｉ″）に
通ずるすべての結合点の結合要素はそのｎチャネル枝路
でマトリックス列からマトリックス列へ交互に当該のマ
トリックス出力線の一方の信号線（ｚｉ′）および他方
の信号線（ｚｉ″）に、またそのｐチャネル枝路で交互
に当該のマトリックス出力線のこの他方の信号線（ｚｉ
″）および前記の一方の信号線（ｚｉ′）に接続されて
いる。
【００２７】予充電段階ｐｖ（図６の下を参照）の間に
それぞれマトリックス出力線（行線）…ｚｉ…の両信号
線（ｚｉ′、ｚｉ″）はそれぞれの予充電トランジスタ
（図３ないし図５中のＴｐｉ′またはＴｐｉ″）を介し
て少なくとも近似的にＵＤＤ動作電位に充電され、その
ためにたとえばｐチャネルトランジスタにより形成され
た予充電トランジスタＴｐｉ′、Ｔｐｉ″がたとえば“
低”クロック信号（図６の行Ｔ参照）により導通状態に
される。
【００２８】その際にクロック信号Ｔの立ち下がりエッ
ジにより同時に、両信号線ｚｉ′、ｚｉ″の間に位置す
る横断トランジスタＴｐｉ″′も導通状態になり、その
結果として両信号線ｚｉ′、ｚｉ″が短絡され、それに
基づいて前段階の開始時に非常に迅速に（図６、行ｚｉ
中の時点ｔ１）先ずいったん両信号線ｚｉ′、ｚｉ″の
電位等化が行われる。その後に両（いま電位等化された
）信号線ｚｉ′、ｚｉ″が両予充電トランジスタＴｐｉ
′、Ｔｐｉ″を介してＵＤＤ動作電位に向けて充電され
、その際に充電時間は全体として、横断トランジスタＴ
ｐｉ″′によりもたらされた電位等化の後にいま両予充
電トランジスタＴｐｉ′、Ｔｐｉ″が充電過程に入れら
れていることにより短縮される。
【００２９】“低”クロック信号Ｔによる予充電トラン
ジスタＴｐｉ′、Ｔｐｉ″および横断トランジスタＴｐ
ｉ″′のアンロッキングと同時に、図１および図２によ
る入力線の信号線ｓ１′、ｓ１″、…、ｓｊ′、ｓｊ″
、…、ｓｎ′、ｓｎ″（図１中）またはｓ１、…、ｓｊ
、…、ｓｎ（図２中）に挿入されている論理演算要素Ｇ
１′、Ｇ１″、…、Ｇｊ′、Ｇｊ″、…、Ｇｎ′、Ｇｎ
″（図１中）またはＧ１、…、Ｇｊ、…Ｇｎ（図２中）
がたとえば等しい“低”クロック信号Ｔにより逆向きに
駆動され、従ってその出力端で（または論理演算要素…
Ｇｊ…により生ぜしめられた反転を取り消す後続のドラ
イバ回路…Ｖｊ…の出力端で）、従ってまた当該のマト
リックス入力線の付属の信号線…ｓｊ…上でＵＳＳ動作
電位（接地）が支配する。その結果として、すべての結
合要素対…Ｋｉｊ…の入力トランジスタＴｎｅ′、Ｔｎ
ｅ″（図３中）またはＴｎｅ、Ｔｐｅ（図４および図５
中）は遮断され、従ってマトリックス出力線（行線）…
ｚｉ…のそれぞれ両信号線（ｚｉ′、ｚｉ″）の充電は
個々の結合要素対…Ｋｉｊ…のそれぞれのスイッチトラ
ンジスタＴｎｋ′、Ｔｎｋ″（図３および図４中）また
はＴｐｋ、Ｔｎｋ（図５中）の駆動に無関係に進行し得
る。その際にそれぞれのマトリックス入力線（列線）…
ｓｊ…上に、場合によっては、図６中の行ｓｊに示され
ているように、既にそれぞれ通過接続すべきビットに相
応する電位がビルドアップし得る。
【００３０】横断トランジスタＴｐｉ″′によりもたら
された両信号線ｚｉ′、ｚｉ″の電位等化の際に、差動
増幅器Ａｉ（図１および図２中）による確実な増幅に対
する初期条件が相応に早くに与えられており、従って既
に相応に早い時点でそれに続く充電切換または通過接続
段階ｐｈ（図６、下を参照）が開始し得る。この充電切
換段階ｐｈ（図６、下を参照）でたとえば照）により予
充電トランジスタＴｐｉ′、Ｔｐｉ″および横断トラン
ジスタＴｐｉ″′（図３ないし図５中）が遮断され、ま
た同時にマトリックス入力線の信号線に挿入されている
論理演算要素がいわば再びアンロックされ、従って付属
の信号線ｓ１′、ｓ１″、…、ｓｊ′、ｓｊ″、…、ｓ
ｎ′、ｓｎ″（図１および図３中）またはｓ１、…、ｓ
ｊ、…、ｓｎ（図２、図４および図５中）上にそれぞれ
の入力側のラッチＬ１、…、Ｌｊ、…Ｌｎ（図１および
図２中）の出力信号が現れる。。その際にそれぞれのラ
ッチ…Ｌｊ…は、図６中の行Ｃに示されているように、
クロック線Ｃ（図１）からクロック信号により制御され
得る。いま結合要素対…Ｋｉｊ…のなかでそのスイッチ
トランジスタＴｎｋ′、Ｔｎｋ″（図３および図４中）
またはＴｐｋ、Ｔｎｋ（図５中）が制御入力端ｓ（図３
および図４中）に与えられている（たとえば“低”）通
過接続信号（図６、行ｓ参照）に基づいて、または制御
入力端ｓ′（図５中）に与えられている（たとえば“低
”）通過接続信号および制御入力端ｓ″（図５中）に与
えられている（たとえば“高”）通過接続信号（図６、
行ｓ参照）に基づいて、導通状態にあり、またそれによ
って結合点が通過接続状態に位置していると、いま、通
過接続しているビットに相応する、当該のマトリックス
入力線（列線）…ｓｊ…を支配する信号状態に応じて、
このマトリックス入力線（列線）…ｓｊ…と当該の結合
要素対…Ｋｉｊ…を介して接続されているマトリックス
出力線（行線）…ｚｉ…の信号線ｚｉ′、ｚｉ″が放電
され、または前段階でとられたＵＤＤ電位にとどまる。
【００３１】当該のマトリックス入力線（列線）ｓｊ（
図２、図４および図５中）上で“低”信号状態が支配し
、またそれに応じて当該の結合要素対Ｋｉｊのｎチャネ
ル入力トランジスタＴｎｅ（図４および図５中）が遮断
されていると、マトリックス出力線（行線）ｚｉの当該
の信号線ｚｉ″はこの結合要素対Ｋｉｊの当該の結合要
素を介して放電されずに、このマトリックス出力線（行
線）ｚｉに通ずる他の結合点が通過接続状態に位置して
いないかぎり、ＵＤＤ電位状態を維持する。同時に、考
察されている結合要素対Ｋｉｊの入力トランジスタＴｐ
ｅ（図４および図５中）はスイッチトランジスタＴｐｋ
と同じく導通状態にあり、従ってマトリックス出力線（
行線）ｚｉの対応付けられている信号線ｚｉ′は結合要
素対Ｋｉｊのこの結合要素を介して放電され、またＵＳ
Ｓ電位に引かれる。
【００３２】それに対して、いま考察されているマトリ
ックス入力線（列線）ｓｊ（図２、図４および図５中）
上で“高”信号状態が支配し、またそれに応じて当該の
結合要素対Ｋｉｊのｎチャネル‐プリスイッチトランジ
スタＴｎｅ（図４および図５中）が導通していると、マ
トリックス出力線（行線）ｚｉの当該の信号線ｚｉ″は
この結合要素対Ｋｉｊの当該の結合要素を介して放電さ
れ、またＵＳＳ電位に引かれる。
【００３３】同時にその場合に当該の結合要素対Ｋｉｊ
のプリスイッチトランジスタＴｐｅ（図４および図５中
）は不導通状態にあり、従ってマトリックス出力線（行
線）の対応付けられている信号線ｚｉ′はこの結合要素
対Ｋｉｊの当該の結合要素を介して放電されずに、この
マトリックス出力線（行線）ｚｉに通ずる他の結合点が
通過接続状態に位置していないかぎり、ＵＤＤ電位状態
を維持する。
【００３４】２つの信号線ｓｊ′、ｓｊ″（図１および
図３中）を有するマトリックス入力線（列線）の一方の
信号線ｓｊ′（図２および図３中）上で“低”信号状態
が支配し、またそれに応じて当該の結合要素対Ｋｉｊの
ｎチャネル入力トランジスタＴｎｅ′（図３中）が遮断
されていると、マトリックス出力線（行線）ｚｉの当該
の信号線ｚｉ′はこの結合要素対Ｋｉｊの当該の結合要
素を介して放電されずに、このマトリックス出力線（行
線）ｚｉに通ずる他の結合点が通過接続状態に位置して
いないかぎり、ＵＤＤ電位状態を維持する。
【００３５】同時に、他方の信号線ｓｊ″（図１および
図３中）上で“高”信号状態が支配しており、従って考
察されている結合要素対Ｋｉｊの入力トランジスタＴｎ
ｅ″（図３中）がスイッチトランジスタＴｎｋ″と同時
に導通していると、その結果としてマトリックス出力線
（行線）ｚｉの対応付けられている信号線ｚｉ″は結合
要素対Ｋｉｊのこの結合要素を介して放電され、ＵＳＳ
電位に引かれる。
【００３６】逆に、いま考察されているマトリックス入
力線の信号線ｓｊ′（図１および図３中）上で“高”信
号状態が支配し、またそれに応じて当該の結合要素対Ｋ
ｉｊのｎチャネル入力トランジスタＴｎｅ′（図３中）
がスイッチトランジスタＴｎｋ′と同時に導通している
と、マトリックス出力線（行線）ｚｉの当該の信号線ｚ
ｉ′はこの結合要素対Ｋｉｊの当該の結合要素を介して
放電され、またＵＳＳ電位に引かれる。
【００３７】同時にその場合に他方の信号線ｓｊ″（図
１および図３中）上で“低”信号状態が支配しており、
従って考察されている結合要素対Ｋｉｊの入力トランジ
スタＴｎｅ″（図３中）が不導通状態にあると、その結
果としてマトリックス出力線（行線）ｚｉの対応付けら
れている信号線ｚｉ″は結合要素対Ｋｉｊのこの結合要
素を介して放電されずに、このマトリックス出力線（行
線）ｚｉに通ずる他の結合点が通過接続状態に位置して
いないかぎり、ＵＤＤ電位状態を維持する。
【図面の簡単な説明】
【図１】本発明による広帯域信号結合装置の概要図。
【図２】本発明による広帯域信号結合装置の概要図。
【図３】結合要素の回路的実現の例を示す図。
【図４】結合要素の回路的実現の例を示す図。
【図５】結合要素の回路的実現の例を示す図。
【図６】結合要素のなかの信号経過を示す図。
【符号の説明】
Ａ　　　　出力増幅器回路 Ｃ　　　　クロック線 Ｇ　　　　論理演算回路 Ｋｉｊ　　　　結合要素対 ＫＰｉｊ　　　　結合点 Ｌ　　　　ラッチ ｓｊ　　　　マトリックス入力線（列線）ｓｊ′、ｓｊ
″　　　　信号線 Ｔｐｅ、Ｔｎｅ　　　　入力トランジスタＴｐｋ、Ｔｎ
ｋ　　　　スイッチトランジスタＴｐｉ′、Ｔｐｉ″　
　　　予充電トランジスタＴｐｉ″′　　　　横断トラ
ンジスタ Ｔ　　　　クロック信号線 ＵＳＳ、ＵＤＤ　　　　動作電圧源 ｚｉ　　　　マトリックス出力線（行線）ｚｉ′、ｚｉ
″　　信号線

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　ＦＥＴ技術による結合点マトリックス
    を有する広帯域信号結合装置であって、そのマトリック
    ス入力線（ｓｊ）がそれぞれ結合要素対（Ｋｉｊ）によ
    り形成された結合点（ＫＰｉｊ）を介してそれぞれ２つ
    の信号線（ｚｉ′、ｚｉ″）により形成されたマトリッ
    クス出力線（ｚｉ）と接続可能であり、その両信号入力
    線（ｚｉ′、ｚｉ″）にそれぞれ跳躍特性を有する差動
    増幅器により形成された出力増幅器回路（Ａｉ）の両信
    号入力端が接続可能であり、その際に結合要素対（Ｋｉ
    ｊ）がそれぞれ、制御電極に通過接続または阻止信号を
    与えられかつ主電極で付属のマトリックス出力線（ｚｉ
    ）の一方または他方の信号線（ｚｉ′、ｚｉ″）に接続
    されている２つのスイッチトランジスタ（Ｔｐｋ、Ｔｎ
    ｋ）と、それぞれスイッチトランジスタ（Ｔｐｋ、Ｔｎ
    ｋ）と共に直列回路を形成する２つの入力トランジスタ
    （Ｔｐｅ、Ｔｎｅ）とにより形成されており、この入力
    トランジスタがそれぞれ制御電極で付属のマトリックス
    入力線の信号線（ｓｊ）に接続されており、その際にそ
    れぞれのマトリックス出力線（ｚｉ）の両信号線（ｚｉ
    ′、ｚｉ″）が、それぞれその制御電極で、ビット通過
    接続時間を予充電段階（ｐｖ）および本来の通過接続段
    階（ｐｈ）に分割する結合フィールド駆動クロック（Ｔ
    ）のクロック信号線（Ｔ）に接続されている予充電トラ
    ンジスタ（Ｔｐｉ′、Ｔｐｉ″）を介して動作電圧源の
    一方の端子（ＵＤＤ）と接続されており、それによって
    各予充電段階（ｐｖ）でマトリックス出力線（ｚｉ）の
    両信号線がそれぞれの予充電トランジスタ（Ｔｐｉ′、
    Ｔｐｉ″）を介して少なくとも近似的に動作電圧源の一
    方の端子（ＵＤＤ）を支配する電位に充電され、またそ
    の際に両予充電トランジスタ（Ｔｐｉ′、Ｔｐｉ″）が
    それらのそれぞれのマトリックス出力線（ｚｉ）に向け
    られた主電極で互いに横断トランジスタ（Ｔｐｉ″′）
    を介して接続され、その制御電極が予充電トランジスタ
    （Ｔｐｉ′、Ｔｐｉ″）の制御電極と接続されている広
    帯域信号結合装置において、入力線（…ｓｊ…）にそれ
    ぞれ、その制御入力端でクロック信号線（Ｔ）に接続さ
    れており、逆向きに予充電トランジスタ（Ｔｐｉ′、Ｔ
    ｐｉ″）により制御される論理演算回路（Ｇ）が挿入さ
    れており、また結合要素対（…Ｋｉｊ…）のなかで両入
    力トランジスタ（Ｔｐｅ、Ｔｎｅ）のそれぞれの直列回
    路と反対側の主電極が直接に動作電圧源の他方の端子（
    ＵＳＳ、接地）と接続されていることを特徴とする広帯
    域信号結合装置。
  2. 【請求項２】　　各論理演算回路（Ｇ）の後にドライバ
    回路（Ｖ）が接続されていることを特徴とする請求項１
    記載の広帯域信号結合装置。
  3. 【請求項３】　　結合要素対（…Ｋｉｊ…）がそれぞれ
    等しいチャネル形式の２つの入力トランジスタ（Ｔｎｅ
    ′、Ｔｎｅ″）を有し、これらの入力トランジスタがそ
    れらの制御電極で付属のマトリックス入力線（ｓｊ）の
    ２つの、相補性信号を導く信号線（ｓｊ′、ｓｊ″）に
    接続されていることを特徴とする請求項１または２記載
    の広帯域信号結合装置。
  4. 【請求項４】　　結合要素対（…Ｋｉｊ…）がそれぞれ
    相い異なるチャネル形式の２つの入力トランジスタ（Ｔ
    ｐｅ、Ｔｎｅ）を有し、これらの入力トランジスタがそ
    れらの制御電極で付属のマトリックス入力線（ｓｊ）の
    同じ信号線（ｓｊ）に接続されていることを特徴とする
    請求項１または２記載の広帯域信号結合装置。
  5. 【請求項５】　　結合要素対（…Ｋｉｊ…）がそれぞれ
    相い異なるチャネル形式の２つのスイッチトランジスタ
    （Ｔｐｋ、Ｔｎｋ）を有し、これらのスイッチトランジ
    スタがそれぞれ同じチャネル形式の入力トランジスタ（
    Ｔｐｅ、Ｔｎｅ）と共に直列回路を形成することを特徴
    とする請求項４記載の広帯域信号結合装置。
  6. 【請求項６】　　同じマトリックス出力線（ｚｉ）に通
    ずる結合要素対（Ｋｉｊ）の一方の部分においてのみ一
    方のチャネル形式のトランジスタ直列回路（Ｔｐｅ、Ｔ
    ｐｋ）がマトリックス出力線（ｚｉ）の一方の信号線（
    ｚｉ′）と、他方のチャネル形式のトランジスタ直列回
    路（Ｔｎｅ、Ｔｎｋ）が他方の信号線（ｚｉ″）と接続
    されており、また当該のマトリックス出力線（ｚｉ）に
    通ずる結合要素対（Ｋｉｊ）の他方の部分においては前
    記他方のチャネル形式のトランジスタ直列回路がマトリ
    ックス出力線（ｚｉ）の前記一方の信号線（ｚｉ′）と
    、前記一方のチャネル形式のトランジスタ直列回路（Ｔ
    ｎｅ、Ｔｎｋ）が前記他方の信号線（ｚｉ″）と接続さ
    れていることを特徴とする請求項５記載の広帯域信号結
    合装置。
  7. 【請求項７】　　一方または他方の仕方で付属のマトリ
    ックス出力線の信号線（ｚｉ′、ｚｉ″）と接続されて
    いる結合要素対が当該のマトリックス列のなかで交互に
    相い続いていることを特徴とする請求項６記載の広帯域
    信号結合装置。
JP3106856A 1990-04-12 1991-04-11 広帯域信号結合装置 Pending JPH04227394A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT90107016.9 1990-04-12
EP90107016A EP0451312B1 (de) 1990-04-12 1990-04-12 Breitbandsignal-Koppeleinrichtung

Publications (1)

Publication Number Publication Date
JPH04227394A true JPH04227394A (ja) 1992-08-17

Family

ID=8203881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3106856A Pending JPH04227394A (ja) 1990-04-12 1991-04-11 広帯域信号結合装置

Country Status (9)

Country Link
US (1) US5073775A (ja)
EP (1) EP0451312B1 (ja)
JP (1) JPH04227394A (ja)
AT (1) ATE115817T1 (ja)
CA (1) CA2040194A1 (ja)
DE (1) DE59008031D1 (ja)
HU (1) HU211787B (ja)
LU (1) LU87841A1 (ja)
RU (1) RU2105431C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254319A (ja) * 2003-02-19 2004-09-09 Ma Com Inc スイッチマトリクス及び電気信号ルート決定方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417336B1 (de) * 1989-09-11 1994-05-11 Siemens Aktiengesellschaft Breitbandsignal-Koppeleinrichtung
JPH05199255A (ja) * 1992-01-18 1993-08-06 Mitsubishi Electric Corp 電子クロスポイントスイッチ装置
DE4244900C2 (de) * 1992-01-18 1997-01-09 Mitsubishi Electric Corp Elektronische Kreuzungspunkt-Schaltvorrichtung
DE4237000C2 (de) * 1992-01-18 1999-01-14 Mitsubishi Electric Corp Elektronische Kreuzungspunkt-Schaltvorrichtung
DE102005045905A1 (de) * 2005-09-26 2007-04-12 Siemens Ag Schaltmatrix
US20080074343A1 (en) * 2006-09-26 2008-03-27 Siemens Medical Solutions Usa, Inc. Digital Video Switch and Method of Switching Between Multiple Digital Video Inputs and Multiple Outputs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004284A (en) * 1975-03-05 1977-01-18 Teletype Corporation Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories
JPH0789674B2 (ja) * 1985-10-22 1995-09-27 シ−メンス、アクチエンゲゼルシヤフト 広帯域信号−結合装置
LU86915A1 (de) * 1986-10-07 1987-11-11 Siemens Ag Breitbandsignal-koppeleinrichtung
LU87431A1 (de) * 1988-06-08 1989-06-14 Siemens Ag Breitbandsignal-koppeleinrichtung
ATE98076T1 (de) * 1988-08-08 1993-12-15 Siemens Ag Breitbandsignal-koppeleinrichtung.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254319A (ja) * 2003-02-19 2004-09-09 Ma Com Inc スイッチマトリクス及び電気信号ルート決定方法

Also Published As

Publication number Publication date
EP0451312A1 (de) 1991-10-16
EP0451312B1 (de) 1994-12-14
RU2105431C1 (ru) 1998-02-20
LU87841A1 (de) 1991-05-07
ATE115817T1 (de) 1994-12-15
CA2040194A1 (en) 1991-10-13
HUT60083A (en) 1992-07-28
HU211787B (en) 1995-12-28
US5073775A (en) 1991-12-17
DE59008031D1 (de) 1995-01-26
HU911194D0 (en) 1991-10-28

Similar Documents

Publication Publication Date Title
JP2773043B2 (ja) 広帯域信号結合装置
JPH04227394A (ja) 広帯域信号結合装置
JPS6376694A (ja) 広帯域信号結合装置
US7570079B2 (en) Level-restoring buffers for programmable interconnect circuits and method for building the same
EP0396119B1 (en) Broadband switch using deactivated crosspoints for establishing switching paths
JPS60160294A (ja) 広帯域スイツチフレ−ム
JP3125081B2 (ja) 論理回路
JPS633510A (ja) 広帯域信号結合装置
US6172529B1 (en) Compound domino logic circuit having output noise elimination
JPH02285712A (ja) 広帯域信号結合装置
JPH06326597A (ja) センスアンプおよびそれを含むプログラマブルアレイ論理装置
JPH03106289A (ja) 広帯域信号結合装置
US5121111A (en) Broadband signal switching network with respective threshold-value holding feedback member
WO2023150930A1 (zh) 一种发射机和信号处理方法
JPH0823269A (ja) アナログスイッチ回路
JP3666185B2 (ja) パストランジスタロジック回路
JPS58191530A (ja) 論理回路
JP2929869B2 (ja) ３ステート・バッファ回路
JP3279829B2 (ja) 半導体集積回路及びそのレイアウト方法
JPH0392013A (ja) トランジスタスイッチ回路
SU1140245A1 (ru) Усилитель-формирователь выходных сигналов посто нных запоминающих устройств на МОП-Транзисторах
JPH0720056B2 (ja) 出力回路
JP3915251B2 (ja) 論理回路
US20050030066A1 (en) Transition-aware signaling
JPS59215124A (ja) Ｃｍｏｓ選択回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328