JPH03106289A - 広帯域信号結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、広帯域信号結合装置に関するものである． 〔従来の技術〕 ＥＣＬ技術は高い動作速度、（中程度の）高い集積度お
よび（中程度の）高い損失電力のような特性を有する．
それにくらべてＦＥＴ技術は、動作速度は中程度である
けれども、集積度が非常に高くまた損失電力が非常に低
い点で優れている。

これらの２つの特徴があるので、これまでバイポーラ技
術によっていた速度範囲にもＦＥＴ技術による集積回路
を使用可能にしようという努力がなされている． それぞれ２つの信号線により形成されたマトリックス入
力線を有する結合点マトリックスを有し、マトリックス
入力線が一方ではそれぞれＩつの入カディジタル信号回
路の２つの差（相補性）出力端に接続されており、また
他方では結合点を介して同じくそれぞれ２つの信号線に
より形成されたマトリックス出力線に接続可能であり、
マトリックス出力線がそれぞれそれらの両信号線により
差増幅器により形成された出力増幅器回路の両信号入力
端に通じている広帯域信号結合装置に対して、この関連
で（ヨーロッパ特許第Ａ−０２６４０４６号明細書から
）、ＦＥＴ技術により構威された結合点マトリックスが
、結合点のなかに設けられておりそれぞれ制御電極に通
過接続信号または阻止信号を与えられる２つのスイッチ
トランジスタによりそれぞれ形成された結合要素対を有
し、それらのスイッチトランジスタがそれぞれ１つの主
電極で、跳躍特性を有する出力一差増幅器を設けられて
いる付属のマトリックス出力線の一方または他方の信号
線に接続されており、結合要素対が、スイッチトランジ
スタと共にそれぞれ１つの直列回路を形成するそれぞれ
２つのブリスイッチトランジスタを有し、 これらのブリスイッチトランジスタがそれぞれ制御電極
で付属のマトリックス人力線の一方または他方の信号線
に接続されており、またそれらのそれぞれ直列回路と反
対側の主電極は走査トランジスタを介して動作電圧源の
一方の端子（接地）と接続されており、動作電圧源の他
方の端子とはそれぞれのマトリックス出力線の各信号線
が予充電トランジスタを介して接続されており、また予
充電トランジスタおよび走査トランジスタは互いに逆向
きにそれぞれ制御電極に、ビット通過接続時間を予充電
段階および本来の通過接続段階に分割する結合フィール
ド駆動クロックを与えられており、それによって各前段
階で走査トランジスタの阻止状態においてマトリックス
出力線の両信号線がそのつどの予充電トランジスタを介
して動作電圧源の前記他方の端子を支配する電位に少な
くとも近似的に充電される広帯域信号結合装置は公知で
ある． この公知の広帯域信号結合装置は、ＦＥＴ技術に保たれ
ている結合点マトリックスと結び付けられている利点に
追加して、一方では、阻止されている結合点において、
追加的な減衰対策なしでも有害な信号が結合点を介して
マトリックス出力端に到達せず、また他方では、導通し
ている結合点において、本来のビット通過接続の際に場
合によっては行われるマトリックス出力線の再充電が常
に一方の信号状態に相応する動作電位から出発して再充
電方向のみに行われ、従って既に（この動作電位値に隣
接し差増幅器の跳躍点に相応するしきいの上方超過に相
応する）小さい再充電により、従ってまた相応に迅速に
、結合装置の出力端に生じ通過接続されるディジタル信
号の一方の信号状態から他方の信号状態への一義的な移
行が行われるという利点が得られる． このような広帯域信号結合装置では、動作速度を一層高
めることが、両予充電トランジスタがそれらのそのつど
のマトリックス出力線のほうに向けられた主電極で横断
トランジスタを介して互いに接続されており、その制御
電極が予充電トランジスタの制御電極と接続されている
ことににより可能にされ得る（ドイツ連邦共和国特許第
３８１９４９１．０号明細書）．これは、マトリックス
出力線の予充電の加速の利点と結び付いて、マトリック
ス出力線の電位対称化が非常に早期に行われ、従って相
応に後続の差増幅器による確実な増幅に対する初期条件
が早期に与えられているという別ρ利点をもたらす． 広帯域信号結合装置の動作速度を一層高めることは、１
つのマトリックス入力線個別の走査トランジスタとなら
んでマトリックス人力線個別の予充電トランジスタが設
けられていること、または代替的に、マトリックス出力
線個別の走査トランジスタとならんでマトリックス出力
線個別の予充電トランジスタが設けられていることにま
り達威される．（ドイツ連邦共和国特許第３８１９４９
１．０号明細書）． それぞれ２つの信号線により形成されたマトリックス入
力線を有するこのような公知の広帯域信号結合装置の損
失電力および動作速度に関して達威可能な利点は、マト
リックス入力線のこのようなそれぞれ２つの信号線に対
する相応の占有場所と結び付いている． 〔発明が解決しようとする課題〕 本発明の課題は、ＦＥＴ技術による結合点マトリックス
を有する広帯域信号結合装置であって、従来の技術から
公知の広帯域信号結合装置にくらべて顕著に占有場所の
減ぜられた広帯域信号結合装置を提供することである． 〔課題を解決するための手段〕 この関連で、既に、ＦＥＴ技術による結合点マトリック
スを有する広帯域信号結合装置であって、そのマトリッ
クス入力線がそれぞれ結合要素対により形成された結合
点を介してそれぞれ２つの信号線により形戒されたマト
リックス出力線と接続可能であり、その両信号線にそれ
ぞれ跳躍特性を有する差増幅器により形成された出力増
幅器回路の両信号入力端が接続可能であり、結合要素対
がそれぞれ、それぞれ制御電極に通過接続信号または阻
止信号を与えられ、また主電極で付属のマトリックス出
力線の一方または他方の信号線に接続されている２つの
スイッチトランジスタと、それぞれ１つのスイッチトラ
ンジスタと共に直列回路を形成する２つのブリスイッチ
トランジスタとにより形成されており、 これらのブリスイッチトランジスタがそれぞれ制御電極
で付属のマトリックス入力線の信号，線に接続されてお
り、またそれらのそれぞれ直列回路と反対側の主電極は
結合要素、マトリックス入力線またはマトリックス出力
線個別の走査トランジスタを介して動作電圧源の一方の
端子（接地）と接続されており、動作電圧源の他方の端
子とはそれぞれのマトリックス出力線の各信号線が予充
電トランジスタを介して接続されており、予充電トラン
ジスタおよび走査トランジスタは互いに逆向きにそれぞ
れ制ｍ電極に、ビット通過接続時間を前充電段階および
本来の通過接続段階に分割する結合フィールド駆動クロ
ソクを与えられており、それによって各前段階で走査ト
ランジスタの阻止状態においてマトリックス出力線の両
信号線が予充電トランジスタを介して動作電圧源の前記
他方の端子を支配する電位に少なくとも近似的に充電さ
れ、 また両予充電トランジスタがそのつどのマトリックス出
力線のほうに向けられたそれらの主電極において互いに
横断トランジスタを介して接続されており、その制御電
極が予充電トランジスタの制御電極と接続されている広
帯域信号結合装置において、 結合要素対がそれぞれ、制御電極で付属のマトリックス
出力線の同一の信号線に接続されている相異なるチャネ
ル形式の２つのブリスイッチトランジスタを有すること
を特徴とする広帯域信号結合装置は提案されている（ド
イツ連邦共和国特許第３９０９５５０．９号明細書）． 本発明は、それに対し他の解決策を示すものである．本
発明によれば、ＦＥＴ技術による結合点マトリックスを
有する広帯域信号結合装置であって、そのそれぞれ信号
線により形成されたマトリックス入力線がそれぞれ結合
要素により形成された結合点を介してそれぞれ２つの信
号線により形成されたマトリックス出力線と接続可能で
あり、その両信号線に差増幅器により形成された出力増
幅器回路の両信号人力端が接続されており、結合要素が
それぞれ、制御電極に通過接続信号または阻止信号を与
えられ、また主電極で付属のマトリックス出力線の一方
または他方の信号線に接続されているスイッチトランジ
スタと、スイッチトランジスタと共に直列回路を形成す
る入力トランジスタとにより形成されており、この入力
トランジスタが制御電極で付属のマトリックス入力線の
信号線に接続されており、またその直列回路と反対側の
主電極は動作電圧源の１つの端子と接続されており、ま
たそのつどのマトリックス出力線の信号線がそれぞれ、
その制御電極にビット通過接続時間を予充電段階および
本来の通過接続段階に分割するクロック信号を与えられ
る予充電トランジスタを介して作動電圧源の端子と接続
可能でおり、それによって各予充電段階でマトリックス
出力線の信号線がそのつどの予充電トランジスタを介し
て作動電圧源の電位の間に位置する予充電電位に、また
は作動電圧源自体の１つに充電可能である広帯域信号結
合装置において、一方の信号線と接続されている結合要
素の人力トランジスタの直列回路と反対側の主電極が作
動電圧源の高い電位を有する端子と接続可能であり、ま
た他方の信号線と接続されている結合要素の入力トラン
ジスタの直列回路と反対側の主電極が作動電圧源の低い
電位を有する端子と接続可能であることを特徴とする広
帯域信号結合装置が提案される． 本発明は、各マトリックス入力線が単一の信号線しか必
要と廿ず、それにより占有場所および電力損失を相応に
減じ、しかも同時に冒頭に記載した公知の広帯域信号結
合装置の従来有する特殊性および有利な特性を維持する
という利点をもたらす． 本発明による広帯域信号結合装置では、一方の信号状態
の通過接続の際にのみ当該のマトリックス出力線の信号
線上に電位状態変化が生じ、信号線上で電位は反対方向
に変化し、従って確実な出力判定のために必要な電位差
がより迅速に達戒され、またそれによってより高い伝達
速度が可能にされる．それぞれ先行の主段階で電位状態
変化を生じたマトリックス出力線のみが予，充電段階で
後充電されればよいので、公知の広帯域信号結合装置に
くらべてなお一層の電力消費の減少が可能にされる．ｔ
位状態変化が当咳のマトリックス用力線上で行われる一
方の信号状態の通過接続の際に、先ず一方の信号線の充
電が、またそれに続く予充電段階で他方の信号線の充電
が行われ、このことは作動電圧源からの電力消費の均等
化に通ずる．作動電圧源への結合要素の接続が、いずれ
にせよ既に保持メモリセルの給電のために各結合点内に
設けられている供給線において行われることは有利であ
る． 特に簡単な製造可能性は、結合要素に同一のトランジス
タ形式のトランジスタを使用することにより得られる． 広帯域信号結合装置の特に占有場所を節減する構威は、
結合要素にｎチャネル形式のトランジスタを使用するこ
とにより達威される． しかし、前記の実施例に対して代替的に、作動電圧源の
高いほうの電位を有する端子と接続されている一方の結
合要素のスイッチトランジスタがｐチャネル形式であり
、それに対して結合要素のその他のトランジスタがｎチ
ャネル形式であってもよい．この措置により、作動電圧
源の高いほうの電位を有する端子と接続されており伝導
状態に切換えられている結合要素における電圧降下が特
に低くなる． 本発明の別の実施例では、そのつどのマトリックス出力
線の前記一方の信号線が作動電圧源の低い電位を有する
端子と所属の予充電トランジスタを介して接続可能であ
り、それに対してそのつどのマトリックス出力線の前記
他方の信号線が付属の予充電トランジスタを介して作動
電圧源の高い電位を有する端子と接続可能である．この
措置により、マトリックス出力線のそのつどの信号線が
それぞれ相異なる予充電電位に充電され得るので、その
つどのマトリックス出力線に接続されている出力増幅器
回路が、当該のマトリックス出力線と接続されている結
合要素の非接続の際にビット通過接続時間の主段階で予
充電段階の間に占められる基本状態にとどまるために、
跳躍特性を有していなくてもよい． 本発明の別の構威では、予充電トランジスタに対してｎ
チャネル形式のトランジスタが使用され、それらの制御
電極にクロック信号が与えられる．容易な製造可能性お
よびわずかな占有場所とならんで、この措置は、すべて
の予充電トランジスタに対してただ１つのクロック信号
線が必要とされるにすぎないという利点をもたらす． 〔実施例〕 次に本発明の実施例を図面について説明する．第１図に
は本発明の理解のために必要な範囲で広帯域信号結合装
置の概要が示されている．結合点マトリックスの（マト
リックス入力線）列線Ｓｌ・−ｓｎに通ずる、実施例で
は入力ドライバ回路Ｅｌ・・・Ｅｎを設けられている入
力端ｅｌ・・・ｅｎには、それぞれゲート回路Ｇ１・・
・Ｇｎが設けられており、また結合点マトリックスの二
重化された（マトリックス出力線）行線ｚｌ′、ｚｌ’
・−ｚ　ｍ　′、ｚｍ“から到達される出力端ａ１・・
・ａｍはそれぞれ差入力段を有する出力ドライバ回路Ａ
Ｉ・・・Ａｍを設けられている．出力端ａト・・ａｍは
クロック信号ＴＰＣを供給される行個別の保持メモリ（
ラッチ）Ｌｌ・・・Ｌｍに通じている．保持メモリ（ラ
ッチ）は十分に知られており、従ってここでこれ以上説
明する必要はない．マトリックス入力側のゲート回路Ｇ
１・・・Ｏｎは第ｌ図中に示されているように論理アン
ド機能を実現するゲートにより与えられていてよく、こ
れらのゲートにはそれぞれ反転入力端を介して、同じく
下記の行個別の予充電回路Ｐｃｔ・・・ＰＣｍを制御す
るクロフク信号Ｔ，Ｃが供給される． 結合点マトリックスは結合点ＫＰＩＩ・・・ＫＰｎｍを
有し、それらの結合要素は、その結合要素Ｋｉｊに対す
る結合点ＫＰｉｊにおいて詳細に示されているように、
それぞれ結合点個別の（結合点ＫＰｔｊにおける）保持
メモリセルＨｉＪにより制御されていてよく、またその
出力端ｒはそのつどの結合要素（結合点ＫＰｔｊにおけ
るＫｉｊ）の制御入力端に通じている． 保持メモリセル・・・ｔｉ　ｉ　ｊ・・・は、第１図に
よれば、２つの駆動デコーダー、すなわち行デコーダー
ＤＸおよび列デコーダーＤＹにより２つの座標のなかの
相応の駆動線ｘ１・・・ｘｍ：ｙｌ・”ｙｎを介して駆
動される．そのために、第１図から明らかなように、両
駆動デコーダ−ＤＸＳＤＹは人力レジスタＲｅｇＸ％Ｒ
ｅｇＹからそれぞれ、結合点のマトリックス行または列
に共通の結合点行アドレスまたは結合点列アドレスを与
えられていてよく、それによって両駆動デコーダーはそ
れぞれそのつどのアドレスに相応する駆動線にそれぞれ
“１″駆動信号を発する．相応の接続の形戒の際に当該
のマトリックス列との当咳のマトリックス行の交叉点に
おいて行駆動信号“１”および列駆動信号“１”が衝突
すると、そこに位置する保持メモリセル、たとえばメモ
リセルＨｉＪが能動化され、その結果として、当該の保
持メモリセルＨｌｊから制御される結合要素、例では結
合要素ＫｉＪが４通状態になる． 例として考察されている結合要素ＫｉＪが当該の接続の
解除の際に再び阻止されるように、再び駆動デコーダー
ＤＸは入カレジスタＲｅｇＸから当該の行アドレスを与
えられ、従って行デコーダ一〇Ｘは再びその出力線ｘｉ
上に行駆動信号０１″を発し、また同時に列デコーダー
ＤＹはその人力端レジスタＲｅｇＹからたとえば空アド
レスまたは接続されない結合点の列のアドレスを与えら
れ、従って列デコーダーＤＹはその出力線ｙｉ上に列駆
動信号“０″を発する．行駆動信号“１”および列駆動
信号“Ｏ”が衝突すると、保持メモリセルＨｉＪはリセ
ットされ、その結果として、その保持メモリセルにより
制御される結合要素Ｋｔｊは阻止される． 保持メモリセル・・・ＨｆＪ・・・はそれ自体公知の仕
方で構威されていてよい．すなわち保持メモリセルは、
たとえばヨーロッパ特許第Ａ−０２３８８３４号明細書
から公知でありまた第４図に示されているように、ｎチ
ャネルトランジスタＴｎｈおよび２つの交叉結合された
インバータ回路（ＣＭＯＳインバータ回路ＴＰ′、Ｔｎ
　’　；Ｔｐ′、Ｔｎ’　）により形成されていてよく
、その際にインバータ回路は入力側で一方の駆動デコー
ダ一の付属のデコーダー出力端ｙＬ！：ｎチャネルトラ
ンジスタＴｎｈを介して接続されており、ｎチャネルト
ランジスタＴｎｈはその制御電極に他方の駆動デコーダ
ーの付属のデコーダー出力端Ｘ１の出力信号を与えられ
ており、またその際にインバータ回路（Ｔｐ’　、Ｔｎ
’　）は出力側で通過接続信号または阻止信号ｒを発し
、それに対して他方のインバータ回路（Ｔｐ’　、Ｔｎ
’　）は出力側で反転された通過接続信号または阻止信
号Ｔを発する．結合要素・・・Ｋ’　、Ｋ’・・・が回
路技術的にどのように実現されていてよいかが第２図お
よび第３図に示されている．先ず第２図による結合要素
Ｋ′Ｋ＃について考察する．それぞれ制御電極に通過接
続信号または阻止信号ｒを与えられ、また主電極で付属
の（マトリックス出力線）行Ｈｚの一方または他方の信
号線ｚ　Ｉ　，　ｚ　＃に接続されているスイッチトラ
ンジスタＴｎｋ’　、Ｔｎｋ’によりそれぞれ形成され
る結合要素Ｋ’　、Ｋ’はそれぞれスイッチトランジス
タＴｎｋ’　、Ｔｎｋ’と共？直列回路を形成する入力
トランジスタＴｎｅ’またはＴｎ　ｅ’を有し、この人
力トランジスタはそれぞれ制ｍ電極で付属の（マトリッ
クス入力線）列線Ｓに接続されており、またその直列回
路と反対側の主電極はそれぞれ作動電圧源Ｕ．Ｄ−Ｕ，
，の一方または他方の端子に接続されている．第２図に
よる結合要素Ｋ′、Ｋ“のなかのトランジスタは同一の
形式、好ましくは自己阻止性のｎチャネル形式である． 第２図による結合要素Ｋ′の実施例は第３図に相応して
、ｎチャネル形式のスイッチトランジスタＴｎｋ″の代
わりに、直列回路内で入力トランジスタＴｎｅ’　と共
に、直列回路と反対側の入力トランジスタＴｎ　ｅ’の
主電極で作動電圧源Ｕ■−Ｕ。の高いほうの電位を有す
る端子Ｕ。と接続されている結合要素Ｋ′を形成するｐ
チャネル形式のスイッチトランジスタ’ｒｐ　ｋ’を使
用するように変形することができる． このスイッチトランジスタ’ｒｐ　ｋ’を導電状態に切
換え得るようにするため、これはスイッチトランジスタ
Ｔｎｋ’　　（第２図中）に対して必要とされる通過接
続信号ｒにくらべて反転された通過接続信号７により駆
動される．この通過接続信号７は保持メモリセルＨ（第
４図中）のトランジスタＴｐ’　、Ｔｎ’の接続から取
り出されるのが目的にかなっている．（マトリックス出
力線）行線２の信号線ｚ　ｌ　、ｚ　ＩＴは行個別の予
充電回路ＰＣと接続されており、それを介して（マトリ
ックス出力線）行ｖＡｚの信号線ｚ’，ｚ“が両作動電
位の間に位置する予充電電位または作動電位Ｕ．、ＵＳ
Ｓ自体にも充電可能である．両作動電位の間に位置する
予充電電位に対する予充電電位源は特に原理的に（たと
えばヨーロッパ特許第Ａ−０２４９８３７号明細書から
）公知の仕方で帰還結合されたＣＭＯＳインバータによ
り形成されていてよく、それを介してビット通過接続時
間スパンの予充電相でマトリックス出力線が少なくとも
近似的にインバータのスイッチングしきいに相当する電
位に充電される． それにくらべて第２図および第３図中に示されている実
施例では（マトリックス出力線）行線２の信号線ｚ′、
ｚＩＴがそれぞれ自己阻止性ｎチャネル形式の予充電ト
ランジスタＴｎｐｃ’　、Ｔｎｐｃ″を介してそれぞれ
作動電圧源Ｕｌｌｌ　　ｕｓｔの他方の端子と接続され
ている．予充電トランジスタＴｎｐｃ’　、Ｔｎｐｃ“
の制御電極はそれぞれクロック信号ＴＰｃを導く導線と
接続されている． 第１図中の出力ドライバ回路Ａｌ・・・Ａｍは跳躍特性
を有する差増幅器により与えられていてよい．このよう
な跳躍特性を有する差増幅器は、原理的に（１ａ１米国
電気電子学会雑誌固体回路９ｇ　（ＩＥＦ！Ｅ　Ｊｏｕ
ｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　−Ｓｔａｔｅ　Ｃｉｒｃ
ｕｉｔｓ）、１９７３年１０月、第３１９〜３２３頁、
第６図）知られており、また種々の変形（たとえばｌｂ
ｌドイツ連邦共和国特許出願公開第２４２２１３６号明
細書、第３図（１６’　）およびｌｃｌドイツ連邦共和
国特許出願公開第２６０８１１９号明細書、第５図）が
知られており、いわゆるゲーテッド・フリップフロップ
により実現可能であり、その際そこに設けられている対
称トランジスタ（文献ｆａｔおよび１ｂ１中）はそこに
設けられている予充電トランジスタ（文献ｌｂｌ中）ま
たは負荷トランジスタ（文献ｌｃｌ中）と同じくｐチャ
ネルトランジスタとして構威されていることが目的にか
なっている．（マトリックス出力線〉行腺２の信号線２
′ｚ１が予充電相ｐｖで、後でまた一層詳細に説明され
るように、少なくとも近似的にそれぞれ作動電圧源Ｕｏ
ｉ　　Ｕ。の他方の電位に充電されるならば、出力ドラ
イバ回路Ａとして、たとえば演算増幅器により与えられ
ていてよい差増幅器で十分であり、これがＦＥＴ技術で
構威されることは好ましい． 第１図中に差助増幅器として示されている出力ドライバ
回路Ａｔ・・・Ａｍはそれぞれその非反転入力端（＋）
で信号ｔｌＡｚ’と、またその反転入力端（一）で信号
線２“と接続されている．この接続の仕方により、第５
図中の行ａに示されている出力信号ａの相位置が得られ
る． 第５図には、２つの相続くビットー通遇接続時？スパン
に対して結合点マトリックス（第ｌ図）の入力端ｅｊ（
第１図中）から出力端ａｊ（第１図中）への“高”信号
およびそれに続く“低”信号（行ｅ参照）の伝達が示さ
れている．各予充電トランジスタＴｎｐ　ｃ’　、Ｔｎ
ｐ　ｃ“　（第２図および第３図中）に与えられる相応
の（例では“高”信号の）クロック信号Ｔｒｃ（第５図
中の行Ｔ２，）の作用により、クロック信号Ｔ，ｃによ
りこのような予充電相ｐｖ（第５図中の下）および後続
の主相（第５図中の下）に分割される１つのビット周期
のなかで各予充電トランジスタＴｎｐｃ’　、Ｔｎｐｃ
’が導通しており、従って予充電相ｐｖの間に（マトリ
ックス出力線）行線２の信号線２２“が両作動電位ＵＳ
Ｓ、Ｏｓｓの間に位置する予充ｉｔ位または作動電位Ｕ
。，　ｔＪｓｔ自体に充電される．こうして第２図およ
び第３図による実施例では予充電相ｐｖでそのつどの（
マトリックス出力線）行線２の信号線２′は作動電圧′
ａＵ■−［Ｊｓｓの低い電位（　Ｕ　ｓａ，接地）に放
電され（第５図、行２′参照）、それに対してそのつど
の（マトリ？クス出力線）行線２の信号線２″は作動電
圧源ｔＪｓｎ−ｕｇ＊の高い電位Ｕｓ。により充電され
る（第５図、行Ｚ１を参照）．予充電トランジスタＴｎ
ｐＣ＃がそのつどの信号線２＃に関してソースーホロワ
ー回路内で動作することにより、信号線２”は、作動電
圧源Ｕ■一Ｕ。の高い電位Ｕ■にくらべて制御電極とそ
のつどの予充電トランジスタＴｎｐｃ″の信号線２＃と
接続されている主電極との間のしきい電圧だけ減ぜられ
ている１つの電位に充電される． それに続く主相ｐｈ（第５図、下を参照）では例では“
低”クロソク信号Ｔｒｃ（第５図、行Ｔ，，を参照）に
より予充電トランジスタＴｎｐｃ’Ｔｎｐｃ’　　（第
２図および第３図中）が遮断され、同時にマトリックス
入力側のゲート回路Ｇ１・・・Ｇｎ（第１図中）がアン
ロックされる．それにより、結合点マトリックスの入力
線ｅｌ・−ｅｎに与えられている信号がそのつどの入力
ドライバ回路巳ｌ・・・Ｅｎを介してそのつどの（マト
リックス入力線）列線Ｓに通過接続される（第５図、行
ｅＳｓを参照）． （マトリックス人力線）列線Ｓが１低“状熊に位置する
と、制御電極を介してこの列線Ｓと接続されているすべ
ての入力トランジスタＴｎｅ”Ｔｎｅ’　　（第２図中
または第３図中）は遮断された状態にとどまり、それに
対して前記の人力トランジスタＴｎｅ’　、Ｔｎｅ’は
付属の列線Ｓ上の“高”信号により導電状態に移される
．いま１つの結合点ＫＰがそれぞれスイッチトランジス
タＴｎｋ’またはＴｐｋ’　、Ｔｎｋ’のそのつどの制
御電極に与えられているスイッチトランジスタＴｎｋ’
またはＴｐｋ’　、Ｔｎｋ’の導電状態への切換のため
に適した通過接続信号ｒ（第２図中のＴｎｋ’およびＴ
ｎｋ’に対する“高”信号；第３図中のＴｎｋ’に対す
る“高”信号および’ｒｐ　ｋ’に対する“低１信号）
に基づいて通過接続状態に位置しく第５図、行２参照）
、また付属の（マトリフクス入力線）列線Ｓが“高”信
号（第５図、行３を参照）を導くと、当該の（マトリッ
クス出力線）行線２の信号線２′は作動電？源Ｕ■一Ｕ
ｏの低い電位Ｌｒｓｓに放電され（第５図、行ｚ１参照
）、それに対して当該の（マトリックス出力ＩＩ）行線
２の信号線２′は作動電圧源ｔＪ＋ｅ−ＬＩ＊ｓの高い
電位Ｕ■により充電される（第５図、行２′を参照）．
そのつどの入力トランジスタＴｎｅ’がそのつどの信号
線２′に関してソースーホロワー回路内で動作すること
により、当該の信号線２′は、作動電圧源Ｕ，。−ｔｏ
ｓｓの高い電位Ｕ．にくらべて少なくとも制ｍ’ｔｔｉ
と入力トランジスタＴｎ　ｅ’およびスイッチトランジ
スタＴｎｋ’またはＴｐｋ′、から威る直列回路の側の
当該の入力トランジスタＴｎｅ’の主電極との間のしき
い電圧だけ減ぜられている電位に充電される． 当該の（マトリックス出力Ｖａ＞行線２のそのつどの信
号線ｚｚ、，ｚと接続されている出力ドライバ回路ａの
人力端において、信号線ｚＩ、，＃の上記の充電状態切
換により電圧差の極性反転が行われ、この極性反転が出
力ドライバ回路により増幅され、また出力ドライバ回路
Ａの出力端における急峻な信号切換に通ずる（第５図、
行ａを参照）． すなわち、当該の（マトリックス人力ｍ）列線Ｓ上に与
えられている信号は、スイッチトランジスタＴｎｋ’ま
たはＴｐｋ’　、Ｔｎｋ’を介してアンロックされるそ
のつどの結合点ＫＰを介して等しい極性で通過接続され
る（第５図行ｓ，ａを参照）．主相ｐｈの終了時に、出
力ドライバ回路Ａの出力端ａに生ずる“高”信号（第５
図、行ａを参照）が、たとえば“低”状態から“高”状
態に通ずるクロンク信号ＴＦｃの信号切換により付属の
保持メモリ（ラッチ）Ｌに受け渡される。

後続のビットー通遇接続時間スパンではいま第５図のよ
うに考察されている入力線ｅｊを介して“低”信号が伝
達される．予充電相ｐｖでは先ず再び（マトリックス出
力線）行線２のすべての信号線ｚ′、ｚ＃が予充電され
る．続く主相ｐｈではスイフチトランジスタＴｎｋ’　
またはＴｐｋ’Ｔｎｋ’は再び通過接続状態にあり得る
．入力線ｅｊには“低”信号が生じている（第５図、行
ｅを参照）ので、付属の（マトリックス入力線）列線ｓ
ｊは同じく“低”状態にとどまり、その結果、この列線
ｓＪと接続されているすべての入力トランジスタＴｎｅ
’　、Ｔｎｅ’は遮断状態にとどまり、（マトリックス
出力線）行ｖＡｚの付属の信号ｍｚ”ｓｚ’は充電状態
を切換えられず、またこうして出力線ａ上の信号状態は
、この（マトリックス出力線）行線２と接続されている
他の結合点が導電状態に切換えられなかったと仮定して
、持続する（第５図、行ａを参照）．それ故この主相ｐ
ｈの終了時に“低”信号が付属の保持メモリ（ラッチ）
Ｌに受け渡される． 第５図の行ｚ′、ｚ”から明らかなように、（マトリッ
クス出力線）行線２の信号線！′、Ｚ”は作動電圧Ｕ●
，−ＵＳ３にくらべて減ぜられた信号スパンで動作し、
このことから（マトリックス出力＆ＩＩ）行線Ｚ上の充
電状態切換による損失が減ぜられる．

【図面の簡単な説明】

第Ｉ図は本発明による広帯域信号結合装置の概要図、第
２図および第３図は本発明によるその結合点の回路的実
現の例を示す図、第４図は保持メモリセルの回路的実現
の例を示す図、第５図はそれらのなかの信号経過を示す
図である．ａ・・・結合点マトリックス出力端 Ａ・・・出力増幅器回路 Ｅ・・・入力ドライバ回路 ｅｊ・・・人力線 Ｇ・・・ゲート回路 Ｈ・・・保持メモリセル Ｋ’　、Ｋ’・・・結合要素 ＫＰｉｊ・・・結合点 ｐｈ・・・通過接続相 ｐｖ・・・予充電相 ｒ・・・通過接続または阻止信号 ｓｊ・・・マトリックス入力線（列線）Ｔｎｅ’・・・
入力トランジスタ Ｔｎ　ｋ’　、Ｔｎ　ｋ’　、Ｔｐ　ｋ’−スイッチト
ランジスタ Ｔｎｐｃ’　、Ｔｎｐｃ’・・・予充電トランジスタ？
Ｐ１・・クロック信号 Ｌｌｓｓ、Ｕ■・・・動作電圧源 ２・・・マトリックス出力線（行線） ｚ　ｌ　、ｚ　＃・・・信号線 ＦＩＧ　２ ＦＩＧ　３ ＦＩＧ　４

Claims (1)

1. 【特許請求の範囲】 １）ＦＥＴ技術による結合点マトリックスを有する広帯
   域信号結合装置であって、そのそれぞれ１つの信号線（
   ｓ）により形成されたマトリックス入力線がそれぞれ２
   つの結合要素（Ｋ′、Ｋ″）により形成された結合点（
   ＫＰ）を介してそれぞれ２つの信号線（ｚ′、ｚ″）に
   より形成されたマトリックス出力線（ｚ）と接続可能で
   あり、その両信号入力線（ｚ′、ｚ″）に差増幅器によ
   り形成された出力増幅器回路（Ａ）の両信号入力端が接
   続されており、結合要素（Ｋ′、Ｋ″）がそれぞれ、制
   御電極に通過接続信号または阻止信号（ｒ）を与えられ
   、また主電極で付属のマトリックス出力線（ｚ）の一方
   または他方の信号線（ｚ′、ｚ″）に接続されているス
   イッチトランジスタ（Ｔｎｋ′またはＴｐｋ′、Ｔｎｋ
   ″）と、スイッチトランジスタ（Ｔｎｋ′またはＴｐｋ
   ′、Ｔｎｋ″）と共に直列回路を形成する入力トランジ
   スタ（Ｔｎｅ′、Ｔｎｅ″）とにより形成されており、
   この入力トランジスタが制御電極で付属のマトリックス
   入力線の信号線（ｓ）に接続されており、またその直列
   回路と反対側の主電極は動作電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿
   Ｓ＿Ｓ）の端子と接続されており、またそのつどのマト
   リックス出力線（ｚ）の各信号線（ｚ′、ｚ″）がそれ
   ぞれ、その制御電極に、ビット通過接続時間を予充電段
   階（ｐｖ）および本来の通過接続段階（ｐｈ）に分割す
   るクロック信号（Ｔ＿Ｐ＿Ｃ）を与えられる予充電トラ
   ンジスタ（Ｔｎｐｃ′、Ｔｎｐｃ″）を介して作動電圧
   源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ）の端子と接続可能でおり
   、それによって各予充電段階（ｐｖ）でマトリックス出
   力線（ｚ）の信号線（ｚ′、ｚ″）がそのつどの予充電
   トランジスタ（Ｔｎｐｃ′、Ｔｎｐｃ″）を介して作動
   電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ）の電位の間に位置す
   る予充電電位に、または作動電圧源（Ｕ＿Ｄ＿Ｄ、Ｕ＿
   Ｓ＿Ｓ）自体の１つの電位に充電可能である広帯域信号
   結合装置において、 一方の信号線（ｚ′）と接続されている結合要素（Ｋ′
   ）の入力トランジスタ（Ｔｎｅ′）の直列回路と反対側
   の主電極が作動電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ）の高
   い電位を有する端子（Ｕ＿Ｄ＿Ｄ）と接続可能であり、
   また他方の信号線（ｚ″）と接続されている結合要素（
   Ｋ″）の入力トランジスタ（Ｔｎｅ″）の直列回路と反
   対側の主電極が作動電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ）
   の低い電位を有する端子（Ｕ＿Ｓ＿Ｓ）と接続可能であ
   ることを特徴とする広帯域信号結合装置。 ２）結合要素（Ｋ′、Ｋ″）のトランジスタが同一の形
   であることを特徴とする請求項１記載の広帯域信号結合
   装置。 ３）結合要素（Ｋ′、Ｋ″）のトランジスタがｎチャネ
   ル形であることを特徴とする請求項２記載の広帯域信号
   結合装置。 ４）作動電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ）の高い電位
   を有する端子（Ｕ＿Ｄ＿Ｄ）と接続されている一方の結
   合要素（Ｋ）のスイッチトランジスタ（Ｔｐｋ′）がｐ
   チャネル形であり、また結合要素（Ｋ′、Ｋ″）のその
   他のトランジスタがｎチャネル形であることを特徴とす
   る請求項１記載の広帯域信号結合装置。 ５）そのつどのマトリックス出力線（ｚ）の前記一方の
   信号線（ｚ′）が作動電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿Ｓ
   ）の低い電位を有する端子（Ｕ＿Ｓ＿Ｓ）と接続可能で
   あり、またそのつどのマトリックス出力線（ｚ）の前記
   他方の信号線（ｚ″）が付属の予充電トランジスタ（Ｔ
   ｎｐｃ″）を介して作動電圧源（Ｕ＿Ｄ＿Ｄ−Ｕ＿Ｓ＿
   Ｓ）の高い電位を有する端子（Ｕ＿Ｄ＿Ｄ）と接続可能
   であることを特徴とする請求項１ないし４の１つに記載
   の広帯域信号結合装置。 ６）予充電トランジスタ（Ｔｎｐｃ′、Ｔｎｐｃ″）が
   ｎチャネル形であり、またそれらの制御電極にクロック
   信号（Ｔ＿Ｐ＿Ｃ）を与えられることを特徴とする請求
   項５記載の広帯域信号結合装置。