JPH04221994A - アクティブマトリックス液晶表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子の駆動方法に関するものである。

【０００２】

【従来の技術】アクティブマトリックス液晶表示素子と
して、画素電極を選択する能動素子に薄膜トランジスタ
を用いたものがある。

【０００３】このアクティブマトリックス液晶表示素子
は、液晶層をはさんで対向する一対の透明基板の一方に
、多数本の走査ラインとこの走査ラインと直交する多数
本のデータラインとを配線するとともに、これら各走査
ラインと各データラインとの交差部にそれぞれ対応させ
て薄膜トランジスタとこの薄膜トランジスタに接続され
た画素電極とを設け、他方の基板には前記画素電極と対
向する対向電極を形成した構成となっている。

【０００４】図４は上記アクティブマトリックス液晶表
示素子の等価回路図である。図４において、１は一方の
透明基板、２は走査ライン、３はデータライン、４は各
走査ライン２と各データライン３との交差部にそれぞれ
対応させて配設された薄膜トランジスタであり、この薄
膜トランジスタ４のゲート電極は前記走査ライン２につ
ながり、ドレイン電極は前記データライン３につながっ
ている。

【０００５】この薄膜トランジスタ４は例えば逆スタガ
ー型のもので、この逆スタガー型の薄膜トランジスタは
、その構造は図示しないが、基板１上にゲート電極を形
成し、このゲート電極の上にゲート絶縁膜を介してと半
導体層を形成するとともに、この半導体層の上にソース
電極とドレイン電極とを形成した構成となっている。 なお、この薄膜トランジスタ４のゲート絶縁膜（透明絶
縁膜）は基板１のほぼ全面にわたって形成されており、
走査ライン２は基板１上に配線され、データライン３は
前記ゲート絶縁膜の上に配線されている。

【０００６】また、図４において、Ａは上記各走査ライ
ン２と各データライン３との交差部にそれぞれ対応させ
て配設された画素部であり、この各画素部Ａは、ＩＴＯ
等の透明導電膜からなる画素電極と図示しない他方の透
明基板に形成された対向電極およびこの両電極間の液晶
とで構成される画素５と、ストレージキャパシタ６とで
構成されている。

【０００７】上記画素電極は、前記ゲート絶縁膜の上に
形成されて薄膜トランジスタ４のソース電極に接続され
ており、対向電極は基板のほぼ全面にわたる面積の１枚
電極とされて接地端子に接続されている。

【０００８】また、上記ストレージキャパシタ６は、薄
膜トランジスタ４のＯＮによりデータライン３から画素
電極に印加されるデータ信号の電荷を蓄積して、この電
荷を保持するためのもので、このストレージキャパシタ
６は一般に、前記ゲート絶縁膜の下に画素電極の一部に
対向させてＩＴＯ等の透明導電膜からなるキャパシタ用
電極を形成することにより、このキャパシタ用電極およ
び画素電極とその間のゲート絶縁膜とで構成されている
。

【０００９】そして、各画素５のストレージキャパシタ
６の一端（画素電極側）は薄膜トランジスタ４のソース
電極に接続され、他端（キャパシタ電極）は図５に示し
たキャパシタライン７に接続されている。このキャパシ
タライン７は、行方向（走査ライン方向）に並んでいる
画素群にそれぞれ対応させて各走査ライン２と平行に配
線されており、各行の画素５のストレージキャパシタ６
は、その画素群に対応するキャパシタライン７に接続さ
れている。また、各キャパシタライン７は、その一端に
おいて図示しない接地ラインに共通接続され、この接地
ラインを介して接地されている。

【００１０】このアクティブマトリックス液晶表示素子
は、従来、次のようにして表示駆動されている。すなわ
ち、図４において、２０は走査駆動回路、３０は画像デ
ータホールド回路であり、走査駆動回路２０は各走査ラ
イン２の端子部に接続され、画像データホールド回路３
０は各データライン３の端子部に接続されている。

【００１１】上記走査駆動回路２０は各走査ライン２に
上記薄膜トランジスタ４をＯＮさせるゲートパルスを順
次出力するもので、各走査ライン２に出力されたゲート
パルスは、上記薄膜トランジスタ４のゲート電極に印加
されてこの薄膜トランジスタ４をＯＮさせる。

【００１２】また、上記画像データホールド回路３０は
、図示しない画像処理回路からの画像データを１走査ラ
イン分ずつ取込んでホールドし、この１走査ライン分の
画像データ信号を前記走査駆動回路２０からのゲートパ
ルスの出力タイミングに合わせて各データライン３に出
力するもので、各データライン３に出力されたデータ信
号は、上記ゲートパルスによってＯＮされた薄膜トラン
ジスタ４を介して画素電極に印加される。

【００１３】図４および図５において、Ｄは、上記画像
データホールド回路３０から各データライン３に印加さ
れるデータ信号を示している。このデータ信号Ｄは、電
圧の極性が一定周期で反転する信号であり、従来は、全
てのデータライン３に同じ極性（ただし電圧レベルは“
白”か“黒”かの画像データによって異なる）のデータ
信号Ｄを印加している。

【００１４】そして、各画素５は、その画素電極に印加
された画像データ信号の電圧（画素電極と対向電極との
間の電界）による液晶の配向状態の変化によって表示動
作する。この場合、データライン３から画素電極に印加
されるデータ信号は、薄膜トランジスタ４がＯＮ状態に
ある時間、つまりこの薄膜トランジスタ４にゲートパル
スが印加されている選択時間中に印加されるだけである
が、上記画素電極の選択時にデータライン３から画素電
極に印加されたデータ信号は、ストレージキャパシタ６
にも供給されてその電荷がストレージキャパシタ６に蓄
積され、このストレージキャパシタ６に蓄積された電荷
によって、上記画素５は非選択時も表示動作状態に維持
される。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来の駆動方法では、行方向に並ぶ各画素５のうち、連続
して並ぶある程度以上の数の画素５に“黒”の画点を表
示させたときに、この“黒”の画点を表示する各画素５
のストレージキャパシタ６に蓄積されたデータ信号の電
荷がキャパシタライン７を通って他の各画素５のストレ
ージキャパシタ６にも印加され、そのために、本来“白
”の画点を表示するはずの画素５が、白と黒の中間色の
画点を誤表示してしまうという問題をもっていた。

【００１６】これは、キャパシタライン７の配線抵抗に
よるものである。すなわち、上記キャパシタライン７は
、キャパシタ用電極と同じ透明導電膜か、あるいはクロ
ム等の金属膜で形成されているが、上記透明導電膜から
なるキャパシタライン７はその抵抗が高いし、またキャ
パシタライン７を金属膜で形成する場合も、その線幅を
極く細い幅（画素電極間の間隙に配線できる幅）に配線
しなければならないため、キャパシタライン７の抵抗は
高い。

【００１７】図５は上記キャパシタライン７の等価回路
を示しており、Ｒｃ　は、キャパシタライン７の各部分
、つまり各画素５のストレージキャパシタ６が接続され
ている各キャパシタ接続点間の部分と、最終段の画素５
のストレージキャパシタ６の接続点と接地端との間の配
線抵抗を示している。

【００１８】そして、図５において、走査ライン２にゲ
ートパルスが印加されてこの走査ライン２に沿う全ての
薄膜トランジスタ４が同時にＯＮし、このときに　（１
）〜（ｎ）　の各画素部Ａの画素５のうち、図上左端の
　（１）の画素５には“白”の画点を表示させるための
低電位（電圧レベルがほぼ０）のデータ信号が薄膜トラ
ンジスタ４を介して印加され、他の　（２）〜（ｎ）　
の画素５にはそれぞれ“黒”の画点を表示させるための
高電位のデータ信号が薄膜トランジスタ４を介して印加
された場合を考えると、このときは、　（２）〜（ｎ）
　の画素５のストレージキャパシタ６と画素電極とにそ
れぞれ高電位のデータ信号が印加され、このデータ信号
の電荷が、画素電極と対向電極およびその間の液晶とで
構成される等価コンデンサと、上記ストレージキャパシ
タ６とに蓄積される。

【００１９】一方、各画素５のストレージキャパシタ６
とキャパシタライン７との接続点Ｐ１　〜Ｐｎ　の電位
を見ると、各画素５のストレージキャパシタ６と、この
ストレージキャパシタ６の接続点Ｐ１　〜Ｐｎ　からキ
ャパシタライン７の接地端までの配線抵抗とはそれぞれ
、各画素５に対応する薄膜トランジスタ４から見て、上
記ストレージキャパシタ６に上記配線抵抗Ｒｃが直列に
接続された微分回路を構成している。

【００２０】したがって、高電位のデータ信号が印加さ
れた　（２）〜（ｎ）　の画素５のうち、低電位のデー
タ信号が印加された　（１）の画素５に最も近い　（２
）の画素５のストレージキャパシタ６とキャパシタライ
ン７との接続点Ｐ２　の電位について見ると、この接続
点Ｐ２　には、　（２）の画素５に印加された高電位の
データ信号を上記部分回路で微分した波形の電位が発生
する。これは、高電位のデータ信号が印加された他の画
素つまり　（３）〜（ｎ）　の画素５においても同様で
あり、これら　（３）〜（ｎ）　の画素５のストレージ
キャパシタ６とキャパシタライン７との接続点Ｐ３　〜
Ｐｎ　にも、　（３）〜（ｎ）　の画素５に印加された
高電位のデータ信号を微分した波形の電位が発生する。

【００２１】そして、全てのデータライン３に同じ極性
のデータ信号Ｄが印加されていると、高電位のデータ信
号が印加された　（２）〜（ｎ）　の画素５のストレー
ジキャパシタ６の全てに同じ極性の電荷が蓄積されるた
め、これらストレージキャパシタ６とキャパシタライン
７との接続点Ｐ２　〜Ｐｎに発生する電位の極性も同じ
であるから、これら接続点Ｐ２　〜Ｐｎ　の電位が重畳
してキャパシタライン７の電位が高くなる。

【００２２】このため、低電位のデータ信号が印加され
た　（１）の画素５のストレージキャパシタ６に、キャ
パシタライン７から高い電位の電荷が印加され、このス
トレージキャパシタ６に蓄積された電荷が　（１）の画
素５の画素電極に供給されて、本来“白”の画点を表示
するはずの　（１）の画素５の表示が、白と黒の中間色
の画点となって誤表示となる。

【００２３】なお、ここでは、図上左端の　（１）の画
素５に“白”の画点を表示させるための低電位のデータ
信号が印加され、他の　（２）〜（ｎ）　の画素５にそ
れぞれ“黒”の画点を表示させるための高電位のデータ
信号が印加された場合について説明したが、上記のよう
な誤表示は、行方向に並んでいる各画素５のうち、連続
して並ぶある程度以上の数の画素５に上記高電位のデー
タ信号が印加されたときにも発生しており、この場合も
、“黒”の画点を表示する画素群の一端側（キャパシタ
ライン７の接地端側とは反対側）の画素５の表示が、本
来の“白”の画点ではなく、白と黒の中間色の画点とな
って誤表示となる。

【００２４】これは“白”の画点を表示するはずの画素
５が複数連続して並んでいる場合も同様であり、この場
合は連続して並んでいる全ての画素５に表示が白と黒の
中間色の画点となって誤表示となる。

【００２５】このため、上記アクティブマトリックス液
晶表示素子を従来の方法で駆動すると、“黒”の画点が
行方向にある程度の長さにわたって並ぶ画像を表示した
ときに、この“黒”の表示が、白と黒の中間色の尾を引
いた表示となって、画質が悪くなる。

【００２６】本発明の目的は、液晶層をはさんで対向す
る一対の透明基板の一方に、多数本の走査ラインとこの
走査ラインと直交する多数本のデータラインとを配線す
るとともに、これら各走査ラインと各データラインとの
交差部にそれぞれ対応させて、ゲート電極が前記走査ラ
インにつながりドレイン電極が前記データラインにつな
がる薄膜トランジスタと、この薄膜トランジスタのソー
ス電極に接続された画素電極と、一端が前記薄膜トラン
ジスタのソース電極に接続され他端がキャパシタライン
に接続されたストレージキャパシタとを設け、他方の基
板には前記画素電極と対向する対向電極を形成したアク
ティブマトリックス液晶表示素子の駆動方法として、行
方向（走査ライン方向）に並ぶ各画素のうち、連続して
並ぶある程度以上の数の画素に“黒”の画点を表示させ
たときでも、“白”の画点を表示する画素には“白”の
画点を正しく表示させて、“黒”の画点が行方向にある
程度の長さにわたって並ぶ画像も尾引きのない良好な画
像として表示させることができる駆動方法を提供するこ
とにある。

【００２７】

【課題を解決するための手段】第１の発明は、アクティ
ブマトリックス液晶表示素子の各データラインのうち、
奇数番のデータラインには、電圧の極性が一定周期で反
転する第１のデータ信号を印加し、偶数番のデータライ
ンには、前記第１のデータ信号と同じ反転周期でかつ電
圧の極性は逆の第２のデータ信号を印加することを特徴
とするものである。

【００２８】また、第２の発明は、アクティブマトリッ
クス液晶表示素子の各データラインを複数本ずつのグル
ープに分け、この各グループのデータラインのうち、奇
数番のグループのデータラインには、電圧の極性が一定
周期で反転する第１のデータ信号を印加し、偶数番のグ
ループのデータラインには、前記第１のデータ信号と同
じ反転周期でかつ電圧の極性は逆の第２のデータ信号を
印加することを特徴とするものである。

【００２９】

【作用】すなわち、上記第１の発明は、奇数番のデータ
ラインに印加する第１のデータ信号と、偶数番のデータ
ラインに印加する第２のデータ信号との極性を逆にする
ことにより、薄膜トランジスタのソース電極に接続され
た画素電極と対向電極およびこの電極間の液晶とからな
り、かつ一端が前記薄膜トランジスタのソース電極に接
続され他端がキャパシタラインに接続されたストレージ
キャパシタが設けられた各画素のうち、奇数番のデータ
ラインから薄膜トランジスタを介してデータ信号を印加
される画素およびストレージキャパシタと、偶数番のデ
ータラインから薄膜トランジスタを介してデータ信号を
印加される画素およびストレージキャパシタとに、極性
が互いに逆の電荷を蓄積させるようにしたものである。

【００３０】このようにすれば、行方向に並ぶ各画素の
うち、連続して並ぶある程度以上の数の画素に“黒”の
画点を表示させるための高電位のデータ信号を印加した
ときでも、この“黒”の画点を表示する各画素およびス
トレージキャパシタに蓄積されたデータ信号の電荷が各
画素ごとに逆であるため、これら画素のストレージキャ
パシタとキャパシタラインとの各接続点にそれぞれ発生
する電位が互いに相殺し合うから、これら接続点の電位
が重畳してキャパシタラインの電位が高くなることはな
い。

【００３１】したがって、低電位のデータ信号が印加さ
れた画素のストレージキャパシタに高電位の電荷がキャ
パシタラインから印加されることはないから、低電位の
データ信号が印加された画素は誤表示動作することなく
“白”の画点を表示する。

【００３２】また、上記第２の発明は、複数本ずつのグ
ループに分けたデータラインのうち、奇数番のグループ
のデータラインに印加する第１のデータ信号と、偶数番
のグループのデータラインに印加する第２のデータ信号
との極性を逆にすることにより、各画素のうち、奇数番
のグループのデータラインから薄膜トランジスタを介し
てデータ信号が印加される画素およびストレージキャパ
シタと、偶数番のグループのデータラインから薄膜トラ
ンジスタを介してデータ信号が印加される画素およびス
トレージキャパシタとに、極性が互いに逆の電荷を蓄積
させるようにしたものである。

【００３３】このようにすれば、行方向に並ぶ各画素の
うち、連続して並ぶある程度以上の数の画素に“黒”の
画点を表示させるための高電位のデータ信号を印加した
ときでも、この“黒”の画点を表示する各画素のうち、
奇数番のグループのデータラインからデータ信号が印加
される奇数番グループの画素およびストレージキャパシ
タに蓄積されたデータ信号の電荷と、偶数番のグループ
のデータラインからデータ信号が印加される偶数番グル
ープの画素およびストレージキャパシタに蓄積されたデ
ータ信号の電荷とが逆であるため、奇数番グループの画
素のストレージキャパシタとキャパシタラインとの各接
続点にそれぞれ発生する電位と、偶数番グループの画素
ストレージキャパシタとキャパシタラインとの各接続点
にそれぞれ発生する電位とが互いに相殺される。このた
め、キャパシタライン上では、同じグループ内の限られ
た数のキャパシタ接続点の電位が重畳するだけであるか
ら、キャパシタラインの電位が高くなることはない。

【００３４】したがって、この第２の発明においても、
低電位のデータ信号が印加された画素のストレージキャ
パシタに高電位の電荷がキャパシタラインから印加され
ることはないから、低電位のデータ信号が印加された画
素は誤表示動作することなく“白”の画点を表示する。

【００３５】

【実施例】（第１の発明の一実施例）以下、第１の発明
の一実施例を図１および図２を参照して説明する。なお
、図１および図２において、図４および図５と同じ部分
については、図に同符号を付してその説明を省略する。

【００３６】この実施例の駆動方法は、アクティブマト
リックス液晶表示素子の奇数番の各データライン３には
、電圧の極性が一定周期で反転する波形の第１のデータ
信号Ｄ１　を印加し、偶数番の各データライン３には、
前記第１のデータ信号Ｄ１　と同じ反転周期でかつ電圧
の極性は逆の波形の第２のデータ信号Ｄ２　を印加する
ものである。なお、第１のデータ信号Ｄ１　と第２のデ
ータ信号Ｄ１　とは、“白”か“黒”かの画像データに
よって電圧レベルが異なる信号である。

【００３７】また、この実施例では、液晶表示素子の各
データライン３にデータ信号を印加する画像データホー
ルド回路を、図１に示すように第１と第２の２つの回路
３０ａ，３０ｂに分け、第１の画像データホールド回路
３０ａを液晶表示素子の一側において奇数番の各データ
ライン３に接続し、第２の画像データホールド回路３０
ｂを液晶表示素子の他側において偶数番の各データライ
ン３に接続して、奇数番の各データライン３には第１の
画像データホールド回路３０ａから上記第１のデータ信
号Ｄ１　を印加し、偶数番の各データライン３には第２
の画像データホールド回路３０ｂから上記第２のデータ
信号Ｄ２　を印加している。

【００３８】すなわち、この駆動方法は、奇数番のデー
タライン３に印加する第１のデータ信号Ｄ１　と、偶数
番のデータライン３に印加する第２のデータ信号Ｄ２　
との極性を逆にすることにより、薄膜トランジスタ４の
ソース電極に接続された画素電極と対向電極およびこの
電極間の液晶とからなり、かつ一端が前記薄膜トランジ
スタ４のソース電極に接続され他端がキャパシタライン
７に接続されたストレージキャパシタ６が設けられた各
画素５のうち、奇数番のデータライン３から薄膜トラン
ジスタ４を介して第１のデータ信号Ｄ１　が印加される
画素５およびストレージキャパシタ６と、偶数番のデー
タライン３から薄膜トランジスタ４を介して第２のデー
タ信号Ｄ２　が印加される画素５およびストレージキャ
パシタ６とに、極性が互いに逆の電荷を蓄積させるよう
にしたものである。

【００３９】このようにすれば、行方向（走査ライン方
向）に並ぶ各画素５のうち、連続して並ぶある程度以上
の数の画素５に“黒”の画点を表示させるための高電位
のデータ信号を印加したときでも、この“黒”の画点を
表示する各画素５およびストレージキャパシタ６に蓄積
されたデータ信号の電荷が各画素５ごとに逆であるため
、これら画素５のストレージキャパシタ６とキャパシタ
ライン７との各接続点にそれぞれ発生する電位が互いに
相殺し合うから、これら接続点の電位が重畳してキャパ
シタライン７の電位が高くなることはない。

【００４０】したがって、低電位のデータ信号が印加さ
れた画素５のストレージキャパシタ６に高電位の電荷が
キャパシタライン７から印加されることはないから、低
電位のデータ信号が印加された画素５は誤表示動作する
ことなく“白”の画点を表示する。

【００４１】この作用を図２を参照して説明すると、走
査ライン２にゲートパルスが印加されてこの走査ライン
２に沿う全ての薄膜トランジスタ４が同時にＯＮし、こ
のときに、例えば　（１）〜（ｎ）　の各画素部Ａの画
素５のうち、図上左端の　（１）の画素５には“白”の
画点を表示させるための低電位（電圧レベルがほぼ０）
のデータ信号が薄膜トランジスタ４を介して印加され、
他の　（２）〜（ｎ）　の画素５にはそれぞれ“黒”の
画点を表示させるための高電位のデータ信号が薄膜トラ
ンジスタ４を介して印加された場合を考えると、このと
きは、　（２）〜（ｎ）　の画素５のストレージキャパ
シタ６と画素電極とにそれぞれ高電位のデータ信号が印
加され、このデータ信号の電荷が、画素電極と対向電極
およびその間の液晶とで構成される等価コンデンサと、
上記ストレージキャパシタ６とに蓄積される。

【００４２】一方、各画素５のストレージキャパシタ６
とキャパシタライン７との接続点Ｐ１　〜Ｐｎ　の電位
を見ると、各画素５のストレージキャパシタ６と、この
ストレージキャパシタ６の接続点Ｐ１　〜Ｐｎ　からキ
ャパシタライン７の接地端までの配線抵抗とはそれぞれ
、各画素５に対応する薄膜トランジスタ４から見て、上
記ストレージキャパシタ６に上記配線抵抗Ｒｃが直列に
接続された微分回路を構成しているため、高電位のデー
タ信号が印加された　（２）〜（ｎ）　の画素５のスト
レージキャパシタ６とキャパシタライン７との接続点Ｐ
２　〜Ｐｎ　には、　（２）〜（ｎ）の画素５に印加さ
れた高電位のデータ信号を上記部分回路で微分した波形
の電位が発生する。

【００４３】しかし、上記駆動方法では、上記　（２）
〜（ｎ）　の画素５のうち、奇数番の画素５に印加する
第１のデータ信号Ｄ１　と、偶数番の画素５に印加する
第２のデータ信号Ｄ２　とを逆極性の信号としているた
め、　（２）〜（ｎ）　の画素５の等価コンデンサおよ
びストレージキャパシタ６に蓄積された電荷の極性は、
奇数番の画素５の等価コンデンサおよびストレージキャ
パシタ６と、偶数番の画素５の等価コンデンサおよびス
トレージキャパシタ６とで逆であり、したがって、これ
ら画素５のストレージキャパシタ６とキャパシタライン
７との各接続点Ｐ１　〜Ｐｎ　にそれぞれ発生する電位
が互いに相殺し合うから、これら接続点Ｐ１　〜Ｐｎ　
の電位が重畳してキャパシタライン７の電位が高くなる
ことはない。なお、この実施例では、キャパシタライン
の電位はほぼ０（接地電位）になる。

【００４４】したがって、低電位のデータ信号が印加さ
れた　（１）の画素５のストレージキャパシタ６に高電
位の電荷がキャパシタライン７から印加されることはな
いから、この　（１）の画素５は“白”の画点を表示す
る。

【００４５】なお、ここでは、図上左端の　（１）の画
素５に“白”の画点を表示させるための低電位のデータ
信号を印加し、他の　（２）〜（ｎ）の画素５にそれぞ
れ“黒”の画点を表示させるための高電位のデータ信号
を印加した場合について説明したが、　（２）〜（ｎ）
　の画素５のうちの一部の各画素５に低電位のデータ信
号を印加し、他の画素５に高電位のデータ信号を印加し
た場合も、低電位のデータ信号を印加した画素５は“白
”の画点を表示する。

【００４６】したがって、上記駆動方法によれば、行方
向（走査ライン方向）に並ぶ各画素５のうち、連続して
並ぶある程度以上の数の画素５に“黒”の画点を表示さ
せたときでも、“白”の画点を表示する画素５には“白
”の画点を正しく表示させて、“黒”の画点が行方向に
ある程度の長さにわたって並ぶ画像も、尾引きのない良
好な画像として表示させることができる。

【００４７】（第２の発明の一実施例）次に、第２の発
明の一実施例を図３を参照して説明する。

【００４８】この実施例の駆動方法は、アクティブマト
リックス液晶表示素子の各データライン３を複数本ずつ
のグループＹ１　，Ｙ２　，Ｙ３　に分け、この各グル
ープＹ１　，Ｙ２　，Ｙ３　のデータライン３のうち、
奇数番のグループＹ１　，Ｙ３　の各データライン３に
は、電圧の極性が一定周期で反転する第１のデータ信号
Ｄ１　を印加し、偶数番のグループＹ２　の各データラ
イン３には、前記第１のデータ信号Ｄ１　と同じ反転周
期でかつ電圧の極性は逆の第２のデータ信号Ｄ２　を印
加するものであり、この実施例では、画像データホール
ド回路を、データライン３のグループ数と同じ数の回路
３１ａ，３１ｂ，３１ｃに分けて、奇数番の画像データ
ホールド回路３１ａ，３１ｃから奇数番のグループＹ１
　，Ｙ３　のデータライン３に上記第１のデータ信号Ｄ
１　を印加し、偶数番の画像データホールド回路３１ｂ
から偶数番のグループＹ２　の各データライン３に上記
第２のデータ信号Ｄ２　を印加するようにしている。

【００４９】すなわち、この駆動方法は、複数本ずつの
グループＹ１　，Ｙ２　，Ｙ３　に分けたデータライン
３のうち、奇数番のグループＹ１，Ｙ３　のデータライ
ン３に印加する第１のデータ信号Ｄ１　と、偶数番のグ
ループＹ２　のデータライン３に印加する第２のデータ
信号Ｄ２との極性を逆にすることにより、各画素部Ａの
画素５およびストレージキャパシタ６（図２参照）のう
ち、奇数番のグループＹ１　，Ｙ３　のデータライン３
から薄膜トランジスタ４を介して第１のデータ信号Ｄ１
　が印加される画素部Ａの画素５およびストレージキャ
パシタ６と、偶数番のグループＹ２　のデータライン３
から薄膜トランジスタ４を介して第２のデータ信号Ｄ２
　が印加される画素部Ａの画素５およびストレージキャ
パシタ６とに、極性が互いに逆の電荷を蓄積させるよう
にしたものである。

【００５０】このようにすれば、行方向に並ぶ画素のう
ち、連続して並ぶある程度以上の数の画素５に“黒”の
画点を表示させるための高電位のデータ信号を印加した
ときでも、この“黒”の画点を表示する各画素５のうち
、奇数番のグループＹ１　，Ｙ３　のデータライン４か
ら第１のデータ信号Ｄ１　が印加された奇数番グループ
Ｙ１　，Ｙ３　の画素５およびストレージキャパシタ６
に蓄積されたデータ信号の電荷と、偶数番のグループＹ
２　のデータライン３から第２のデータ信号Ｄ２　が印
加された偶数番グループＹ２　の画素５およびストレー
ジキャパシタ６に蓄積されたデータ信号の電荷とが逆で
あるため、奇数番グループＹ１　，Ｙ３　の画素５のス
トレージキャパシタ６とキャパシタライン７（図２参照
）との各接続点にそれぞれ発生する電位と、偶数番グル
ープＹ２　の画素５のストレージキャパシタ６と上記キ
ャパシタライン７との各接続点にそれぞれ発生する電位
とが互いに相殺される。

【００５１】このため、キャパシタライン上では、同じ
グループ内の限られた数のキャパシタ接続点の電位が重
畳するだけであるから、キャパシタラインの電位が高く
なることはない。

【００５２】このため、この実施例の駆動方法において
も、低電位のデータ信号が印加された画素５のストレー
ジキャパシタ６に高電位の電荷がキャパシタラインから
印加されることはなく、したがって、低電位のデータ信
号が印加された画素５は誤表示動作することなく“白”
の画点を表示するから、“黒”の画点が行方向にある程
度の長さにわたって並ぶ画像も、尾引きのない良好な画
像として表示させることができる。

【００５３】なお、図３では、液晶表示素子の各データ
ライン３を３つのグループＹ１　，Ｙ２　，Ｙ３　に分
けているが、このデータライン３はできるだけ多くのグ
ループに分けて、各ブループのデータライン数を少なく
するのが望ましい。

【００５４】

【発明の効果】第１の発明は、アクティブマトリックス
液晶表示素子の各データラインのうち、奇数番のデータ
ラインには、電圧の極性が一定周期で反転する第１のデ
ータ信号を印加し、偶数番のデータラインには、前記第
１のデータ信号と同じ反転周期でかつ電圧の極性は逆の
第２のデータ信号を印加するものであるから、行方向（
走査ライン方向）に並ぶ各画素のうち、連続して並ぶあ
る程度以上の数の画素に“黒”の画点を表示させたとき
でも、“白”の画点を表示する画素には“白”の画点を
正しく表示させて、“黒”の画点が行方向にある程度の
長さにわたって並ぶ画像も尾引きのない良好な画像とし
て表示させることができる。

【００５５】また、第２の発明は、アクティブマトリッ
クス液晶表示素子の各データラインを複数本ずつのグル
ープに分け、この各グループのデータラインのうち、奇
数番のグループのデータラインには、電圧の極性が一定
周期で反転する第１のデータ信号を印加し、偶数番のグ
ループのデータラインには、前記第１のデータ信号と同
じ反転周期でかつ電圧の極性は逆の第２のデータ信号を
印加するものであるから、この第２の発明によっても、
上記第１の発明と同様な効果を得ることができる。

【図面の簡単な説明】

【図１】第１の発明の一実施例を示すアクティブマトリ
ックス液晶表示素子の等価回路図。

【図２】図１の一部分の拡大図。

【図３】第２の発明の一実施例を示すアクティブマトリ
ックス液晶表示素子の等価回路図。

【図４】従来の駆動方法を示すアクティブマトリックス
液晶表示素子の等価回路図。

【図５】図４の一部分の拡大図。

【符号の説明】

２…走査ライン、３…データライン、４…薄膜トランジ
スタ、Ａ…画素部、５…画素、６…ストレージキャパシ
タ、７…キャパシタライン、Ｄ１　…第１のデータ信号
、Ｄ２　…第２のデータ信号。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　液晶層をはさんで対向する一対の透明
   基板の一方に、多数本の走査ラインとこの走査ラインと
   直交する多数本のデータラインとを配線するとともに、
   これら各走査ラインと各データラインとの交差部にそれ
   ぞれ対応させて、ゲート電極が前記走査ラインにつなが
   りドレイン電極が前記データラインにつながる薄膜トラ
   ンジスタと、この薄膜トランジスタのソース電極に接続
   された画素電極と、一端が前記薄膜トランジスタのソー
   ス電極に接続され他端がキャパシタラインに接続された
   ストレージキャパシタとを設け、他方の基板には前記画
   素電極と対向する対向電極を形成したアクティブマトリ
   ックス液晶表示素子の駆動方法において、前記各データ
   ラインのうち、奇数番のデータラインには、電圧の極性
   が一定周期で反転する第１のデータ信号を印加し、偶数
   番のデータラインには、前記第１のデータ信号と同じ反
   転周期でかつ電圧の極性は逆の第２のデータ信号を印加
   することを特徴とするアクティブマトリックス液晶表示
   素子の駆動方法。
2. 【請求項２】液晶層をはさんで対向する一対の透明基板
   の一方に、多数本の走査ラインとこの走査ラインと直交
   する多数本のデータラインとを配線するとともに、これ
   ら各走査ラインと各データラインとの交差部にそれぞれ
   対応させて、ゲート電極が前記走査ラインにつながりド
   レイン電極が前記データラインにつながる薄膜トランジ
   スタと、この薄膜トランジスタのソース電極に接続され
   た画素電極と、一端が前記薄膜トランジスタのソース電
   極に接続され他端がキャパシタラインに接続されたスト
   レージキャパシタとを設け、他方の基板には前記画素電
   極と対向する対向電極を形成したアクティブマトリック
   ス液晶表示素子の駆動方法において、前記各データライ
   ンを複数本ずつのグループに分け、この各グループのデ
   ータラインのうち、奇数番のグループのデータラインに
   は、電圧の極性が一定周期で反転する第１のデータ信号
   を印加し、偶数番のグループのデータラインには、前記
   第１のデータ信号と同じ反転周期でかつ電圧の極性は逆
   の第２のデータ信号を印加することを特徴とするアクテ
   ィブマトリックス液晶表示素子の駆動方法。