JPH0421968A - ディスク再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータおよびデータのディスク上での位置を示
すアドレスが記録されたディスクを高速にアクセスする
ディスク再生装置に関するものである。

従来の技術 一連のデータが連続的に記録されたディスクを再生する
ディスク再生装置として実用化されている例は、コンパ
クトディスクプレーヤ（以下、ＣＤプレーヤと略記する
。）、コンパクトデイスクリードオンリーメモリ　（以
下、ＣＤ−ＲＯＭと略記する。）のドライブ装置等があ
る。

まず、ＣＤのデータフォーマットについて第３図を用い
て説明する。

第３図はＣＤに記録されるデータのフォーマットを示し
ており、（ａ）は記録の最小単位であるデータフレーム
の模式図、（ｂ）はサブコードフレームの模式図、（Ｃ
）はリードイン領域におけるＱチャンネルのデータフォ
ーマットの模式図、（ｄ）プログラム領域におけるＱチ
ャンネルのデータタフオーマットの模式図である。

ＣＤにはディスクの内周から外周に向かって、リードイ
ン領域、プログラム領域、ディスクの終端を示すリード
アウト領域が存在し、実際のデータが記録されるのはプ
ログラム領域である。

１データフレームにはサブチャンネル２とメインチャン
ネル１が存在し、ＣＤに時分割で記録される。サブチャ
ンネル２には１バイトのデータ記録域があり、メインチ
ャンネル１には２４バイトのデータ３用と８バイトの誤
り検出訂正符号４用の計３２バイトのデータの記録域が
ある。

ＣＤではデータ３の位置に標本化周波数４４．１ｋ　Ｈ
Ｚ＋　　量子化ビット数１６ビツトで量子化された２チ
ヤンネルのオーディオデータ（以降、このデータをＣＤ
−ＤＡデータと略記する。）が記録される。したがって
、データフレームレートは４４．１ｋＸ　（１Ｂ／８）
Ｘ２／２４　＝　　７３５０デ一タフレーム／秒となる
。誤り検出訂正符号４はメインチャンネル１のデータの
データ誤りを検出訂正するための符号で、サブチャンネ
ル２に対するものではない。また、ＣＤ−ＤＡデータの
データ記録レートは４４．１ｋＸ　（１６／８）Ｘ２＝
１７６．４ＫｂＹｔｅ／ｓｅｅとなる。

これらのデータをＣＤに記録する前には、ＥＦＭ（Ｅｉ
ｇｈｔ　　ｔｏ　　Ｆｏｕｒｔｅｅｎ　　Ｍ。

ｄｕｌａｔｉｏｎ）変調や、データフレームの境界を識
別するためのデータフレーム同期信号の付加作業等が行
われる。その結果１データフレームは５８８ビツトとな
り、ＣＤに記録される際のビットレートは５８８Ｘ７３
５０＝４．３２１８Ｍｂｉｔ／ｓｅｃとなる。このデー
タはＮＲＺｉ信号の形式で速度一定（約１．２５ｍ／５
ｅｃ）で記録される。

連続する９８デ一タフレーム分のサブチャンネル２でサ
ブコードフレームを構成する。サブコードフレームは１
秒間に７５個存在する。この様子を第３図（ｂ）に示す
。最初の２デ一タフレーム分のサブチャンネル２でサブ
コードフレーム同期７を構成し、残りの９６デ一タフレ
ーム分のサブチャンネルでサブコードと呼ばれるデータ
を記録する。サブコードの１バイトは各ビットがそれぞ
れチャンネルに対応しており、これらのチャンネルをＰ
チャンネル、Ｑチャンネル、・・・、Ｗチャンネルと呼
んでいる。

Ｐチヤンネル８はトラック（ＣＤでは通常トラックは曲
に対応する）の頭出しに用いられるフラグで、プログラ
ム領域においては各トラックが始まる前に２秒以上１と
なっている。またリードアウト領域では１とＯが２秒の
周期で繰り返される。

Ｑチヤンネル９にはディスク内の検索を行うため検索情
報が記録されている。

プログラム領域のＱチヤンネル９には検索情報としてア
ドレスが記録されている（第３図（ｄ）参照）。アドレ
スにはプログラム領域の先頭をＯ分０秒Ｏフレームとし
て外周にいくにしたがって増大する絶対時間（ＡＭＩＮ
、ＡＳＥＣ，ＡＰＲ，ＡＭＥ）と、各トラックの先頭を
Ｏ分０秒Ｏフレームとする相対時間（ＭＩＮ、ＳＥＣ，
ＦＲＡＭＥ）と、トラックナンバ、インデックスが存在
し、それぞれがＢＣＤコード（２進化１０進数）で記録
されている。ここでいうフレームとは時間の単位で７５
フレームが１秒に相当する。すなわち時間の単位として
のフレームは１サブコードフレームの時間長に等しい。

トラックナンバはり−ドイン領域ではＯＯ、リードアウ
ト領域ではＡＡ（１Ｂ進表示）で固定である。プログラ
ム領域ではトラックナンバは０１から９９までの値をと
りうる。

Ｑチヤンネル９の先頭に記録されるコントロールは４ビ
ツトの制御情報である。この値はプログラム領域の１つ
のトラック内では同様の値をとる。

具体的には以下のような値が記録されている。

ｏｏｘｏ・・・２チヤンネルオーデイオ、エンファシス
無し ００×１・・・２チヤンネルオーデイオ、エンファシス
有り ０１×０・・・データトラック ××０×・・・デジタルコピー禁止 ××１×・・・デジタルコピー可 （但し、×はＯもしくは１） ＣＤには（ＯＯＸＯ）や（ＯＯＸｌ）が記録されている
。

リードイン領域のＱチヤンネル９には検索情報としてプ
ログラム領域とリードアウト領域の配置に関する情報が
記録されている。この情報はＴＯＣ（Ｔａｂｌｅ　　ｏ
ｆ　　Ｃ０ｎｔｅｎｔＳ：　テーブル・オブ・コンテン
ツ）と呼ばれ、プログラム領域内の各トラックの先頭の
絶対時間と各トラ・ツクの制御情報、プログラム領域の
最初と最後のトラックナンバと、リードアウト領域の開
始絶対時間が記録されている。

以下、ＴＯＣの具体的な記録方法について第３図（Ｃ）
を用いて説明する。同図はリードイン領域におけるＱチ
ャンネルの１サブコードフレーム内の９６ビツトのデー
タ構造を模式的に表わしている。ビット４からビット７
までのＡＤＲには（０００１）が記録される。トラック
ナンバにはり−ドイン領域のトラックナンバである００
が記録される。ＭＩＮ、ＳＥＣ，ＦＲＡＭＥはリードイ
ン領域内における相対時間をそれぞれ分９秒、フレーム
で示す。ビット４８からの８ビツトにはＯが記録される
。ビット８０からの１６ビツトはエラー検出用のＣＲＣ
（Ｃｙｃ　１　ｉｃ　　Ｒｅｄｕｎｄａ　ｎ　ｃ　ｙ　
　Ｃｈ　ｅ　ｃ　ｋ　：　サイクリック・リダンダンシ
イ拳チエツク）コードが記録される。コントロール、ポ
イント、ＰＭＩＮ、ＰＳＥＣ，ＰＦＲＡＭＥを用いてＴ
ＯＣが記録される。ポイントがＢＣＤコードで０１から
９９までの値を取る場合には、ＰＭＩＮ、ＰＳＥＣ，Ｐ
ＦＲＡＭＥにはポインＩ・で示されるトラックの開始絶
対時間がそれぞれ分９秒、フレームで記録され、コント
ロールにはポイントて示されるトラックの制御情報が記
録される。例えば、ポイント、ＰＭＩＮ、ＰＳＥＣ，Ｐ
ＦＲＡＭＥ、　　コントロールがそれぞれ、０９．４３
，２０．２４，４（０１００）であれば第９トラツクが
絶対時間で４３分２０秒２４フレームから開始するＣＤ
−ＲＯＭ）ラックであることを示している。ポイントが
ＡＯ（ＩＥ３進表示）である場合にはＰＭＩＮにそのＣ
Ｄの最初の音楽トラックのトラックナンバである０１が
記録される。このときのＰＳＥＣ，ＰＦＲＡＭＥには０
０が記録される。ポイントがＡｌ　（１６進表示）であ
る場合にはＰＭＩＮにそのディスクの最後の音楽トラッ
クのトラックナンバが記録される。このときのＰＳＥＣ
，ＰＦＲＡＭＥには００が記録される。ポイントがＡ２
（１６進表示）である場合にはＰＭＩＮ、ＰＳＥＣ，Ｐ
ＦＲＡＭＥには絶対時間でリードアウト領域の開始アド
レスが記録される。このＴＯＣはリードイン領域内で繰
り返し記録されており、また、連続する３つのサブコー
ドフレームには同一内容が記Ｈされる。

十、述したフメーマノトで、データとデータのディスク
」二での位置を示すアドレスがＣＤに記録されている。

ＣＤプレーヤはディスクがローディングされると最初に
リードイン領域を再生し、Ｑチャンネル９のデータに含
まれるＴＯＣを内部に蓄える。ＴＯＣを用いることによ
って、各トラックの開始絶対時間を知ることができるた
め、以降、ＣＤプレーヤはＣＤの任意のトラックをアク
セスできるようになる。

このアクセスの手法については特開昭５８−１５８０４
３号公報に開示されている。この手法では現在再生中の
現在アドレスと、目的アドレスの差から必要なトラック
ジャンプ数（ここでいうトラックとはＣＤ上に螺旋状に
形成された記録トラックを示す。）を求め、その分だけ
トラックジャンプを行うことにより、アクセスの途中で
アドレスを読み取る回数を少なくすることができる。

すなわち、目的のアドレスに到達するまでに間欠的に記
録トラックを再生し、現在アドレスを取得しながらトラ
ックジャンプ数を制御している。

発明が解決しようとする課題 しかしながら上記のような構成では、アクセスの途中で
現在アドレスを取得するのに要する時間（以降、アドレ
ス取得時間と略記する。）は最低でも１３ｍｓ　ｅ　ｃ
　（１／７５秒）、最大で２８ｍ５ｅｃ（１／７５秒）
かかる。実際にはトラッキングサーボをかけてから、記
録トラックから安定した状態で信号が読み出され、さら
にデータ打ち抜き、ＥＦＭ復調や誤り検出等に時間を要
するので２０〜３０ｍ５ｅｃの時間を要する。また、Ｑ
チャンネル９にはエラー訂正能力がないためエラーが発
生した場合にはさらに１３ｍ５ｅｃの待ち時間が発生す
る。

また、ＣＤは線速度一定で記録されているため内周では
５００　ｒ　ｐ　ｍ＋　　外周では２００ｒｐｍとなる
ためアクセス時間内にしめる回転待ち時間も大きい。外
周では最悪３００ｍ５ｅｃもの回転待ち時間が発生する
。

回転待ち時間を短縮する手法としては、目的の記録トラ
ックに達してから目的アドレスのデータが存在する位置
までの回転角を算出し、その１／２ずつモータの加速、
減速を行う手法が考案されている（例えば、特開昭８３
−２０６９５８号公報）。しかしながら、この手法では
アドレス取得時間の短縮はできず、また、回転待ち時間
を短縮するためには急加速、急減速が必要でモータ駆動
回路が複雑になったり、モータの回転角を検出する回転
角検出手段が必要であった。

これに対し、アドレス取得時間と回転待ち時間の両方を
短縮する手法としては特開昭６２−８８１７０号公報が
ある。この手法ではＣＤプレーヤに２種類の線速度での
データ再生能力をもたせ、アクセス動作中とアクセス動
作終了後プレーヤ内のバッファにある程度データが蓄え
られるまでは高速に線速度一定で再生を行いアドレス取
得時間や回転待ち時間を短縮している。

アクセス動作終了後、ある程度バッファ内にデータがた
まると再生線速度を通常の線速度に切り替える。線速度
切り替えの際の過渡期にはデータが読めないので、通常
の線速度に安定した後、バッファ内に蓄えられたデータ
に接続するようにもう一度アクセス動作を行っている。

ＣＤではサブコードを分離した後、ＣＤ−ＤＡデータに
対してデインターリーブ処理や誤り検出訂正処理が施さ
れるため、サブコードに記録されているアドレスとＣＤ
−ＤＡデータを正確に対応づけることは困難であり、バ
ッファ内に蓄えられたＣＤ−ＤＡデータに正確に接続す
るように２度目のアクセス動作を行うの容易ではない。

ただ、ＣＤ−ＲＯＭではメインチャンネルにもアドレス
が記録されているため再アクセスによるデータの接続は
比較的容易に行える。

すなわち、この手法では２度のアクセスとデータの接続
作業が発生するという課題を有していた。

また、この手法ではアクセス動作開始後に回転数を上げ
るためアクセス時間内にモータの加速時間も含まれると
いう課題もあった。

本発明は上記課題に鑑み、アドレス取得時間と回転待ち
時間の双方を短縮し、且つ、アクセス動作終了後に発生
する２度目のアクセスとデータの接続作業が不要なディ
スク再生装置を提供するとともに、ディスクの回転制御
回路の簡素化を実現し、且つ、アクセス時間内からモー
タの加速時間を１非除することをも目的としている。

課題を解決するだめの手段 上記目的を達成するために本発明のディスク再生装置は
、データとアドレスからなる情報が一定の記録速度で記
録されたディスクから情報を読み出す読出手段と、ディ
スクを回転させるモータと、読出手段が読み出した情報
の中からアドレスを検出し、現在アドレスとして出力す
るアドレス検出手段と、現在アドレスと目的アドレスが
一致するように読出手段の読み出し位置を移動させるア
クセス動作を開始し、先頭アドレスと目的アドレスが一
致した段階でアクセス動作を終了するアクセス手段と、
読出手段から出力される再生すべきデータを一時的に蓄
える記憶手段と、記憶手段に再生すべきデータが書き込
まれた後、直ちに記録速度と同一の速度で再生すべきデ
ータを読み出して出力するデータ出力手段と、アクセス
手段がアクセス動作中は、モータの回転速度を記録速度
を実現する回転速度より速い回転速度に保ち、アクセス
動作終了後は記録速度と同じ速度で前記読出手段がデー
タを読み出すようにモータの回転速度を徐々に減速させ
る、もしくは、アクセス動作終了後は記憶手段内に蓄え
られたデータの量が既定の範囲内を保つようにモータを
加速もしくは減速さぜるモータ制御手段とを具備した構
成のものである。

作用 本発明は」１記した構成によって、アドレス取得時間と
回転待ち時間の双方を短縮し、ばつ、アクセス動作終了
後に発生する２度目のアクセスとデータの接続作業が不
要なディスク再生装置を提供するとともに、ディスクの
回転制御回路の簡素化を実現し、且つ、アクセス時間内
からモータの加速Ｂ、間を排除することをも可能となる
。

実施例 以下、本発明の請求項１の一実施例のディスク再生装置
について、第１図を参照しながら説明する。本実施例で
はディスクとしてＣＤを用いてい第１図は本発明の一実
施例におけるディスク再生装置のブロック図である。

第１図において、６０はＣＤ、６１はＣＤ６０を回転さ
せるスピンドルモータ、６２はＣＤ６０から信号を読み
取るピックアップ、６３はピックアップ６２から出力さ
れたアナログ信号をパルス信号に整形する波形整形回路
、６４はデータフレーム同期やサブコードフレーム同期
７を検出する同期検出回路、６５はＥＦＭ復調回路、６
６は誤り検出訂正符号４を用いてメインチャンネル１の
誤り検出訂正を行う誤り検出訂正回路、６９はＣＤプレ
ーヤの操作を行うため操作部、７３はＤＡ変換回路、７
４はローパスフィルタ、７７はＣＤ６０に読み取りレー
ザ光のツメ−カスを合わせるフメーカスザーボと、ＣＤ
６０上に螺旋状に形成された記録トラックを読み取りレ
ーザ光を追従させるトラバースサ−ボと、ピックアップ
６２を内外周に移動させるトラバースサーボを行うピッ
クアップ制御回路、８４はマイクロプロセッサ８５の動
作に必要なシステムクロックを発生するとともに、ＦＩ
ＦＯメモリ９２の読出クロックを供給し、ＤＡ変換回路
７３にＤＡ変換に必要なりロックを供給し、マイクロプ
ロセッサ８５の指示にしたがってモータ制御回路８９に
基準クロックを送るクロック発生回路、８５はマイクロ
プロセッサ、８８はクロック抽出回路、８９はスピンド
ルモータ６１の回転を制御するＣＬＶサーボを行うモー
タ制御回路、９１はスイッチ回路、９２は誤り検出訂正
回路６６から出力されたＣＤ−ＤＡデータを一時的に蓄
えるＦＩＦＯメモリである。

本実施例では、ピックアップ６２が読出手段に相当し、
波形整形回路６３．同期検出回路６４゜ＥＦＭ復調回路
６５．誤り検出訂正回路６６がアドレス検出手段に相当
し、マイクロプロセッサ８５、ピックアップ制御回路７
７がアクセス手段に相当し、クロック発生回路８４．ス
イッチ回路９１がデータ出力手段に相当し、マイクロプ
ロセッサ８５．モータ制御回路８９．クロック発生回路
８４がモータ制御手段に相当する。すなわち、マイクロ
プロセッサ８５はアクセス手段の機能の一部とモータ制
御手段の機能の一部を実現し、クロック発生回路８４は
モータ制御手段の一部の機能とデータ出力手段の一部の
機能を実現する。

まず、ＣＤ６０がスピンドルモータ６１にセットされる
とマイクロプロセッサ６８はピックアップ制御回路７７
を制御してピックアップ６２をＣＤ６０のリードイン領
域へ移動させるとともに、モータ制御回路８９にスター
ト命令を送る。モータ制御回路８９がスピンドルモータ
６１を回転させ、ピックアップ制御回路７７がフォーカ
スサーボ、　トラッキングサーボ、　トラバースサーボ
をかけると、ピックアップ６２はリードイン領域の再生
を始める。ピックアップ６２が読み出した信号はアナロ
グ信号であるため、波形整形回路６３でパルス信号に変
換された後、同期検出回路６４とクロック抽出回路８８
へ送られる。クロック抽出回路８８はＰＬＬ回路を内蔵
しており、入力されたパルス信号からデータの打ち抜き
に必要なりロック（以降、このクロックを再生クロック
と略記する。）を作成する。

このクロックはモータ制御回路８９へも送られる。マイ
クロプロセッサ８５はクロック発生回路８４に対してモ
ータ制御回路８９へ４．３２１８ＭＨｚの基準クロック
をモータ制御回路８９へ送るように指示する。モータ制
御回路８９は基準クロックと再生クロックが一致するよ
うにスピンドルモータ６１の回転速度を制御する。

同期検出回路６４では入力されたパルス信号を再生クロ
ックでラッチし、データフレーム同期とサブコードフレ
ーム同期を検出し、ＥＦＭ復調回路６５と誤り検出訂正
回路６６へ送る。ＥＦＭ復調回路６５ではＥＦＭ復調を
行うと同時にメインチャンネル１とサブチャンネル２の
分離を行う。

メインチャンネル１のデータは次段の誤り検出訂正回路
６６へ送られる。サブチャンネル２のデータの内Ｑチャ
ンネル９のデータはＣＲＣを用いて誤り検出が行われた
後、誤りがないデータがマイクロプロセッサ８５へ送ら
れる。

マイクロプロセッサ８５は入力したＱチャンネル９のデ
ータに含まれるＴＯＣを内部メモリ（図示せず）に蓄え
る。ＴＯＣによってマイクロプロセッサ８５はＣＤ６０
の各トラックの開始絶対時間を知り、以降、ＣＤ６０内
の任意のトラックをアクセスできるようになる。

操作部６９は１０キーや再生キー、停止キー等のＣＤプ
レーヤを動作させるの必要なキーから成っている。例え
ば、第１トラツクの再生中に操作部６９から第５トラツ
クを再生するようにマイクロプロセッサ８５に対して指
示されたとする。マイクロプロセッサ８５は内部に蓄え
られたＴＯＣの中から第５トラツクの開始絶対時間を検
索し、この絶対時間を目的アドレスとしてアクセス動作
を開始する。

まず、マイクロプロセッサ８５は誤り検出訂正回路６６
に対してＣＤ−ＤＡデータの出力を中止するよう指示す
るとともに、クロック発生回路８４に対して基準クロッ
クの周波数を２倍にするように指示する。クロック発生
回路８４はこの指示にしたがって基準クロックの周波数
を２倍の８．６４３６ＭＨｚに切り替える。モータ制御
回路８９は再生クロックが基準クロックより低いのでス
ピンドルモータ６１をフル加速し、その結果ＣＤ６０は
記録速度の２倍の回転速度で回転される。また、マイク
ロプロセッサ８５はＥＦＭ復調回路６５から送られてく
る現在アドレスであるＱチヤンネル９の絶対時間と目的
アドレスの時間差をピックアップ６２の移動距離に換算
する。この移動距離が比較的長い場合には、まず、トラ
ッキングサーボを解除して目的アドレスを含む記録トラ
ックの近傍にピックアップ６２を高速に移動させる。

この操作で現在アドレスが目的アドレスの比較的近傍に
なった後は、目的アドレスと現在アドレスの時間差をト
ラックジャンプ数に換算し、この本数だけトラックジャ
ンプを行う。その結果ピックアップ６２のデータ読み取
り位置は目的アドレスを含む記録トラック上に移動され
、その後は、目的アドレスがピックアップ６２の読み取
り位置に到達するまでＣＤ６０が回転するのを待ち、目
的アドレスと現在アドレスが一致した段階でアクセス動
作を終了する。

ＣＤ６０は線速度一定で記録されており、また、その線
速度も１．２ｍ／ｓｅｃから１．４ｍ／ｓｅＣの間で一
定となっているため、正確にトラックジャンプ数やピッ
クアップ６２の移動距離を算出するのは困難である。し
たがって、このアクセス動作中には数回の現在アドレス
の取得動作が行われる。このアクセス動作中はＣＤ６０
の回転数が２倍となっているため、現在アドレス取得時
間と回転待ち時間は１／２に短縮され、結果として高速
アクセスが実現される。

アクセス動作中はマイクロプロセッサ８５は誤り検出訂
正回路６６に対してデータ出力を行わないように指示し
ているため、誤り検出訂正回路６６はＣＤ−ＤＡデータ
の出力を行っていない。したがって、ＦＩＦＯメモリ９
２は空の状態である。

目的アドレスと現在アドレスか−・致した段階でマイク
ロプロセッサ８５はアクセス動作終了を誤り検出訂正回
路６６へ伝える。誤り検出訂正回路６６はＣＤ−ＤＡデ
ータとその送出クロックをＦＩ＝２３− ＦＯメモリ９２に対して供給を始める。

アクセス動作終了直後はＣＤ（３０は２倍の線速度で回
転しているため、誤り検出訂正回路６６からのデータ出
力レートは２倍の３５２．８ｋｂｙｔｅ／ｓｅｃとなっ
ている。クロック発生回路８４はスイッチ回路９１に対
してＦＩＦＯメモリ９２の読出クロックを供給している
。ＦＩＦＯメモリ９２にＣＤ−ＤＡデータが書き込まれ
るとスイッチ回路９１が閉じられ、ＦＩＦＯメモリ９２
に読出クロックが供給される。その結果、ＦＩＦＯメモ
リ９２からは１７６．４ｋｂＹｔｅ／ｓｅｃのデータレ
ートでＣＤ−ＤＡデータが読み出される。

スイッチ回路９１のｏｎｌｏｆｆはＦＩＦＯメモリ９２
のエンピティフラグが用いられる。すなわち、ＦＩＦＯ
メモリ９２が空のときはスイッチ回路９１はｏｆｆとさ
れ、データが一旦書き込まれると空になるまでＯｎ状態
に保たれる。

ＦＩＦＯメモリ９２から出力されたＣＤ−ＤＡデータは
Ｉ）　Ａ変換回路７３．ローパスフィルタ７４を介して
アナログ音声信号に変換されて出力される。このＤＡ変
換に必要な種々のクロックもクロック発生回路８４から
供給される。

マイクロプロセッサ８５はアクセス動作が終了するとク
ロック発生回路８４に対して徐々に基準クロックを下げ
るように指示する。クロック発生回路８４はこの指示に
したがって、ある時定数をもって徐々に基準クロックの
周波数を下げる。モータ制御回路８９はクロック抽出回
路８８からの再生クロックが基準クロックに一致するよ
うにスピンドルモータ６１の回転制御を行うため徐々に
ＣＤ８０の回転数を下げる。最終的にはクロック発生回
路８４は４．３２１８ＭＨｚまで基準クロックの周波数
を下げる。その結果、ＦＩＦＯメモリ９２人力されるＣ
Ｄ−ＤＡデータのデータレートは読み出しデータレ−）
１７６．４ｋｂＶｔｅ／ｓｅｃと等しくなる。以降、Ｃ
Ｄ６０の再生が終了するまでＦＩＦＯメモリ９２内のデ
ータ量は一定に保たれる。

アクセス動作終了後にＣＤ６０の線速度を２倍から記録
線速度に等しくするのに、例えば、５秒間かけたとする
とその間にＣＤ６０からは１３２３　ｋ　ｂ　ｙ　ｔ　
ｅのデータが読み出され、ＤＡ変換回路７３へは８８２
ｋｂ３’ｔｅ／ｓｅｃのデータが送出されるためＦＩＦ
Ｏメモリ９２の最低４４１ｋ　ｂ　Ｖ　ｔ　ｅの容量が
あれば良い。

クロック抽出回路８８に内蔵されているＰＬＬ回路は引
き込み範囲の広いものを用いても、引き込み範囲の狭い
複数のＰ　Ｌ　Ｌ回路をマイクロプロセッサ８５の指示
によって切り替えて使うようにしても良い。

」二連したように、本実施例によれば、データとアドレ
スからなる情報が一定の記録速度で記録されたディスク
から情報を読み出す読出手段と、ディスクを回転させる
モータと、読出手段が読み出した情報の中からアドレス
を検出し、現在アドレスとして出力するアドレス検出手
段と、現在アドレスと目的アドレスが一致するように読
出手段の読み出し位置を移動させるアクセス動作を開始
し、先頭アドレスと目的アドレスが一致した段階でアク
セス動作を終了するアクセス手段と、読出手段から出力
される再生すべきデータを一時的に蓄える記憶手段と、
記憶手段に再生すべきデータが書き込まれた後、直ちに
記録速度と同一の速度で再生すべきデータを読み出して
出力するデータ出力手段と、アクセス手段がアクセス動
作中は、モータの回転速度を記録速度を実現する回転速
度より速い回転速度に保ち、アクセス動作終了後は記録
速度と同じ速度で前記読出手段がデータを読み出すよう
にモータの回転速度を徐々に減速させるモータ制御手段
とを具備することにより、回転待ち時間と現在アドレス
取得時間を短縮し高速アクセスを実現するとともに、ア
クセス動作終了後に発生する２度目のアクセスとデータ
の接続作業が不要なディスク再生装置が実現できる。

次に、本発明の請求項２の一実施例のディスク再生装置
について、第２図を参照しながら説明する。本実施例で
は第１の実施例と同様にディスクとしてＣＤを用いてい
る。

第２図は本発明の一実施例におけるディスク再生装置の
ブロック図である。

第２図において、ＣＤ６０．スピンドルモータ６１、ピ
ックアップ６２．波形整形回路６３．同期検出回路６４
．ＥＦＭ復調回路６５．誤り検出訂正回路６６、操作部
６９．ＤＡ変換回路７３゜ローパスフィルタ７４．ピッ
クアップ制御回路７７、クロック抽出回路８８．スイッ
チ回路９１は第１の実施例と同じであるので説明は省略
する。

８０はバッファメモリ、８１はバッファメモリ８０の書
き込みアドレスを発生する書き込み制御回路８１．８２
はバッファメモリ８０の読出アドレスを発生する読出制
御回路、８３は書き込み制御回路８１と読出制御回路８
２の動作を監視しバッファメモリ８０内のデータ量を検
出するデータ量検出回路、８６はマイクロプロセッサ８
７の動作に必要なシステムクロックを発生するとともに
、読出制御回路８２にバッファメモリ８０の読出クロッ
クを供給し、ＤＡ変換回路７３にＤＡ変換に必要なりロ
ックを供給するクロック発生回路、８７はマイクロプロ
セッサ、９０はマイクロプロセッサ８７からの加速命令
１００．減速命令１０１にしたがってスピンドルモータ
６１の加速、減速を行うモータ駆動回路である。

本実施例では、ピックアップ６２が読出手段に相当し、
波形整形回路６３．同期検出回路６４゜ＥＦＭ復調回路
６５．誤り検出訂正回路６６がアドレス検出手段に相当
し、マイクロプロセッサ８７、ピックアップ制御回路７
７がアクセス手段に相当し、クロック発生回路８４．ス
イッチ回路９１、読出制御回路８２がデータ出力手段に
相当し、マイクロプロセッサ８７．モータ駆動回路９０
゜データ量検出回路８３がモータ制御手段に相当し、バ
ッファメモリ８０と書き込み制御回路８１が記憶手段に
相当する。すなわち、マイクロプロセッサ８７はアクセ
ス手段の機能の一部とモータ制御手段の機能の一部を実
現している。

まず、ＣＤ６０がスピンドルモータ６１にセットされる
とマイクロプロセッサ８７はピックアップ制御回路７７
を制御してピックアップ６２をＣＤ６０のリードイン領
域へ移動させる。

モータ駆動回路９０は加速命令１００がｏｎ状態のとき
スピンドルモータ６１に加速用の駆動電流を供給し、減
速命令１０１がｏｎ状態の時減速用の駆動電流を供給す
る。モータ駆動回路９０は加速命令１００と減速命令１
０１がｏｆｆの場合はスピンドルモータ６１に対して駆
動電流を供給せず、スピンドルモータ６１はＣＤ６０の
慣性で回転することになる。したがって、マイクロプロ
セッサ８７から一定の間隔、もしくは、一定のデユーテ
ィで加速命令１００をｏｎｌｏｆｆすれば、それに相当
するほぼ一定の回転数でＣＤ６０が回転することになる
。

マイクロプロセッサ８７はピックアップ６２をリードイ
ン領域へ移動した後、モータ駆動回路９０に対して加速
命令１００を出力し、５００ｒｐｍ程度の回転数となっ
た段階でその回転数を保つために加速命令１００を断続
的に出力する。また、マイクロプロセッサ８７は、ピッ
クアップ制御回路７７に対して、フォーカスサーボ、　
トラッキングサーボ、　トラバースサーボをかけるよう
に指示し、その結果、ピックアップ６２はり−１’イン
領域の再生を始める。以下、第１の実施例と同様の手順
で波形整形回路６３．同期検出回路６４．クロック抽出
回路８８．ＥＦＭ復調回路６５が動作し、結果として、
マイクロプロセッサ８７はＴ。

Ｃを内部メモリ（図示せず）に蓄える。ＴＯＣによって
マイクロプロセッサ８７はＣＤ６０の各トラックの開始
絶対時間を知り、以降、ＣＤ６０内の任意のトラックを
アクセスできるようになる。

第１の実施例と同様に第１トラツクの再生中に操作部６
９から第５トラツクを再生するようにマイクロプロセッ
サ８７に対して指示されたとする。

マイクロプロセッサ８７は内部に蓄えられたＴＯＣの中
から第５トラツクの開始絶対時間を検索し、この絶対時
間を目的アドレスとしてアクセス動作を開始する。

まず、マイクロプロセッサ８７は誤り検出訂正回路６６
に対してＣＤ−ＤＡデータの出力を中止するよう指示す
るとともに、モータ駆動回路９０に対して加速命令１０
０を出力する。スピンドルモータ６１の回転数がある程
度高速になった段階でマイクロプロセッサ８５は加速命
令Ｊ−００を断続的に出力し、その結果、スピンドルモ
ータ６１はほぼ−・定の回転数を保つ。また、マイクロ
プロセッサ８５はＥＦＭ復調回路６５から送られてくる
現在アドレスであるＱチャンネル９の絶対時間と目的ア
ドレスの時間差をピックアップ６２の移動距離に換算し
、第１の実施例と同様の手法でピックアップ６２の移動
やトラックジャンプを繰り返し、その結果、ピックアッ
プ６２のデータ読み取り位置は目的アドレスを含む記録
トラック上に移動さる。その後は、目的アドレスがピッ
クアップ６２の読み取り位置に到達するまでＣＤ６０が
回転するのを待ち、目的アドレスと現在アドレスが一致
した段階でアクセス動作を終了する。このアクセス動作
中はＣＤ６０の回転数が高速に保たれるため、現在アド
レス取得時間と回転待ち時間は短縮され、結果として高
速アクセスが実現される。

アクセス動作中はマイクロプロセッサ８７は誤り検出訂
正回路６６に対してデータ出力を行わないように指示し
ているため、誤り検出訂正回路６６はＣＤ−ＤＡデータ
の出力を行っていない。したがって、バッファメモリ８
０は空の状態である。

目的アドレスと現在アドレスが一致した段階でマイクロ
プロセッサ８７はアクセス動作終了を誤り検出訂正回路
６６へ伝える。誤り検出訂正回路６６はＣＤ−ＤＡデー
タとその送出クロックをそれぞれバッファメモリ８０と
書き込み制御回路８１に対して供給を始める。書き込み
制御回路８１は送出クロックにしたがってバッファメモ
リ８０内にＣＩ）　−Ｄ　Ａデータを書き込み、読出制
御回路８２はバッファメモリ８０内へのデータの書き込
みが開始されると１７６．４ｋｂＹｔｅ／ｓｅｃのデー
タレートでデータの読み出しを開始する。この書き込み
、読み出しは以下のようになされる。

書き込み制御回路８１とバッファメモリ８０は書き込み
制御線とアドレス線で接続されている。

また、読出制御回路８２とバッファメモリ８０は読出制
御線とアドレス線で接続されている。すなわち、アドレ
ス線は書き込み制御回路８１と読出制御回路８２で時分
割で使用される。書き込み要求と読み出し要求が同時に
発生した場合には読み出しが優先され、書き込み動作は
読み出しが終了するまで待たされる。書き込み制御回路
８１および読出制御回路８２内にはバッファメモリ８０
のアドレスを指定するためのアドレスカウンタ（図示せ
ず）が内蔵されている。書き込み制御回路８１のアドレ
スカウンタは誤り検出訂正回路６６からの送出クロック
でインクリメントされ、読出制御回路８２内のアドレス
カウンタはクロック発生回路８６から送られてくる読出
クロックでインクリメントされる。双方のアドレスカウ
ンタの値はデータｍｌ検出回路８３へ送られラッチされ
る。データ量検出回路８３はラッチしたアドレス値を比
較されることによってバッファメモリ８０内に書き込ま
れているデータ量５２を求めマイクロプロセッサ８７に
知らせる。クロック発生回路８６は読出クロックを常に
発生しており、データ量検出回路８３でバッファメモリ
８０内にデータが書き込まれたことが検出されるとスイ
ッチ回路９１のスイッチがｏｎ状態となり、読出制御回
路８２へ読出クロックが供給される。スイッチ回路９１
はバッファメモリ８０内にデータが一旦書き込まれると
空になるまでｏｎ状態に保たれる。

アクセス動作終了直後はＣＤ６０は高速で回転している
ため、誤り検出訂正回路６６からのデータ出力レートも
高データレートとなっている。

方、読み出しデータレートは１７Ｂ、４ｋｂＹｔｅ／　
ｓ　ｅ　ｃに固定されているためバッファメモリ８０内
には徐々にＣＤ−ＤＡデータが蓄積されていく。バッフ
ァメモリ８０から出力されたＣＤ−ＤＡデータはＤＡ変
換回路７３．ローパスフィルタ７４を介してアナログ音
声信号に変換されて出力される。このＤＡ変換に必要な
種々のクロックもクロック発生回路８４から供給される
。

マイクロプロセッサ８５はアクセス動作が終了すると加
速命令１００の供給をストップし、その結果スピンドル
モータ６１へは駆動電流が供給されなくなりＣＤ８０の
回転は徐々に減速していくこととなる。マイクロプロセ
ッサ８７はアクセス動作終了後、データ量検出回路８３
を監視し、バッファメモリ８０内のデータ量が既定範囲
の下限を下回ると９０に対して加速命令１００を一定期
間送り、既定範囲の上限を上回ると９０に対して減速命
令１０１を送る。

例えば、アクセス動作終了後にスピンドルモータ６１へ
の駆動電流の供給を停止してから、徐々にＣＤ６０の回
転が減速しＣＤ８０からのデータ読み出しレートが１７
８．４ｋｂＶｔｅ／ｓｅｃまで減速するのに５秒間かか
るとすると、その間にＣＤ６０からは１３２３ｋｂＹｔ
ｅのデータが読み出され、ＤＡ変換回路７３へは８８２
ｋｂＹｔｅ　／　ｓ　ｅ　ｃのデータが送出される。そ
の時点ではバッファメモリ８０には４４１ｋｂＹｔｅの
ＣＤ−ＤＡデータが蓄積されることになる。仮に、バッ
ファメモリ８０の容量が５１２ｋｂＹｔｅあれば、マイ
クロプロセッサ８７はモータ駆動回路９０に対して減速
命令１０１を送る必要はなくなる。

しかしながら、バッファメモリ８０の容量が２５ｅｋｂ
ｙｔｅである場合、自然に減速するのを待っていたので
はバッファメモリ８０がオーバーフローを起こしてしま
うので、マイクロプロセッサ８７はモータ駆動回路９０
に対して減速命令１０１を送出することになる。また、
駆動電流を供給しないままの状態を保つとＣＤ８０から
のデータ読み出しレートが１７６．４ｋｂ）’ｔｅ／ｓ
ｅｃより下がり、バッファメモリ８０内のデータ量が減
少する。その結果、既定範囲の下限（例えば１０ｋ　ｂ
　ｙ　ｔ　ｅ　）を下回るとマイクロプロセッサ８７は
加速命令１００を出力し、ＣＤ６０からのデータ読み出
しレートを上げる。

このように、アクセス動作終了後のスピンドルモータ６
１の回転数制御はバッファメモリ８０内のＣＤ−ＤＡデ
ータの量が既定の範囲内に保つようにマイクロプロセッ
サ８７によって行われる。

バッファメモリ８０の容量やデータ量の既定範囲はマイ
クロプロセッサ８７の能力、モータ駆動回路９０の性能
等を判断して決定すれば良い。

上述したように、本実施例によれば、データとアドレス
からなる情報が一定の記録速度で記録されたディスクか
ら情報を読み出す読出手段と、ディスクを回転させるモ
ータと、読出手段が読み出した情報の中からアドレスを
検出し、現在アドレスとして出力するアドレス検出手段
と、現在アドレスと目的アドレスが一致するように読出
手段の読み出し位置を移動させるアクセス動作を開始し
、先頭アドレスと目的アドレスが一致した段階でアクセ
ス動作を終了するアクセス手段と、読出手段から出力さ
れる再生すべきデータを一時的に蓄える記憶手段と、記
憶手段に再生すべきデータが書き込まれた後、直ちに記
録速度と同一の速度で再生すべきデータを読み出して出
力するデータ出力手段と、アクセス手段がアクセス動作
中は、モータの回転速度を記録速度を実現する回転速度
より速い回転速度に保ち、アクセス動作終了後は記憶手
段内に蓄えられたデータの量が既定の範囲内を保つよう
にモータを加速もしくは減速させるモータ制御手段とを
具備することにより、回転待ち時間と現在アドレス取得
時間を短縮して高速アクセスを実現するとともに、アク
セス動作終了後に発生する２度目のアクセスとデータの
接続作業が不要であり、かつモータの回転制御回路を簡
素化したディスク再生装置が実現できる。

なお、上記第２の実施例では加速命令１００と減速命令
１０１のどちらもモータ駆動回路９０に（ＪＪ給されな
い場合には、モータ回路８９はスピンドルモータ６１に
駆動電流を供給しないように説明したが、スピンドルモ
ータ６１に周波数発電機等の回転速度検出手段を付加し
、加速命令」００や減速命令１０１がない場合には回転
速度検出手段の出力を監視してスピンドルモータ６１の
回転角速度を一定に保つように駆動電流を供給するよう
にしても良い。ＣＤは内周から外周に向かってデータが
記録されているため、角速度一定で再生すれば、再生が
進むにつれてＣＤ８０からのデータ読み出しレートが増
大するため、マイクロプロセッサ８７はバッファメモリ
８０内のデータ量を監視して、減速命令１０１のみを出
力することになる。

また、」１記２つの実施例では、誤り検出訂正後のデー
タを記憶手段に記憶していたが、ＥＦＭ復調回路６５と
誤り検出訂正回路６６の間に記憶手段を設けても良い。

すなわち、第１の実施例ではＦＩＦＯメモリ９２をＥＦ
Ｍ復調回路６５と誤り検出訂正回路６６の間に設け、Ｆ
ＩＦＯメモリ９２への書き込みを再生クロックと同期検
出回路６４からのデータフレーム同期を用いて行っても
よい。また、第２の実施例ではバッファメモリ８０゜書
き込み制御回路８１．読出制御回路８２．データ量検出
回路８３をＥＦＭ復調回路６５と誤り検出訂正回路６６
の間に設け、バッファメモリ８０への書き込みを再生ク
ロックと同期検出回路θ４からのデータフレーム同期を
用いて行ってもよい。

このように構成した場合には誤り検出訂正回路６６には
再生クロックの代わりに４．３２１８ＭＨｚの基準クロ
ックが供給されることとなる。

また、上記２つの実施例では、アクセス動作開始直後に
高速回転に切り替えていたが、高速回転に切り替えるタ
イミングはこれに限るものではなく、アクセス動作を開
始するに先立ってモータの４０一 回転速度を記録速度を実現する回転速度より速い回転速
度に」二げておくことによりより一層の高速アクセスが
実現できる。例えば、アクセスの指令待ちの状態のとき
に前もって回転数を」―げておけば、アクセス動作開始
時に既に高速回転になっているため、加速時間が不要と
なり、結果としてより−・層の高速アクセスが実現でき
る。また、ＣＤのプログラム再生のように、ある領域の
再生が終了した後に次に再生すべき領域が予めわかって
いる場合にも、前もって回転数を上げておくことは可能
である。例えば、第１トラツクの再生終了後に第５トラ
ックを再生ずることが予めわかっている場合には、第１
１−ラックの再生終了直前に回転数を」−げて、第１ト
ラツクの再生が終了する段階で高速回転を実現するよう
にしても良い。ただし、この場合にはアクセス動作開始
までに記憶手段内のデータ量がオーバーフローしないよ
うに、回転数を上げるタイミングに注意する必要がある
。

また、ト、記実施例ではディスクとしてＣＩ）を例に説
明したが、ディスクはＣＤに限るものではなく、例えば
、ＣＤ−ＲＯＭやライトワンスＣＤ。

光磁気ディスク等のデータとアドレスが一定の記録速度
で記録されたディスクであればどのようなディスクでも
使用できる。

発明の効果 以」―のように本発明のディスク再生装置は、データと
アドレスからなる情報が一定の記録速度で記録されたデ
ィスクから情報を読み出す読出手段と、ディスクを回転
さぜるモータと、読出手段が読み出した情報の中からア
ドレスを検出し、現在アドレスとして出力するアドレス
検出手段と、現在アドレスと目的アドレスが一致するよ
うに読出手段の読み出し位置を移動させるアクセス動作
を開始し、先頭アドレス古目的アドレスが一致した段階
でアクセス動作を終了するアクセス手段と、読出手段か
ら出力される再生すべきデータを一時的に蓄える記憶手
段と、記憶手段に再生すべきデータがｉｌき込まれた後
、直ちに記録速度と同一・の速度で［ＩＩ′生すべきデ
ータを読み山■７て出力するデータ出力り段と、アクセ
ス手段がアクセス動作中は、モータの回転速度を記録速
度を実現する回転速度より速い回転速度に保ち、アクセ
ス動作終了後は記録速度と同じ速度で前記読出手段がデ
ータを読み出すようにモータの回転速度を徐々に減速さ
せることにより、回転待ち時間と現在アドレス取得時間
を短縮し高速アクセスを実現するとともに、アクセス動
作終了後に発生する２度目のアクセスとデータの接続作
業が不要なディスク再生装置が実現できる。

また、アクセス動作終了後にモータ制御手段が記憶手段
内に蓄えられたデータの量が既定の範囲内を保つように
モータを加速もしくは減速させるようにすることにより
、上記効果に加えてモータの回転制御回路を簡素化した
ディスク再生装置が実現できる。

さらに、アクセス手段のアクセス動作が終了した後、モ
ータ制御手段は記憶手段内のデータ量が既定の範囲の上
限を越えた場合にはモータを減速させ、前記既定の範囲
の下限を下回った場合にはモータを加速させ、加速もし
くは減速を行わないときはモータに対して駆動電流を供
給しないようにすることによりモータの駆動電流を減少
でき、小電力化をはかることが可能となる。

また、アクセス手段がアクセス動作を開始するに先立っ
てモータの回転速度を記録速度を実現する回転速度より
速い回転速度に上げておくことにより加速時間がＯとな
り、結果としてより一層の高速アクセスが実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるディスク再生装
置のブロック図、第２図は本発明の第２の実施例におけ
るディスク再生装置のブロック図、第３図はＣＤに記録
されるデータのフォーマットを示し、（ａ）は記録の最
小単位であるデータフレームの模式図、（ｂ）はサブコ
ードフレームの模式図、（Ｃ）はリードイン領域におけ
るＱチャンネルのデータフォーマットの模式図、（ｄ）
プログラム領域におけるＱチャンネルのデータフォーマ
ットの模式図である。 ８０・・・バッファメモリ、９２・・・ＦＩＦＯメモリ
、８９・・・モータ制御回路、９０・・・モータ駆動回
路、８５．８７・・・マイクロプロセッサ。

Claims (4)

【特許請求の範囲】
1. （１）データのディスク上での位置を示すアドレスから
   なる情報が一定の記録速度で記録されたディスクから前
   記情報を読み出す読出手段と、前記ディスクを回転させ
   るモータと、 前記読出手段が読み出した情報の中から前記アドレスを
   検出し、現在アドレスとして出力するアドレス検出手段
   と、 再生すべきデータの先頭アドレスである目的アドレスが
   指定されると、前記現在アドレスと前記目的アドレスと
   が一致するように前記読出手段の読み出し位置を移動さ
   せるアクセス動作を開始し、前記目的アドレスと前記現
   在アドレスとが一致した段階で前記アクセス動作を終了
   するアクセス手段と、 前記読出手段から出力される前記再生すべきデータを一
   時的に蓄える記憶手段と、 前記記憶手段に前記再生すべきデータが書き込まれた後
   、直ちに前記記録速度と同一の速度で前記再生すべきデ
   ータを読み出して出力するデータ出力手段と、 前記アクセス手段がアクセス動作中は、前記モータの回
   転速度を前記記録速度を実現する回転速度より速い回転
   速度に保ち、アクセス動作終了後は前記記録速度と同じ
   速度で前記読出手段がデータを読み出すようにモータの
   回転速度を徐々に減速させるモータ制御手段とを具備す
   るしたディスク再生装置。
2. （２）請求項１記載のモータ制御手段は、アクセス手段
   がアクセス動作中はモータの回転速度を記録速度を実現
   する回転速度より速い回転速度に保ち、アクセス動作終
   了後は記憶手段内に蓄えられたデータの量が既定の範囲
   内を保つようにモータを加速もしくは減速させるディス
   ク再生装置。
3. （３）アクセス手段のアクセス動作が終了した後、モー
   タ制御手段は記憶手段内のデータ量が既定の範囲の上限
   を越えた場合にはモータを減速させ、前記既定の範囲の
   下限を下回った場合にはモータを加速させ、加速もしく
   は減速を行わないときはモータに対して駆動電流を供給
   しない請求項２記載のディスク再生装置。
4. （４）アクセス手段がアクセス動作を開始するに先立っ
   てモータの回転速度を記録速度を実現する回転速度より
   速い回転速度に上げておく請求項１、２または３記載の
   ディスク再生装置。