JPH04214694A - Printed wiring board and manufacture thereof - Google Patents
Printed wiring board and manufacture thereofInfo
- Publication number
- JPH04214694A JPH04214694A JP23952990A JP23952990A JPH04214694A JP H04214694 A JPH04214694 A JP H04214694A JP 23952990 A JP23952990 A JP 23952990A JP 23952990 A JP23952990 A JP 23952990A JP H04214694 A JPH04214694 A JP H04214694A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- conductor
- wiring board
- printed wiring
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 72
- 239000004020 conductor Substances 0.000 claims abstract description 61
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 18
- 239000010949 copper Substances 0.000 claims abstract description 18
- 239000007769 metal material Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 27
- 239000011889 copper foil Substances 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は印刷配線板およびその製造方法にかかり、特に
、印刷配線板上に形成されるフットパターンの構造およ
びその製作方法に関するものである。[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a printed wiring board and a manufacturing method thereof, and in particular, to a structure of a foot pattern formed on a printed wiring board and a manufacturing method thereof. It is related to.
（従来の技術）
印刷配線板（プリント基板）の表面には通常、配線パタ
ーン以外に部品搭載用のフットパターンが設けられる。(Prior Art) In addition to the wiring pattern, a foot pattern for mounting components is usually provided on the surface of a printed wiring board (printed circuit board).
第６図は従来のプリント基板におけるフットパターンの
一例を示す。FIG. 6 shows an example of a foot pattern on a conventional printed circuit board.
ガラスエポキシ基板等の絶縁性基板１０の上に銅箔でな
るフットパターン１００が形成されており、その上には
んだコート層１１０が形成されている。銅箔はこのフッ
トパターン以外の部分では配線層１２０となっており、
この配線層１２０はソルダーレジスト８０などの絶縁材
料で覆われている。A foot pattern 100 made of copper foil is formed on an insulating substrate 10 such as a glass epoxy substrate, and a solder coat layer 110 is formed thereon. The copper foil serves as a wiring layer 120 in areas other than this foot pattern,
This wiring layer 120 is covered with an insulating material such as solder resist 80.
第７図はこのようなフットパターンを有するプリント基
板の製作過程を示す工程別断面図である。FIG. 7 is a step-by-step sectional view showing the manufacturing process of a printed circuit board having such a foot pattern.
まず、第７図（ａ）に示すように、表面が銅箔２０で被
覆されたガラスエポキシ材料（銅張積層板）１０を準備
し、第７図（ｂ）に示すようにドリリングを行ってスル
ーホール３０を開孔し、活性化処理を行った後無電解銅
めっき４０を行う。First, as shown in FIG. 7(a), a glass epoxy material (copper-clad laminate) 10 whose surface is coated with copper foil 20 is prepared, and drilling is performed as shown in FIG. 7(b). After the through holes 30 are opened and activated, electroless copper plating 40 is performed.
次にレジスト５０を塗布し、これをフットパターンおよ
び配線の形成領域か露出するようにパターニングした後
、電解銅めっき６０および電解はんだめっき７０を行う
ことにより、配線およびフットパターンを形成する。Next, a resist 50 is applied and patterned to expose the formation areas of the foot pattern and wiring, and then electrolytic copper plating 60 and electrolytic solder plating 70 are performed to form the wiring and foot pattern.
次に第７図（ｃ）に示すように、フットパターンおよび
配線部分を除く部分にレジスト５０が残存するように全
面にレジストを塗布し、これをパターニングした後、レ
ジストのない部分に電解銅めっき６０およびはんだめっ
き７０を行う。Next, as shown in FIG. 7(c), a resist is applied to the entire surface so that the resist 50 remains except for the foot pattern and the wiring area, and after patterning, electrolytic copper plating is applied to the areas where there is no resist. 60 and solder plating 70 are performed.
次にレジストを除去するとともにはんだめっき層をマス
クとして銅めっき層６０をエッチングすることにより第
７図（ｄ）の構造を得る。Next, the resist is removed and the copper plating layer 60 is etched using the solder plating layer as a mask, thereby obtaining the structure shown in FIG. 7(d).
最後にはんだめっきを剥離し、ソルダレジスト８０を塗
布する。その後、フットパターン形成部９０のソルダレ
ジストを除去し、フットパターンの表面のみにはんだ層
１１０をレベラあるいははんだめっきで形成する。Finally, the solder plating is peeled off and a solder resist 80 is applied. Thereafter, the solder resist on the foot pattern forming section 90 is removed, and a solder layer 110 is formed only on the surface of the foot pattern by a leveler or solder plating.
（発明が解決しようとする課題）
一般に、高密度実装のプリンと基板においては、はんだ
フットパターン間に配線が行われることが多い。しかし
、上述した従来のフットパターンの作成方法で作成され
たフットパターンを持つプリント基板にあっては、ソル
ダレジストとフットパターンのマスク合わせずれやソル
ダレジストの加工精度等により配線がソルダレジストか
ら露出してしまうことがある。(Problems to be Solved by the Invention) Generally, in high-density mounting printed circuit boards and circuit boards, wiring is often performed between solder foot patterns. However, in the case of printed circuit boards with foot patterns created using the conventional foot pattern creation method described above, wiring may be exposed from the solder resist due to mask misalignment between the solder resist and the foot pattern, solder resist processing accuracy, etc. Sometimes it happens.
この様な場合、実装時に塗布されるはんだペーストやは
んだ浸漬によるはんだにより、隣接する配線間にはんだ
ブリッジなどの短絡や、高湿度状態での使用によるマイ
グレーションなどの不良が発生するという問題があった
。In such cases, problems such as short circuits such as solder bridges between adjacent wirings and migration due to use in high humidity conditions occur due to solder paste applied during mounting and solder immersed in solder. .
特に、搭載する部品のリードピッチが１．２７ｍｍ、０
．６ｍｍ、０．５ｍｍ、０．４ｍｍと次第に狭くなり、
これに応じてフットパターン間のピッチも狭くなってい
るため、フットパターン間のソルダレジストのパターニ
ングも困難となっている。このため、フットパターン間
にも上述したはんだブリッジやマイグレーションの問題
が発生している。In particular, the lead pitch of the components to be mounted is 1.27mm, 0.
．． It gradually becomes narrower to 6mm, 0.5mm, 0.4mm,
Correspondingly, the pitch between the foot patterns has also become narrower, making it difficult to pattern solder resist between the foot patterns. For this reason, the above-mentioned problems of solder bridging and migration also occur between foot patterns.
本発明はこのような問題を解決するためになされたもの
で、配線が確実にソルダレジストで覆われることにより
高密度配線による実装や、高信頼性のファインピッチデ
バイスを製作するのに適したフットパターンを有する印
刷配線板およびその製造方法を提供することを目的とす
る。The present invention was made to solve these problems, and by ensuring that the wiring is covered with solder resist, it is possible to create a foot that is suitable for mounting with high-density wiring and manufacturing highly reliable fine-pitch devices. An object of the present invention is to provide a printed wiring board having a pattern and a method for manufacturing the same.
（課題を解決するための手段）
本発明によれば、第１の金属材料で所望のパターンに形
成された配線用導体および部品実装用導体とを表面に有
する印刷配線板において、前記部品実装用導体表面の周
縁部および前記配線用導体を覆うように前記印刷配線板
の表面に塗布されたソルダレジスト層と、前記部品実装
用導体表面に前記周縁部を除いて第２の金属材料で形成
された部品固着用導体層とを備えたことを特徴としてい
る。(Means for Solving the Problems) According to the present invention, in a printed wiring board having a wiring conductor and a component mounting conductor formed in a desired pattern using a first metal material on its surface, a solder resist layer applied to the surface of the printed wiring board so as to cover the peripheral edge of the conductor surface and the wiring conductor, and a second metal material formed on the surface of the component mounting conductor except for the peripheral edge. It is characterized by comprising a conductor layer for fixing components.
また、本発明による印刷配線板の製造方法は絶縁基板上
に形成された第１の金属材料層をエッチングして配線用
導体および部品実装用導体とを選択的に形成する工程と
、全面にソルダレジストを塗布する工程と、前記部品実
装用導体上でその周縁部のみにソルダレジスト層を残存
させるように前記ソルダレジストを選択的に除去する工
程と、前記部品実装用導体上のソルダレジストを除去し
た部分に第２の金属材料で部品固着用導体層を形成する
工程とを備えたことを特徴とする。Further, the method for manufacturing a printed wiring board according to the present invention includes a step of etching a first metal material layer formed on an insulating substrate to selectively form a wiring conductor and a component mounting conductor, and a step of etching a first metal material layer formed on an insulating substrate to selectively form a wiring conductor and a component mounting conductor. a step of applying a resist, a step of selectively removing the solder resist so that the solder resist layer remains only on the peripheral edge of the conductor for component mounting, and a step of removing the solder resist on the conductor for component mounting. The method is characterized by comprising a step of forming a component fixing conductive layer using a second metal material on the portion where the component is fixed.
本発明においては第１の金属材料が銅であり、第２の金
属材料がはんだであると良い。In the present invention, it is preferable that the first metal material is copper and the second metal material is solder.
（作 用）
本発明の印刷配線ソルダレジストは配線導体のと層のす
べてを覆い、フットパターン導体の周縁部までを覆って
いる。したがって、フットパターンにおいて実際にはん
だ層で覆われている面積はフットパターンの導体層の面
積よりも小さい。また、フットパターンの外側の領域は
配線導体を初めとしてすべてソルダレジストで覆われて
いるため、フットパターン導体と配線導体間、フットパ
ターン導体同士間でショートやマイグレーションの発生
が抑えられる。(Function) The printed wiring solder resist of the present invention covers all the layers of the wiring conductor and even covers the peripheral edge of the foot pattern conductor. Therefore, the area of the foot pattern actually covered with the solder layer is smaller than the area of the conductor layer of the foot pattern. Furthermore, since the area outside the foot pattern is entirely covered with solder resist, including the wiring conductors, occurrence of short circuits and migration between the foot pattern conductors and the wiring conductors, and between the foot pattern conductors can be suppressed.
また、本発明にかかる印刷配線板の製造方法においては
、部品実装用導体の周縁部および配線用導体を覆うよう
にソルダレジストが形成され、露出した部品実装用導体
上にはんだ層が形成されるため、確実に信頼性の高い印
刷配線板を得ることができる。Furthermore, in the method for manufacturing a printed wiring board according to the present invention, a solder resist is formed to cover the peripheral edge of the component mounting conductor and the wiring conductor, and a solder layer is formed on the exposed component mounting conductor. Therefore, it is possible to reliably obtain a highly reliable printed wiring board.
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第２図は本発明にかかる印刷配線板の断面図である。FIG. 2 is a sectional view of a printed wiring board according to the present invention.
ガラスエポキシ基板１０の上に銅層が選択的に形成され
、フットパターン１００と配線１２０か形成されている
。これらの上にはソルダレジスト層８５が形成されてお
り、配線層２５は完全にソルダレジストで覆われている
。これに対し、フットパターン１００上には周縁部のみ
にソルダレジストが存在しており、その内側の銅箔上に
ははんだ層１１５が形成されている。A copper layer is selectively formed on the glass epoxy substrate 10, and a foot pattern 100 and wiring 120 are formed. A solder resist layer 85 is formed on these, and the wiring layer 25 is completely covered with the solder resist. On the other hand, the solder resist is present only on the peripheral edge of the foot pattern 100, and the solder layer 115 is formed on the copper foil inside of the solder resist.
第１図は本発明にかかる印刷配線板の製造方法を示す工
程別断面図である。同図においては従来技術を示す第７
図と同一の部分には同じ符号を付してある。FIG. 1 is a step-by-step sectional view showing a method for manufacturing a printed wiring board according to the present invention. In the figure, No. 7 shows the prior art.
The same parts as in the figures are given the same reference numerals.
まず、第１図（ａ）に示すように、表面が銅箔２０で被
覆されたガラスエポキシ材料（銅張積層板）１０を準備
し、第７図（ｂ）に示すようにドリリングを行ってスル
ーホール３０を開孔し、活性化処理を行った後無電解銅
めっき４０を行う。First, as shown in FIG. 1(a), a glass epoxy material (copper-clad laminate) 10 whose surface is coated with copper foil 20 is prepared, and drilling is performed as shown in FIG. 7(b). After the through holes 30 are opened and activated, electroless copper plating 40 is performed.
次にレジスト５０を全面に塗布し、これをフットパター
ンおよび配線の形成領域が露出するようにパターニング
した後、電解銅めっき６０および電解はんだめっき７０
を行うと、フットパターンおよび配線の形成予定領域上
にのみ電解銅めっき６０および電解はんだめっき７０の
層が形成される（第７図（ｃ））。Next, a resist 50 is applied to the entire surface and patterned to expose the foot pattern and wiring formation area, and then electrolytic copper plating 60 and electrolytic solder plating 70 are applied.
When this is performed, layers of electrolytic copper plating 60 and electrolytic solder plating 70 are formed only on the areas where the foot pattern and wiring are to be formed (FIG. 7(c)).
レジストを除去後、はんだめっき層７０をエッチングマ
スクとして銅箔２０をエッチングすることにより第１図
（ｄ）の構造を得る。After removing the resist, the copper foil 20 is etched using the solder plating layer 70 as an etching mask to obtain the structure shown in FIG. 1(d).
次に、はんだめっきを剥離し、ソルダレジスト８５を全
面に塗布する。その後、ソルダレジストのパターニング
を行い、フットパターン形成部９０において銅めっき層
６０を露出させる。このとき、銅めっき層６０の周縁部
にはソルダレジスト８５が残存するようにする。Next, the solder plating is peeled off and a solder resist 85 is applied to the entire surface. Thereafter, the solder resist is patterned to expose the copper plating layer 60 in the foot pattern forming portion 90. At this time, the solder resist 85 is left on the periphery of the copper plating layer 60.
次に、銅めっき層の露出部にはんだをめっきあるいはレ
ベラにより付着させ、はんだ層１１５を形成する。Next, solder is attached to the exposed portion of the copper plating layer by plating or a leveler to form a solder layer 115.
このように、フットパターン部のはんだ層１１５は銅箔
パターンの端部よりは内側に形成され、この銅箔パター
ンの周縁部にはソルダレジストが塗布されているため、
他のフットパターンや配線層とは隔絶されている。した
がって、部品実装時もはんだによるブリッジやマイグレ
ーションは生じない。In this way, the solder layer 115 of the foot pattern part is formed inside the end of the copper foil pattern, and the periphery of this copper foil pattern is coated with solder resist.
It is isolated from other foot patterns and wiring layers. Therefore, no bridging or migration due to solder occurs during component mounting.
第３図から第５図は従来の印刷配線板と本発明による印
刷配線板の構造を対比して示した断面図であり、（ａ）
は従来の場合、（ｂ）は本発明による場合をそれぞれ示
している。これらの場合において、導体パターンの最小
ライン幅、および導体間スペースはそれぞれ０．２ｍｍ
とし、ソルダレジストのマスク合わせずれは０．１５ｍ
ｍであるものとする。FIGS. 3 to 5 are cross-sectional views comparing the structures of a conventional printed wiring board and a printed wiring board according to the present invention, and (a)
(b) shows the conventional case, and (b) shows the case according to the present invention. In these cases, the minimum line width of the conductor pattern and the space between conductors are each 0.2 mm.
The solder resist mask alignment deviation is 0.15m.
It is assumed that m.
第３図はフットパターンの隣に２本の配線導体が通つて
いる場合で、フットパターンの部品搭載幅を０．６ｍｍ
とすればマスク合わせずれと導体間スペースの合計幅と
して０．３５ｍｍが隣接する配線層との間に必要であり
、フットパターン幅の半分と合わせて０．６５ｍｍがフ
ットパターンの中央部から隣接する配線導体の端面との
間に必要である。Figure 3 shows the case where two wiring conductors run next to the foot pattern, and the component mounting width of the foot pattern is 0.6 mm.
Then, 0.35 mm is required as the total width of mask misalignment and inter-conductor space between adjacent wiring layers, and 0.65 mm, including half of the foot pattern width, is required from the center of the foot pattern to the adjacent wiring layer. It is necessary between the end face of the wiring conductor.
これに対し、本願発明による場合にはソルダレジストで
フットパターン導体の周縁部は覆われているため、ソル
ダレジストに埋没している銅箔の端面と隣接する配線導
体との距離が問題となる。On the other hand, in the case of the present invention, the peripheral edge of the foot pattern conductor is covered with the solder resist, so the distance between the end face of the copper foil buried in the solder resist and the adjacent wiring conductor becomes a problem.
フットパターン部の銅箔幅を０．７５ｍｍとすると、こ
の中央部と隣接する配線導体の端面間のに必要な距離は
０．５７５ｍｍとなって、従来のものよりも０．０７５
ｍｍ減少させることができる。なお、露出するフットパ
ターン幅自体はマスクの合わせずれを考慮すると０．７
５ｍｍ減少して０．５２５ｍｍとなる可能性があるが、
この幅の減少は実装上は問題なく、無視できる。また、
従来の構造でフットパターン幅を０．５２５ｍｍとした
場合のフットパターン中心から隣接配線層の端面までの
距離は０．６１２５ｍｍとなって、本発明による印刷配
線板の構造の方がより密度を向上させることができるこ
とが分かる。If the copper foil width of the foot pattern part is 0.75 mm, the distance required between this central part and the end face of the adjacent wiring conductor is 0.575 mm, which is 0.075 mm longer than the conventional one.
mm can be reduced. In addition, the exposed foot pattern width itself is 0.7 when considering the misalignment of the mask.
There is a possibility that it will decrease by 5mm to 0.525mm,
This reduction in width is not a problem in implementation and can be ignored. Also,
When the foot pattern width is 0.525 mm in the conventional structure, the distance from the center of the foot pattern to the end face of the adjacent wiring layer is 0.6125 mm, and the printed wiring board structure according to the present invention has higher density. It turns out that it can be done.
第４図は２つのフットパターン間に１本の配線導体が通
っている場合を示している。FIG. 4 shows a case where one wiring conductor passes between two foot patterns.
同様の考察をすると第４図（ａ）に示した従来の場合、
配線導体幅を０．１ｍｍに押さえてもフットパターン間
に必要な距離は１．３ｍｍとなるのに対し、第４図（ｂ
）に示した本発明の場合には０．１５ｍｍ幅の配線導体
を用いても０．８５ｍｍですむ。ことになる。Considering the same, in the conventional case shown in Fig. 4(a),
Even if the width of the wiring conductor is kept at 0.1 mm, the required distance between the foot patterns is 1.3 mm.
In the case of the present invention shown in ), even if a wiring conductor with a width of 0.15 mm is used, the width is only 0.85 mm. It turns out.
したがって、実装密度を向上できる他、配線抵抗を減少
させて特性インピーダンスを向上させることが可能とな
る。Therefore, in addition to improving the packaging density, it is also possible to reduce wiring resistance and improve characteristic impedance.
第５図は複数のフットパターンか連続する場合を示して
おり、ピッチを０．６ｍｍとしたものを示している。FIG. 5 shows a case where a plurality of foot patterns are continuous, and the pitch is 0.6 mm.
第５図（ａ）の従来の場合、導体幅０．３ｍｍに対し、
導体間スペース０．３ｍｍとなるが、ソルダレジストの
合わせずれを考慮すると導体間にはソルダレジストを塗
布できない。これに対し、第５図に示した本発明によれ
ば、導体間にソルダレジストを介在させることができる
ため、信頼性の向上が著しい。In the conventional case shown in Fig. 5(a), for a conductor width of 0.3 mm,
The space between the conductors is 0.3 mm, but considering the misalignment of the solder resist, it is not possible to apply the solder resist between the conductors. On the other hand, according to the present invention shown in FIG. 5, since the solder resist can be interposed between the conductors, the reliability is significantly improved.
以上のように、本発明にかかる印刷配線板においては、
フットパターン導体の周縁部および配線導体がレジスト
で覆われているため、隣接するフットパターン同士ある
いはフットパターンと配線導体間でショートやマイグレ
ーションが発生せず、信頼性を向上させることが可能と
なる。As described above, in the printed wiring board according to the present invention,
Since the periphery of the foot pattern conductor and the wiring conductor are covered with resist, short circuits and migration do not occur between adjacent foot patterns or between the foot pattern and the wiring conductor, making it possible to improve reliability.
また、本発明にかかる印刷配線板の製造方法によれば、
フットパターン導体や配線導体を形成後、全面にレジス
トを塗布し、これをフットパターン導体上の周縁部にレ
ジストが残存するようにフットパターン導体上のレジス
トを除去し、除去部に部品固着用の導体層を形成するよ
うにしているので、信頼性の高い印刷配線板を確実に製
造することが可能となる。Further, according to the method for manufacturing a printed wiring board according to the present invention,
After forming the foot pattern conductor and wiring conductor, apply resist to the entire surface, remove the resist on the foot pattern conductor so that the resist remains on the periphery of the foot pattern conductor, and apply a part fixing material to the removed part. Since a conductive layer is formed, it is possible to reliably manufacture a highly reliable printed wiring board.
第１図は本発明にかかる印刷配線板の製造方法を示す工
程別断面図、第２図は本発明により製造された印刷配線
板のフットパターン部の構造を示す断面図、第３図から
第５図は従来の印刷配線板と本発明による印刷配線板に
おける導体間スペースの寸法関係を比較する説明図、第
６図は従来の印刷配線板のフットパターン部の構造を示
す断面図、第７図は従来の印刷配線板の製造方法を示す
工程別断面図である。
１０…ガラスエポキシ基板、２０…銅箔、４０…無電解
銅めっき層、６０…電解銅めっき層、７０、１１０…は
んだめっき層、８０、８５…ソルダレジスト、９０…フ
ットパターン部、１００…フットパターン導体、１２０
…配線導体。
出願人代理人 佐藤一雄FIG. 1 is a cross-sectional view showing each step of the method for manufacturing a printed wiring board according to the present invention, FIG. 2 is a cross-sectional view showing the structure of a foot pattern portion of a printed wiring board manufactured according to the present invention, and FIGS. FIG. 5 is an explanatory diagram comparing the dimensional relationship between conductor spaces in a conventional printed wiring board and a printed wiring board according to the present invention, FIG. 6 is a sectional view showing the structure of the foot pattern portion of the conventional printed wiring board, and FIG. The figure is a cross-sectional view showing each step of a conventional printed wiring board manufacturing method. DESCRIPTION OF SYMBOLS 10... Glass epoxy board, 20... Copper foil, 40... Electroless copper plating layer, 60... Electrolytic copper plating layer, 70, 110... Solder plating layer, 80, 85... Solder resist, 90... Foot pattern part, 100... Foot pattern conductor, 120
...Wiring conductor. Applicant's agent Kazuo Sato
Claims (3)
れた配線用導体および部品実装用導体とを表面に有する
印刷配線板において、 前記部品実装用導体表面の周縁部および前記配線用導体
を覆うように前記印刷配線板の表面に塗布されたソルダ
レジスト層と、 前記部品実装用導体表面に前記周縁部を除いて第２の金
属材料で形成された部品固着用導体層とを備えたことを
特徴とする印刷配線板。1. A printed wiring board having, on its surface, a wiring conductor and a component mounting conductor formed in a desired pattern using a first metal material, comprising: a peripheral portion of the surface of the component mounting conductor and the wiring conductor; a solder resist layer coated on the surface of the printed wiring board so as to cover the printed wiring board; and a component fixing conductor layer formed of a second metal material on the surface of the component mounting conductor except for the peripheral portion. A printed wiring board characterized by:
料がはんだである請求項１記載の印刷配線板。2. The printed wiring board according to claim 1, wherein the first metal material is copper and the second metal material is solder.
をエッチングして配線用導体および部品実装用導体とを
選択的に形成する工程と、 全面にソルダレジストを塗布する工程と、前記部品実装
用導体上でその周縁部のみにソルダレジスト層を残存さ
せるように前記ソルダレジストを選択的に除去する工程
と、 前記部品実装用導体上のソルダレジストを除去した部分
に第２の金属材料で部品固着用導体層を形成する工程と
を備えた印刷配線板の製造方法。3. A step of selectively forming a wiring conductor and a component mounting conductor by etching the first metal material layer formed on the insulating substrate; and a step of applying a solder resist to the entire surface. selectively removing the solder resist so that the solder resist layer remains only on the peripheral edge of the component mounting conductor; and applying a second metal to the part of the component mounting conductor from which the solder resist has been removed. A method for manufacturing a printed wiring board, comprising the step of forming a conductor layer for fixing components using a material.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239529A JP2851148B2 (en) | 1990-09-10 | 1990-09-10 | Printed wiring board |
| KR1019910015654A KR950000293B1 (en) | 1990-09-10 | 1991-09-09 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239529A JP2851148B2 (en) | 1990-09-10 | 1990-09-10 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214694A true JPH04214694A (en) | 1992-08-05 |
| JP2851148B2 JP2851148B2 (en) | 1999-01-27 |
Family
ID=17046160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239529A Expired - Fee Related JP2851148B2 (en) | 1990-09-10 | 1990-09-10 | Printed wiring board |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2851148B2 (en) |
| KR (1) | KR950000293B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246891A (en) * | 1987-04-02 | 1988-10-13 | アツデン株式会社 | Manufacture of printed board |
| JPH0247086U (en) * | 1988-09-27 | 1990-03-30 |
-
1990
- 1990-09-10 JP JP2239529A patent/JP2851148B2/en not_active Expired - Fee Related
-
1991
- 1991-09-09 KR KR1019910015654A patent/KR950000293B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246891A (en) * | 1987-04-02 | 1988-10-13 | アツデン株式会社 | Manufacture of printed board |
| JPH0247086U (en) * | 1988-09-27 | 1990-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2851148B2 (en) | 1999-01-27 |
| KR950000293B1 (en) | 1995-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457501B1 (en) | Method of manufacturing a multilayer wiring board | |
| US5369881A (en) | Method of forming circuit wiring pattern | |
| US20060255009A1 (en) | Plating method for circuitized substrates | |
| JP2009283739A (en) | Wiring substrate and production method thereof | |
| JPH09246719A (en) | Method for formation of conductive layer of substrate | |
| JPH05183259A (en) | Manufacture of high density printed wiring board | |
| JP2741238B2 (en) | Flexible printed wiring board and method of manufacturing the same | |
| JPH04214694A (en) | Printed wiring board and manufacture thereof | |
| JPH08107263A (en) | Manufacturing method of printed-wiring board | |
| JP2003273516A (en) | Successive multilayer wiring board and method for manufacturing the same | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| JPS5815957B2 (en) | Manufacturing method of printed wiring board with contacts | |
| JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
| JPH0946027A (en) | Resist printing method for printed wiring board | |
| JP3688940B2 (en) | Wiring pattern formation method for flexible circuit board | |
| JPH03196691A (en) | Formation of insulating layer of printed wiring board | |
| JPH10173315A (en) | Printed-wiring board and manufacturing method thereof | |
| JPH0513510A (en) | Tape carrier for tab | |
| JPH0738498B2 (en) | Method for manufacturing printed wiring board | |
| JPH02105596A (en) | Manufacture of printed wiring board | |
| JPH07106726A (en) | Printed wiring board | |
| JP3812006B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPS613494A (en) | Method of producing printed board | |
| JPH0799376A (en) | Printed-wiring board | |
| JPS62283697A (en) | Method of forming solder resist layer of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |