JPH0738498B2 - Method for manufacturing printed wiring board - Google Patents

Method for manufacturing printed wiring board

Info

Publication number
JPH0738498B2
JPH0738498B2 JP21474486A JP21474486A JPH0738498B2 JP H0738498 B2 JPH0738498 B2 JP H0738498B2 JP 21474486 A JP21474486 A JP 21474486A JP 21474486 A JP21474486 A JP 21474486A JP H0738498 B2 JPH0738498 B2 JP H0738498B2
Authority
JP
Japan
Prior art keywords
plating layer
pattern
resist
forming
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21474486A
Other languages
Japanese (ja)
Other versions
JPS6369290A (en
Inventor
晃司 川内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21474486A priority Critical patent/JPH0738498B2/en
Publication of JPS6369290A publication Critical patent/JPS6369290A/en
Publication of JPH0738498B2 publication Critical patent/JPH0738498B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は電子計算機や電子機器等に用いられるプリント
配線板の製造方法における導体配線パターンの形成方法
において、銅張り積層基板のに鍍着されたパネルメッキ
層上に導体配線形成用の開口部を有する第一レジストパ
ターンを形成し、その第一レジストパターンの開口部内
に、該開口部のパターン幅よりも小さいパターン幅の開
口部を有し、かつ前記第一レジストパターンとは異質の
第二レジストパターンを形成する。そして該第二レジス
トパターンをマスクにして、そのパターン幅の小さい開
口部内の露出面に厚い銅メッキ層を形成した後、前記第
二レジストパターンを除去し、第一レジストパターンを
マスクにして該銅メッキ層の上面及び側面に半田メッキ
層を鍍着する。その後、該第一レジストパターン除去
し、該半田メッキ層をマスクにして前記パネルメッキ層
及び銅箔を選択エッチング法によりパターニングするこ
とにより、サイドエッチによるオーバーハングが著しく
低減されたパターン精度の良い導体配線パターンを容易
に形成し得るようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention relates to a method of forming a conductor wiring pattern in a method of manufacturing a printed wiring board used for an electronic computer, an electronic device, etc., in which a panel plating layer plated on a copper-clad laminated substrate is plated. A first resist pattern having an opening for forming a conductor wiring thereon is formed, and an opening having a pattern width smaller than the pattern width of the opening is formed in the opening of the first resist pattern. A second resist pattern different from the one resist pattern is formed. Then, using the second resist pattern as a mask, a thick copper plating layer is formed on the exposed surface in the opening having a small pattern width, the second resist pattern is removed, and the first resist pattern is used as a mask. A solder plating layer is plated on the top and side surfaces of the plating layer. After that, the first resist pattern is removed, and the panel plating layer and the copper foil are patterned by a selective etching method using the solder plating layer as a mask, whereby a conductor having a high pattern accuracy in which overhang due to side etching is significantly reduced. The wiring pattern can be easily formed.

〔産業上の利用分野〕[Industrial application field]

本発明は電子計算機や電子機器等に用いられるプリント
配線板の製造方法に係り、特にプリント基板上にサイド
エッチによるオーバーハングの発生を低減したパターン
精度のよい導体配線パターンを形成する方法に関するも
のである。
The present invention relates to a method for manufacturing a printed wiring board used in an electronic computer, an electronic device or the like, and more particularly to a method for forming a conductor wiring pattern with good pattern accuracy on the printed board in which overhang due to side etching is reduced. is there.

電子計算機や電子機器等に用いられるプリント配線板
は、従来、電子部品の小型化により高密度実装化が進め
られ、これに伴って配線密度も高められることから導体
配線パターンも益々微細化される傾向にある。このため
導体配線パターンを形成する際に、該パターン精度を低
下させるサイドエッチによるオーバーハングの発生を防
止してパターン精度の良い微細な導体配線パターンを容
易に形成し得る方法が必要とされている。
Conventionally, printed wiring boards used in electronic computers and electronic devices have been miniaturized with electronic components to achieve high-density packaging, and the wiring density is also increased accordingly, so that conductor wiring patterns are further miniaturized. There is a tendency. Therefore, when forming a conductor wiring pattern, there is a need for a method capable of easily forming a fine conductor wiring pattern with good pattern accuracy by preventing overhang due to side etching that reduces the pattern accuracy. .

〔従来の技術〕[Conventional technology]

従来、銅張り積層基板上に導体配線パターンを形成する
方法としては、第2図(a)に示すように銅張り積層基
板11の銅箔12面に鍍着されたパネル銅メッキ層13上にレ
ジスト膜14を塗着する。
Conventionally, as a method of forming a conductor wiring pattern on a copper-clad laminated board, as shown in FIG. 2 (a), the copper-clad laminated board 11 has a panel copper plating layer 13 plated on the copper foil 12 surface. The resist film 14 is applied.

次に第2図(b)に示すように該レジスト膜14をパター
ニングして導体配線形成用の開口部15aを有するレジス
トパターン15を形成した後、第2図(c)に示すように
前記開口部15aより露出した領域面に銅メッキ層16を鍍
着し、引続きその表面に引続き半田メッキ層17を鍍着す
る。
Next, as shown in FIG. 2 (b), the resist film 14 is patterned to form a resist pattern 15 having an opening 15a for forming a conductor wiring, and then the opening is formed as shown in FIG. 2 (c). A copper plating layer 16 is plated on the area surface exposed from the portion 15a, and then a solder plating layer 17 is plated on the surface.

その後、第2図(d)に示すように前記レジストパター
ン15を溶解除去すると共に、該半田メッキ層17を金属レ
ジストマスクにして周囲に露呈するパネルメッキ層13部
分及びその直下の銅箔12部分を、例えばアルカリエッチ
ング溶液によりエッチング除去することによって、第2
図(e)に示すように導体配線パターン18を形成してい
る。
Thereafter, as shown in FIG. 2D, the resist pattern 15 is dissolved and removed, and the solder plating layer 17 is used as a metal resist mask to expose the panel plating layer 13 portion and the copper foil 12 portion immediately thereunder. Is removed by etching with, for example, an alkaline etching solution.
A conductor wiring pattern 18 is formed as shown in FIG.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところで、上記した従来の導体配線パターン18の形成方
法においては、半田メッキ層17を金属レジストマスクに
して周囲に露呈するパネル銅メッキ層13部分及びその直
下の銅箔12部分をケミカルエッチング法によりパターニ
ングしているため、エッチングされる前記パネル銅メッ
キ層13部分及びその直下の銅箔12部分の側面のみなら
ず、厚い銅メッキ層16き側面もサイドエッチングによっ
て溶解浸食され、半田メッキ層17が側面方向に張り出し
た状態にオーバーハングが発生する。
By the way, in the above-described conventional method for forming the conductor wiring pattern 18, the portion of the panel copper plating layer 13 exposed to the surroundings using the solder plating layer 17 as a metal resist mask and the portion of the copper foil 12 immediately thereunder are patterned by a chemical etching method. Therefore, not only the side surface of the panel copper plating layer 13 portion and the copper foil 12 portion immediately therebelow to be etched, but also the thick copper plating layer 16 side surface is dissolved and eroded by side etching, and the solder plating layer 17 is a side surface. An overhang occurs when it overhangs in the direction.

このようなオーバーハングにより形成された導体配線パ
ターン18のパターン幅が部分的に細くなり、電気抵抗が
増加したり、断線の原因となる欠点があった。またオー
バーハングにより側面方向に張り出した状態の半田メッ
キ層17部分は、その後のソルダーレジスト塗布の前処理
工程により脱落し易くなり、該ソルダーレジスト塗布工
程において脱落し、その脱落したソルダーフィレットが
導体配線間を短絡させる不良要因となっていた。
The pattern width of the conductor wiring pattern 18 formed by such an overhang is partially thinned, and there is a drawback that the electric resistance increases or a disconnection occurs. Further, the solder plating layer 17 portion which is bulged in the lateral direction due to the overhang is easily removed by the pretreatment process of the subsequent solder resist coating, and the solder plating layer is dropped in the solder resist coating process, and the dropped solder fillet is the conductor wiring. It was a cause of a short circuit between them.

本発明は上記のような従来の欠点を解消するため、導体
配線パターンの形成に二種類のフォトレジストによるマ
スクパターンを使い別けて厚い銅メッキ層上に半田メッ
キ層を鍍着ずる際に、該厚い銅メッキ層の側面も半田メ
ッキ層で覆うことによりサイドエッチによるオーバーハ
ングの発生を防止して、ソルダーフィレットの生じない
パターン精度の良い導体配線パターンを容易に形成し得
る新規なプリント配線板の製造方法を提供することを目
的とするものである。
In order to solve the above-mentioned conventional drawbacks, the present invention uses a mask pattern formed of two kinds of photoresists for forming a conductor wiring pattern, and when plating a solder plating layer on a thick copper plating layer, By covering the side surface of the thick copper plating layer with the solder plating layer as well, overhang due to side etching is prevented from occurring, and a new printed wiring board that can easily form a conductor wiring pattern with good pattern accuracy without solder fillet It is intended to provide a manufacturing method.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記目的を達成するため、銅張り積層基板に
銅箔面に鍍着されたパネルメッキ層上に導体配線形成用
の開口部を有する第一レジストパターンを形成し、その
第一レジストパターンの少なくとも前記開口部に該第一
レジストとは異種の第二レジスト膜を充填し、前記開口
部内の第二レジスト膜を該開口部のパターン幅よりも小
さいパターン幅にパターニングして、パターン幅の小さ
い開口部を有する第二レジストパターンを形成する。次
に第二レジストパターンをマスクにして、その開口部よ
り露出した面に厚い銅メッキ層を形成した後、前記第二
レジストパターンを除去し、第一レジストパターンをマ
スクにして該銅メッキ層の上面及び側面に半田メッキ層
を鍍着する。
In order to achieve the above object, the present invention forms a first resist pattern having an opening for forming a conductor wiring on a panel plating layer plated on a copper foil surface of a copper-clad laminated substrate, and the first resist At least the opening of the pattern is filled with a second resist film different from the first resist, and the second resist film in the opening is patterned to a pattern width smaller than the pattern width of the opening to obtain a pattern width. Forming a second resist pattern having a small opening. Next, using the second resist pattern as a mask to form a thick copper plating layer on the surface exposed from the opening, the second resist pattern is removed, and the first resist pattern is used as a mask to form the copper plating layer. A solder plating layer is plated on the top and side surfaces.

しかる後、該第一レジストパターンを除去し、前記半田
メッキ層をマスクにして前記パネルメッキ層及び銅箔を
選択エッチング方向によりパターニングすることによっ
て導体配線パターンを形成する。
Then, the first resist pattern is removed, and the panel plating layer and the copper foil are patterned in the selective etching direction using the solder plating layer as a mask to form a conductor wiring pattern.

〔作用〕[Action]

本発明の導体配線パターンの形成方法では、半田メッキ
層を金属レジストマスクにして前記パネルメッキ層及び
銅箔を選択エッチング方法によりパターニングする際
に、該金属レジストマスクは前記厚い銅メッキ層の表面
は勿論のこと、その側面も覆われているため、サイドエ
ッチされる領域面がパターニングされる前記パネルメッ
キ層及び銅箔の側面のみとなり、サイドエッチが著しく
減少される。従って、サイドエッチによるオーバーハン
グが大きく低減され、ソルダーフィレットによる短絡傷
害も解消する。
In the method for forming a conductor wiring pattern of the present invention, when the solder plating layer is used as a metal resist mask to pattern the panel plating layer and the copper foil by a selective etching method, the metal resist mask has a surface of the thick copper plating layer. Of course, since the side surface is also covered, the side surface of the region to be side-etched is only the side surface of the panel plating layer and the copper foil to be patterned, and the side-etching is significantly reduced. Therefore, the overhang due to the side etching is greatly reduced, and the short circuit damage due to the solder fillet is also eliminated.

〔実施例〕〔Example〕

以下図面を用いて本発明の実施例について詳細に説明す
る。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図(a)〜(g)は本発明にプリント配線板の製造
における導体配線パターンの形成方法の一実施例を工程
順に示す要部断面図である。
FIGS. 1 (a) to 1 (g) are cross-sectional views of essential parts showing, in the order of steps, one embodiment of a method for forming a conductor wiring pattern in the production of a printed wiring board according to the present invention.

先ず第1図(a)に示すように銅張り積層基板11の銅箔
12面に鍍着されたパネル銅メッキ層13上に第一レジスト
膜を塗着し、該第一レジスト膜をパターニングして導体
配線形成用の開口部21aを有する第一レジストパターン2
1を形成する。
First, as shown in FIG. 1 (a), the copper foil of the copper-clad laminated substrate 11
A first resist pattern 2 having an opening 21a for forming a conductor wiring is formed by applying a first resist film on the panel copper plating layer 13 plated on the 12th surface and patterning the first resist film.
Forming a one.

次に第1図(b)に示すように該第一レジストパターン
21の少なくとも前記開口部21aに、該第一レジストパタ
ーン21を構成する第一レジスト膜とは異種で、かつ第一
レジストパターン21を溶解する溶剤では溶解しない第二
レジスト膜22を、例えばスクリーン印刷法等により塗着
(充填)し、その後第1図(c)に示すように前記開口
部21a内の第二レジスト膜22を該開口部21aのパターン幅
よりも小さいパターン幅にパターニングして、パターン
幅の小さい開口部23aを有する第二レジストパターン23
を形成する。
Next, as shown in FIG. 1 (b), the first resist pattern is formed.
A second resist film 22, which is different from the first resist film forming the first resist pattern 21 and is not dissolved in a solvent that dissolves the first resist pattern 21, is formed in at least the opening 21a of the screen 21, for example, by screen printing. Coating (filling) by a method or the like, and then patterning the second resist film 22 in the opening 21a to a pattern width smaller than the pattern width of the opening 21a as shown in FIG. 1 (c). Second resist pattern 23 having opening 23a having a small pattern width
To form.

そして第二レジストパターン23をマスクにして前記開口
部23aに露出した面に厚い銅メッキ層24を鍍着形成す
る。
Then, using the second resist pattern 23 as a mask, a thick copper plating layer 24 is formed by plating on the surface exposed in the opening 23a.

次に第1図(d)に示すように前記第二レジストパター
ン23を前記第一レジストパターン21が溶解しない剥離波
により溶解除去した後、第1図(e)に示すように第一
レジストパターン21をマスクにして前記銅メッキ層24の
上面及び側面に半田メッキ層25を螺着形成する。
Next, as shown in FIG. 1 (d), the second resist pattern 23 is dissolved and removed by a peeling wave that does not dissolve the first resist pattern 21, and then the first resist pattern 23 is removed as shown in FIG. 1 (e). Using the mask 21 as a mask, the solder plating layer 25 is screwed on the upper surface and the side surface of the copper plating layer 24.

しかる後、第1図(f)に示すように前記第一レジスト
パターン21を溶解除去し、該半田メッキ層25を金属レジ
ストマスクにして前記パネルメッキ層13及び銅箔12をア
ルカリエッチング溶液により選択的にエッチングしてパ
ターニングすることによって第1図(g)に示すように
導体配線パターン26を形成する。
Then, as shown in FIG. 1 (f), the first resist pattern 21 is dissolved and removed, and the solder plating layer 25 is used as a metal resist mask to select the panel plating layer 13 and the copper foil 12 with an alkaline etching solution. The conductive wiring pattern 26 is formed by mechanically etching and patterning as shown in FIG.

このような形成方法では、銅メッキ層24の上面及び側面
に鍍着形成された半田メッキ層25を金属レジストマスク
にして前記パネルメッキ層13及び銅箔12をパターニング
しているため、サイドエッチが著しく減少し、オーバー
ハングも大幅に低減されるので、パターン精度の良い導
体配線パターン26を容易に形成することが可能となる。
In such a forming method, since the panel plating layer 13 and the copper foil 12 are patterned by using the solder plating layer 25 plated on the upper surface and the side surface of the copper plating layer 24 as a metal resist mask, side etching is performed. Since the number is remarkably reduced and the overhang is also significantly reduced, it is possible to easily form the conductor wiring pattern 26 with good pattern accuracy.

なお、以上の実施例では片面タイプの銅張り積層基板に
導体配線パターンを形成する場合の例について説明した
が、本発明はこの例に限定されるものではなく、例えば
ランド部パターンの形成工程や、両面タイプの銅張り積
層基板、或いは多層積層板に導体配線パターンを形成す
る工程にも適用可能なことは言うまでもなく、同様の効
果が得られる。
In the above embodiments, an example of forming a conductor wiring pattern on a single-sided copper-clad laminated substrate has been described, but the present invention is not limited to this example, and for example, a land pattern forming step or Needless to say, the same effect can be obtained in the step of forming the conductor wiring pattern on the double-sided copper-clad laminated board or the multilayer laminated board.

〔発明の効果〕〔The invention's effect〕

以上の説明から明らかなように、本発明に係るプリント
配線板の製造における導体配線パターンの形成方法によ
れば、導体配線パターンを形成する際のサイドエッチさ
れる領域面が大幅に減少されるので、サイドエッチによ
るオーバーハングも著しく低減され、パターン精度の良
い導体配線パターンを容易に形成することができ、また
オーバーハングに起因するソルダーフィレットによる短
絡傷害も解消する等、実用上優れた効果を奏する。
As is clear from the above description, according to the method for forming a conductor wiring pattern in the production of a printed wiring board according to the present invention, the side-etched area surface when forming the conductor wiring pattern is significantly reduced. Also, the overhang due to side etching is significantly reduced, a conductor wiring pattern with good pattern accuracy can be easily formed, and the short circuit damage due to the solder fillet caused by the overhang can be eliminated. .

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(g)は本発明に係るプリント配線板の
製造における導体配線パターンの形成方法の一実施例を
工程順に示す要部断面図、 第2図(a)〜(e)は従来のプリント配線板の製造に
おける導体配線パターンの形成方法を工程順に説明する
ための要部断面図である。 第1図(a)〜(g)において、 11は銅張り積層基板、12は銅箔、13はパネル銅メッキ
層、21は第一レジストパターン、21a,23aは開口部、22
は第二レジスト膜、23は第二レジストパターン、24は銅
メッキ層、25は半田メッキ層、26は導体配線パターンを
それぞれ示す。
1 (a) to 1 (g) are cross-sectional views of a main part showing an embodiment of a method of forming a conductor wiring pattern in manufacturing a printed wiring board according to the present invention in the order of steps, and FIGS. 2 (a) to 2 (e). FIG. 6 is a cross-sectional view of an essential part for explaining a method of forming a conductor wiring pattern in manufacturing a conventional printed wiring board in the order of steps. 1 (a) to (g), 11 is a copper-clad laminated substrate, 12 is a copper foil, 13 is a panel copper plating layer, 21 is a first resist pattern, 21a and 23a are openings, 22
Is a second resist film, 23 is a second resist pattern, 24 is a copper plating layer, 25 is a solder plating layer, and 26 is a conductor wiring pattern.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】銅張り積層基板(11)に導体配線パターン
(26)を形成する方法において、 銅張り積層基板(11)の銅箔(12)面に鍍着されたパネ
ルメッキ層(13)上に第一レジスト膜を塗着し、該第一
レジスト膜をパターニングして導体配線形成用の開口部
(21a)を有する第一レジストパターン(21)を形成す
る工程と、該第一レジストパターン(21)の少なくとも
前記開口部(21a)に前記第一レジスト膜とは異種の第
二レジスト膜(22)を充填し、前記開口部21a内の第二
レジスト膜(22)を該開口部(21a)のパターン幅より
も小さいパターン幅にパターニングして、パターン幅の
小さい開口部(23a)を有する第二レジストパターン(2
3)を形成する工程と、該第二レジストパターン(23)
をマスクにして露出した前記パネルメッキ層(13)表面
に銅メッキ層(24)を形成する工程と、前記第二レジス
トパターン(23)を除去し、第一レジストパターン(2
1)をマスクにして該銅メッキ層(24)の上面及び側面
に半田メッキ層(25)を形成する工程と、該第一レジス
トパターン(21)を除去する工程とを行った後、該半田
メッキ層(25)をマスクにして前記パネルメッキ層(1
3)及び銅箔(12)を順次エッチング除去することを特
徴とするプリント配線板の製造方法。
1. A method of forming a conductor wiring pattern (26) on a copper-clad laminated board (11), comprising a panel plating layer (13) plated on the copper foil (12) surface of the copper-clad laminated board (11). A step of applying a first resist film thereon and patterning the first resist film to form a first resist pattern (21) having an opening (21a) for forming a conductor wiring; and the first resist pattern At least the opening (21a) of (21) is filled with a second resist film (22) different from the first resist film, and the second resist film (22) in the opening 21a is filled with the second resist film (22). 21a) is patterned to a pattern width smaller than that of the second resist pattern (2a) having an opening (23a) having a small pattern width.
3) forming step and the second resist pattern (23)
Forming a copper plating layer (24) on the exposed surface of the panel plating layer (13) using the mask as a mask, removing the second resist pattern (23), and removing the first resist pattern (2).
After performing a step of forming a solder plating layer (25) on the upper and side surfaces of the copper plating layer (24) using the mask 1) and a step of removing the first resist pattern (21), the solder Using the plating layer (25) as a mask, the panel plating layer (1
A method for manufacturing a printed wiring board, which comprises sequentially removing 3) and the copper foil (12) by etching.
JP21474486A 1986-09-10 1986-09-10 Method for manufacturing printed wiring board Expired - Lifetime JPH0738498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21474486A JPH0738498B2 (en) 1986-09-10 1986-09-10 Method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21474486A JPH0738498B2 (en) 1986-09-10 1986-09-10 Method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JPS6369290A JPS6369290A (en) 1988-03-29
JPH0738498B2 true JPH0738498B2 (en) 1995-04-26

Family

ID=16660871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21474486A Expired - Lifetime JPH0738498B2 (en) 1986-09-10 1986-09-10 Method for manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JPH0738498B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680234B2 (en) * 1992-11-12 1997-11-19 株式会社日立製作所 Wiring pattern forming method
JP2007056487A (en) * 2005-08-23 2007-03-08 Hitachi Ltd Gravity-type sliding door and vehicle
JP6875480B2 (en) * 2019-09-27 2021-05-26 マクセルホールディングス株式会社 Thin-film mask and its manufacturing method

Also Published As

Publication number Publication date
JPS6369290A (en) 1988-03-29

Similar Documents

Publication Publication Date Title
US4312897A (en) Buried resist technique for the fabrication of printed wiring
JPH0423485A (en) Printed wiring board and manufacture thereof
KR20060048212A (en) Method of manufacturing a wiring board by utilizing electro plating
JPH0738498B2 (en) Method for manufacturing printed wiring board
JPH01290289A (en) Method of forming conductor pattern
JP2741238B2 (en) Flexible printed wiring board and method of manufacturing the same
JPH08107263A (en) Manufacturing method of printed-wiring board
JPH1051094A (en) Printed wiring board, and its manufacture
JP2851148B2 (en) Printed wiring board
JPH06252529A (en) Manufacture of printed wiring board
JPS5853890A (en) Method of soldering electronic part
JPH06334067A (en) Multilayer printed wiring board and production thereof
JPS61264783A (en) Printed wiring board and manufacture thereof
JPH07304Y2 (en) Mask for solder paste printing
JP3205089B2 (en) Method for producing multilayer conductor film carrier
JPH09181453A (en) Multilayer wiring board and its manufacturing method
JP3688940B2 (en) Wiring pattern formation method for flexible circuit board
JPH01217994A (en) Printed wiring board
JPS62171194A (en) Matrix wiring board
JP2002076582A (en) Component mounting board and its producing method
JP2000277900A (en) Manufacture of solder-coated composite circuit board
JPH0567871A (en) Printed-wiring board and manufacture thereof
JPH05235200A (en) Substrate for electronic component mounting
JPH01302792A (en) Double-sided circuit connection method of double-sided wiring circuit substrate
JPS62211986A (en) Manufacture of printed wiring board