JPH0513510A - Tape carrier for tab - Google Patents

Tape carrier for tab

Info

Publication number
JPH0513510A
JPH0513510A JP18347991A JP18347991A JPH0513510A JP H0513510 A JPH0513510 A JP H0513510A JP 18347991 A JP18347991 A JP 18347991A JP 18347991 A JP18347991 A JP 18347991A JP H0513510 A JPH0513510 A JP H0513510A
Authority
JP
Japan
Prior art keywords
tape carrier
layer
solder resist
tab
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18347991A
Other languages
Japanese (ja)
Inventor
Masahiko Saeki
雅彦 佐伯
Katsumi Suzuki
勝美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18347991A priority Critical patent/JPH0513510A/en
Publication of JPH0513510A publication Critical patent/JPH0513510A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a tape carrier for TAB which has high adhesion to solder resists and can be efficiently manufactured. CONSTITUTION:This tape carrier for TAB is provided with a plated layer 36 on the surface of rolled copper foil 16 and a solder resist layer 38 on the surface of the layer 36 after removing an inner and outer leads 16a and 16b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、TAB(Tape Automat
ed Bonding)用テープキャリアに関する。
BACKGROUND OF THE INVENTION The present invention relates to a TAB (Tape Automat).
ed Bonding) tape carrier.

【0002】[0002]

【従来の技術】TABは、高集積ICの実装を効率よく
行うために開発された実装方式であり、長尺状のテープ
キャリア上にICを連続的に実装するものである。図5
には従来のTAB用テープキャリアの表面構造、図6に
は図5のA−A方向の断面構造、図7には図5のB−B
方向の断面構造がそれぞれ示されている。
2. Description of the Related Art TAB is a mounting method developed for efficiently mounting highly integrated ICs, and is one in which ICs are continuously mounted on a long tape carrier. Figure 5
The surface structure of the conventional TAB tape carrier is shown in FIG. 6, the cross-sectional structure in the AA direction of FIG. 5 is shown in FIG. 6, and the BB line of FIG.
The cross-sectional structure in each direction is shown.

【0003】従来のTAB用テープキャリア10の製造
に際しては、まずディバイスホール等の形成された絶縁
フィルム12の上に接着剤14によって金属箔16を貼
り付ける。次に、金属箔16の表面にフォトエッチング
によって所定の配線パターンを形成し、この配線パター
ンのインナーリード16a、アウターリード16bを除
いた部分に絶縁層としてソルダーレジスト層18を形成
する。その後、ソルダーレジスト18の形成されていな
い部分、すなわちインナーリード16a及びアウターリ
ード16b部分にSn,Au等のメッキ層20を形成す
る。
In manufacturing the conventional TAB tape carrier 10, first, a metal foil 16 is attached by an adhesive 14 onto an insulating film 12 having device holes or the like formed therein. Next, a predetermined wiring pattern is formed on the surface of the metal foil 16 by photoetching, and a solder resist layer 18 is formed as an insulating layer on a portion of the wiring pattern excluding the inner leads 16a and the outer leads 16b. After that, a plating layer 20 of Sn, Au, or the like is formed on the portions where the solder resist 18 is not formed, that is, the inner lead 16a and outer lead 16b portions.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
ような従来のTAB用テープキャリアにおいては、導体
パターンの表面にソルダーレジスト層18を形成した後
にメッキ層20を形成するため、メッキ処理工程でソル
ダーレジスト層18がメッキ液に浸食され金属箔16と
の密着性が低下するという不都合があった。また、金属
箔16とソルダーレジスト層18との界面で腐食が発生
し易いという問題点があった。更に、エッチング工程及
びメッキ工程が一般に液処理工程であるのに対し、その
間に行われるレジスト層18の形成は印刷,熱硬化とい
う乾式工程であるため、TAB用テープキャリアの製造
の効率化を促進するには限界があった。また、製造工程
における温度サイクルの変化により、ソルダーレジスト
層18にクラックが発生し易いという問題点があった。
However, in the conventional TAB tape carrier as described above, since the plating layer 20 is formed after the solder resist layer 18 is formed on the surface of the conductor pattern, the solder is used in the plating process. There is a disadvantage that the resist layer 18 is eroded by the plating solution and the adhesiveness with the metal foil 16 is lowered. Further, there is a problem that corrosion is likely to occur at the interface between the metal foil 16 and the solder resist layer 18. Further, while the etching process and the plating process are generally liquid treatment processes, the formation of the resist layer 18 performed during the process is a dry process such as printing and thermosetting, which promotes the efficiency of the production of the TAB tape carrier. There was a limit to it. Further, there is a problem that cracks are likely to occur in the solder resist layer 18 due to changes in temperature cycle in the manufacturing process.

【0005】[0005]

【発明の目的】本発明はかかる点に鑑みて成されたもの
であり、ソルダーレジストの密着性が高く、且つ効率良
く製造可能なTAB用テープキャリアを提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to provide a TAB tape carrier which has high solder resist adhesion and can be manufactured efficiently.

【0006】[0006]

【課題を解決するための手段】本発明に係るTAB用テ
ープキャリアは、上記目的を達成するために、導体層の
表面にメッキ層を形成し、その後、インナーリード及び
アウターリードを除いたメッキ層の表面にソルダーレジ
スト層を積層形成している。
In order to achieve the above object, the TAB tape carrier according to the present invention has a plating layer formed on the surface of a conductor layer, and then the plating layer excluding inner leads and outer leads. A solder resist layer is laminated on the surface of the.

【0007】[0007]

【作用】上記のように本発明に係るTAB用テープキャ
リアは、メッキ層の上にソルダーレジスト層を形成して
いるため、ソルダーレジスト層がメッキ層の粗面に食い
込み、所謂アンカー効果によってレジストの密着性が大
幅に向上する。また、ソルダーレジスト層とメッキ層の
間に腐食が発生しても導体層にまで影響が及ぶことはな
い。更に、製造工程においては、エッチング(液体処
理)−メッキ処理(液体処理)−レジスト形成(乾式処
理)というように、液体処理が連続的となり、乾燥作業
は最終段階で1回のみ行うだけで足りる。
As described above, in the TAB tape carrier according to the present invention, since the solder resist layer is formed on the plating layer, the solder resist layer digs into the rough surface of the plating layer, and the so-called anchor effect is used to form the resist. Adhesion is greatly improved. Further, even if corrosion occurs between the solder resist layer and the plating layer, the conductor layer is not affected. Further, in the manufacturing process, the liquid treatment is continuous such as etching (liquid treatment) -plating treatment (liquid treatment) -resist formation (dry treatment), and the drying operation only needs to be performed once at the final stage. ..

【0008】[0008]

【実施例】次に、本発明の一実施例を添付図面を参照し
つつ詳細に説明する。図1には実施例に係るTAB用テ
ープキャリアの平面構造が示され、図2には図1のA−
A方向の断面構造が示され、図3には図1のB−B方向
の断面構造が示されている。
An embodiment of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows a planar structure of a TAB tape carrier according to an embodiment, and FIG. 2 shows A- of FIG.
A sectional structure in the A direction is shown, and FIG. 3 shows a sectional structure in the BB direction in FIG.

【0009】TAB用テープキャリア30は、IC素子
を実装するためのディバイスホール32及び位置合わ等
に用いられるパーフォレーション(送り孔)34が形成
された有機ポリイミド製の可撓性絶縁フィルム12(厚
さ75μm,幅35mm)と、絶縁フィルム12の表面
に接着剤14によってラミネートされた所定パターンの
圧延銅箔16(厚さ18〜35μm)と、銅箔16の表
面に被服された錫,半田等の金属被服層36(厚さ0.
4〜0.65μm)と、金属被服層36の表面のうちイ
ンナーリード16a及びアウターリード16bを除いた
部分に形成されるソルダーレジスト層38(厚さ10〜
30μm)とから構成されている。
The TAB tape carrier 30 includes a flexible insulating film 12 (thickness) made of an organic polyimide in which a device hole 32 for mounting an IC element and a perforation (feed hole) 34 used for positioning are formed. 75 μm, width 35 mm), rolled copper foil 16 (thickness 18 to 35 μm) having a predetermined pattern laminated on the surface of the insulating film 12 with the adhesive 14, and tin, solder, etc. coated on the surface of the copper foil 16. Metallic coating layer 36 (thickness 0.
4 to 0.65 μm) and the solder resist layer 38 (thickness 10 to 10) formed on the surface of the metal coating layer 36 excluding the inner leads 16a and the outer leads 16b.
30 μm).

【0010】絶縁フィルム12は上記のものに限定され
ず、ポリイミドの他にガラス強化エポキシ等を使用して
も良く、またサイズは、厚さ50〜125μm、幅4
8,70mm程度とする。また、ソルダーレジスト層3
8は、マイブレーション防止,配線パターンの防食,パ
ターンの保護のために形成されるものであり、熱硬化性
のエポキシ系樹脂等が使用される。
The insulating film 12 is not limited to the above, but glass reinforced epoxy or the like may be used in addition to polyimide, and the size is 50 to 125 μm in thickness and 4 in width.
It is about 8,70 mm. In addition, the solder resist layer 3
Reference numeral 8 is formed to prevent migration, prevent corrosion of the wiring pattern, and protect the pattern, and a thermosetting epoxy resin or the like is used.

【0012】次に、以上のように構成されたTAB用テ
ープキャリア30の製造工程について、図4のフローチ
ャートに沿って説明する。まず、絶縁フィルム12にデ
ィバイスホール32及びパーフォレーション34をパン
チング加工により形成する。次に、絶縁フィルム12の
表面に接着剤14によって圧延銅箔16をラミネートす
る。次に、圧延銅箔16の表面にフォトレジストをコー
ティングし、所定形状の配線パターンを焼付,現像した
後、塩化第2鉄等のエッチング液を用いエッチングする
ことによって導体パターン(幅50μm,ピッチ100
μm)16a,16bを形成する。その後、電解メッキ
法により0.4〜0.65μmのメッキ層36を導体パ
ターン16a,16bの表面に形成する。そして、最後
にソルダーレジスト層38を圧延銅箔16のインナーリ
ード16aとアウターリード16bを除いた部分に塗布
し、熱風炉等で硬化させる。
Next, the manufacturing process of the TAB tape carrier 30 constructed as described above will be described with reference to the flowchart of FIG. First, the device holes 32 and the perforations 34 are formed in the insulating film 12 by punching. Next, the rolled copper foil 16 is laminated on the surface of the insulating film 12 with the adhesive 14. Next, a photoresist is coated on the surface of the rolled copper foil 16, a wiring pattern having a predetermined shape is baked and developed, and then an etching solution such as ferric chloride is used to etch the conductor pattern (width 50 μm, pitch 100
μm) 16a, 16b are formed. After that, a plating layer 36 of 0.4 to 0.65 μm is formed on the surfaces of the conductor patterns 16a and 16b by electrolytic plating. Then, finally, the solder resist layer 38 is applied to the rolled copper foil 16 excluding the inner leads 16a and the outer leads 16b and cured in a hot air oven or the like.

【0013】以上のように本実施例においては、メッキ
層36が被服された銅箔16にソルダーレジスト層38
を形成しているため、ソルダーレジスト層38がメッキ
層36の粗面に食い込み、所謂アンカー効果によって当
該レジスト層38の密着性が大幅に向上する。また、ソ
ルダーレジスト層38とメッキ層36の間に腐食が発生
しても銅箔16まではその影響は及ばないため断線する
ようなことがない。更に、従来と異なり、エッチング
(液体処理)−メッキ処理(液体処理)−レジスト形成
(乾式処理)というように、液体処理が連続的となるた
め製造効率が向上する。また、上記のように製造された
TAB用テープキャリア30を120℃,5時間のPC
T(プレッシャー・クッカー・テスト)を行った結果、
何らの問題も生じなかった。
As described above, in this embodiment, the solder resist layer 38 is formed on the copper foil 16 coated with the plating layer 36.
Therefore, the solder resist layer 38 digs into the rough surface of the plating layer 36, and the so-called anchor effect significantly improves the adhesion of the resist layer 38. Further, even if corrosion occurs between the solder resist layer 38 and the plating layer 36, the copper foil 16 is not affected, so that no wire breakage occurs. Further, unlike the conventional method, since the liquid treatment is continuous such as etching (liquid treatment) -plating treatment (liquid treatment) -resist formation (dry treatment), the manufacturing efficiency is improved. In addition, the TAB tape carrier 30 manufactured as described above is subjected to PC at 120 ° C. for 5 hours.
As a result of performing T (pressure cooker test),
No problems occurred.

【0014】[0014]

【発明の効果】以上説明したように、本発明に係るTA
B用テープキャリアは、導体層の表面にメッキ層を形成
し、その後、インナーリード及びアウターリードを除い
たメッキ層の表面にソルダーレジスト層を形成している
ため、ソルダーレジストの密着性が大幅に向上するとと
もに、高効率の製造が可能となるという効果がある。
As described above, the TA according to the present invention
In the tape carrier for B, the plating layer is formed on the surface of the conductor layer, and then the solder resist layer is formed on the surface of the plating layer excluding the inner lead and the outer lead. There is an effect that it is possible to improve the manufacturing efficiency and to achieve high efficiency manufacturing.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の一実施例に係るTAB用テー
プキャリアの構造を示す平面図である。
FIG. 1 is a plan view showing the structure of a TAB tape carrier according to an embodiment of the present invention.

【図2】図2は、図1のA−A方向の断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】図3は、図1のB−B方向の断面図である。FIG. 3 is a sectional view taken along the line BB of FIG.

【図4】図4は、実施例の製造工程を示すフローチャー
ト図である。
FIG. 4 is a flow chart showing the manufacturing process of the embodiment.

【図5】図5は、従来のTAB用テープキャリアの構造
を示す平面図である。
FIG. 5 is a plan view showing a structure of a conventional TAB tape carrier.

【図6】図6は、図5のA−A方向の断面図である。6 is a cross-sectional view taken along the line AA of FIG.

【図7】図7は、図5のB−B方向の断面図である。7 is a cross-sectional view taken along the line BB of FIG.

【符号の説明】[Explanation of symbols]

30 TAB用テープキャリア 12 絶縁フィルム 14 接着剤 16 圧延銅箔 16a インナーリード 16b アウターリード 32 ディバイスホール 34 パーフォレーション 36 メッキ層 38 ソルダーレジスト層 30 TAB Tape Carrier 12 Insulating Film 14 Adhesive 16 Rolled Copper Foil 16a Inner Lead 16b Outer Lead 32 Device Hole 34 Perforation 36 Plating Layer 38 Solder Resist Layer

Claims (1)

【特許請求の範囲】 【請求項1】 絶縁フィルムの表面に所定パターンの導
体層を形成してなるTAB用テープキャリアにおいて、
前記導体層の表面にメッキ層を形成し、インナーリード
及びアウターリードを除いた前記メッキ層の表面にソル
ダーレジスト層を形成して成ることを特徴とするTAB
用テープキャリア。
Claim: What is claimed is: 1. A TAB tape carrier comprising a conductive layer having a predetermined pattern formed on a surface of an insulating film,
A plating layer is formed on the surface of the conductor layer, and a solder resist layer is formed on the surface of the plating layer excluding inner leads and outer leads.
Tape carrier.
JP18347991A 1991-06-28 1991-06-28 Tape carrier for tab Pending JPH0513510A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18347991A JPH0513510A (en) 1991-06-28 1991-06-28 Tape carrier for tab

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18347991A JPH0513510A (en) 1991-06-28 1991-06-28 Tape carrier for tab

Publications (1)

Publication Number Publication Date
JPH0513510A true JPH0513510A (en) 1993-01-22

Family

ID=16136530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18347991A Pending JPH0513510A (en) 1991-06-28 1991-06-28 Tape carrier for tab

Country Status (1)

Country Link
JP (1) JPH0513510A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268364A (en) * 2004-03-17 2005-09-29 Shindo Denshi Kogyo Kk Flexible circuit board and method for fixing the same
JP2006165426A (en) * 2004-12-10 2006-06-22 Ishihara Chem Co Ltd Method for manufacturing film carrier or the like
JP2007150374A (en) * 1997-03-21 2007-06-14 Seiko Epson Corp Semiconductor device, film carrier tape and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150374A (en) * 1997-03-21 2007-06-14 Seiko Epson Corp Semiconductor device, film carrier tape and manufacturing method thereof
JP2005268364A (en) * 2004-03-17 2005-09-29 Shindo Denshi Kogyo Kk Flexible circuit board and method for fixing the same
JP2006165426A (en) * 2004-12-10 2006-06-22 Ishihara Chem Co Ltd Method for manufacturing film carrier or the like

Similar Documents

Publication Publication Date Title
EP1968364B1 (en) Wired circuit board and producing method thereof
JP4619214B2 (en) Printed circuit board
KR850001363B1 (en) Method for manufacturing a fine patterned thick film conductor structure
KR100558507B1 (en) Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof
JP2005317836A (en) Wiring circuit board and method of manufacturing the same
JPH05183259A (en) Manufacture of high density printed wiring board
JPH0513510A (en) Tape carrier for tab
JP2001267376A (en) Manufacturing method of fpc and display
JP5351830B2 (en) Wiring circuit board and manufacturing method thereof
JP2000091722A (en) Printed wiring board and its manufacture
KR100495932B1 (en) Film Carrier Tape and Method of fabricating the same
JP3444787B2 (en) Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components
JP3932689B2 (en) TAB film carrier tape
JP2000031612A (en) Wiring board
JPH11145607A (en) Method of forming soldered resist film on printed circuit board and printed circuit board manufactured there by
JP2001007250A (en) Package substrate
JP2004221548A (en) Film carrier tape for electronic mounting and its manufacturing method
JP2006108352A (en) Wiring board and manufacturing method thereof
JP3774932B2 (en) Method for manufacturing printed wiring board
JP2849163B2 (en) Manufacturing method of electronic circuit board
JP2004179485A (en) Printed wiring board and method of manufacturing the same
JPS5832798B2 (en) Manufacturing method for printed wiring boards
JPH10335788A (en) Formation of wiring pattern
JPH04214694A (en) Printed wiring board and manufacture thereof
JPS6031116B2 (en) Electric wiring circuit board and its manufacturing method