KR100495932B1 - Film Carrier Tape and Method of fabricating the same - Google Patents
Film Carrier Tape and Method of fabricating the same Download PDFInfo
- Publication number
- KR100495932B1 KR100495932B1 KR10-2003-0040181A KR20030040181A KR100495932B1 KR 100495932 B1 KR100495932 B1 KR 100495932B1 KR 20030040181 A KR20030040181 A KR 20030040181A KR 100495932 B1 KR100495932 B1 KR 100495932B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- layer
- plating
- carrier tape
- film carrier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
휘스커(whisker) 발생을 억제하고 리드 파손(lead broken)을 막을 수 있는 필름 캐리어 테이프 및 그 제조방법이 개시된다. Disclosed are a film carrier tape capable of suppressing whisker generation and preventing lead broken, and a method of manufacturing the same.
이를 위하여 본 발명에서는, 도전층이 적층된 절연필름의 상기 도전층을 식각하여 배선패턴을 형성하는 단계, 상기 배선패턴의 표면 노출부에 제 1 도금층을 형성하는 단계, 상기 제 1 도금층의 표면 노출부에 제 2 도금층을 형성하는 단계, 열처리를 실시하여 상기 제 1 도금층을 상기 도전층 성분을 함유하는 합금층 재질로 형성시키는 단계 및 리드 부분을 제외한 상기 제 2 도금층 상에 보호층을 도포하는 단계를 거쳐 제조된 필름 캐리어 테이프가 제공된다. To this end, in the present invention, forming a wiring pattern by etching the conductive layer of the insulating film laminated conductive layer, forming a first plating layer on the surface exposed portion of the wiring pattern, surface exposure of the first plating layer Forming a second plating layer on the portion, performing heat treatment to form the first plating layer with an alloy layer material containing the conductive layer component, and applying a protective layer on the second plating layer except for a lead portion. Provided is a film carrier tape made via.
이와 같이 필름 캐리어 테이프를 제조하면, 제 1 및 제 2 도금층 형성후 솔더 레지스트가 도포되므로 솔더 레지스트의 계면으로 도금액이 침입하는 것을 차단할 수 있고 리드 파손을 막을 수 있다. 또한 주석 도금층이 이단 선도금 방식으로 형성되므로 휘스커 발생을 억제할 수 있고, 1·2차 도금이 연속적으로 진행되므로 기존대비 공정진행 절차가 간편하고 효율적이며 공정 소요시간을 줄일 수 있다. When the film carrier tape is manufactured in this manner, the solder resist is applied after the first and second plating layers are formed, thereby preventing the plating liquid from entering the interface of the solder resist and preventing lead breakage. In addition, since the tin plating layer is formed in a two-stage lead metal method, whisker generation can be suppressed, and since the 1st and 2nd plating proceeds continuously, the process proceeding process is simpler, more efficient, and the process time is reduced.
Description
본 발명은 필름 캐리어 테이프(Film Carrier Tape) 및 그 제조방법에 관한 것으로, 특히 휘스커(whisker) 성장을 억제하고 리드 파손(Lead broken)을 막을 수 있는 필름 캐리어 테이프 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film carrier tape and a method for manufacturing the same, and more particularly, to a film carrier tape capable of suppressing whisker growth and preventing lead broken.
전자기기의 박형화·소형화 추세에 따라 반도체 소자를 탑재하는 패키징(packaging) 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 이러한 요구에 부응하여 전자부품 실장시에도 기존의 리드프레임 대신 TAB(Tape Automated Bonding) COF(Chip On Film), BGA(Ball Grid Array), FPC(Flexible Printed Circuit) 등과 같이 가요성 절연필름상에 회로 패턴을 형성한 필름 캐리어 테이프가 이용되고 있는 추세이다. BACKGROUND With the trend of thinning and miniaturization of electronic devices, packaging technologies for mounting semiconductor devices are also required to have high speed, high functionality, and high density mounting. In response to these demands, circuits on flexible insulating films such as Tape Automated Bonding (TAB) Chip On Film (COF), Ball Grid Array (BGA), Flexible Printed Circuit (FPC), etc. It is a trend that the film carrier tape which formed the pattern is used.
이들 필름 캐리어 테이프는 도 1에서 알 수 있듯이 통상, 다음과 같이 제조되고 있다. 즉, 가요성 절연필름(10) 상에 접착제(12)를 사용하여 동박을 접착하고, 그 위에 배선패턴이 형성될 부분을 한정하는 포토레지스트 패턴을 형성한 다음, 이를 마스크로해서 하부 동박을 식각하고, 포토레지스트 패턴을 제거하여 배선패턴(14)을 형성한다. 이때, 상기 가요성 절연필름(10)으로는 폴리이미드계 수지가 사용된다. 이어, 배선패턴(14)이 형성되어 있는 테이프에 내부리드와 외부리드 등의 접속부분을 제외하고, 보호층인 솔더 레지스트(16)를 도포한다. 그후, 상기 솔더 레지스트(16)를 건조 경화시키고, 접속부분인 내부리드와 외부리드의 표면 노출부를 따라 주석 도금층(18)을 형성한다. As shown in FIG. 1, these film carrier tapes are normally manufactured as follows. That is, the copper foil is adhered to the flexible insulating film 10 using the adhesive 12, a photoresist pattern defining a portion where the wiring pattern is to be formed is formed thereon, and the lower copper foil is etched using this as a mask. Then, the photoresist pattern is removed to form the wiring pattern 14. In this case, polyimide resin is used as the flexible insulating film 10. Subsequently, the soldering resist 16 which is a protective layer is apply | coated to the tape in which the wiring pattern 14 is formed except the connection part, such as an inner lead and an outer lead. Thereafter, the solder resist 16 is dried and cured, and the tin plating layer 18 is formed along the surface exposed portions of the inner lead and the outer lead, which are connecting portions.
이와 같이 후도금 공정을 적용해서 필름 캐리어 테이프를 제조할 경우, 주석 도금시 그 도금액이 솔더 레지스트(16)의 경계면으로 침투하여 솔더 레지스트의 경계부가 들뜨고, 이 들뜬 부분에서는 도금이 이루어지지 않아 동박 노출현상이 발생된다. 이렇게 배선패턴(14)이 노출된 부분에서는 동(copper)의 부식으로 인하여 공동부(ⓐ)가 형성되어 전기적 배선이 이루어진 회로가 취약해지면서 부러지는 불량 즉, 리드 파손이 야기된다. In the case of manufacturing the film carrier tape by applying the post plating process, the plating liquid penetrates into the interface of the solder resist 16 during tin plating, so that the boundary of the solder resist is lifted up, and the plating is not performed in the excited portion to expose the copper foil. Phenomenon occurs. In the exposed portion of the wiring pattern 14, a cavity ⓐ is formed due to copper corrosion, and thus a defect, ie, a lead breakage, is caused when the circuit in which the electrical wiring is made becomes weak.
또한 주석 도금시 휘스커가 발생되고, 시간의 경과와 함께 휘스커가 성장될 경우에는 배선패턴간 쇼트(short)가 유발되기도 한다. 주석 도금시 발생하는 휘스커는 도금 두께가 두꺼울수록 발생 빈도가 높고, 그 두께가 얇을수록 발생 빈도가 감소하는 것으로 알려져 있으나, 리드 접착시 충분한 본딩(Bonding)성을 제공하기 위해서는 도금층을 일정 두께 이상으로 형성시켜야 하므로, 휘스커 발생 문제는 항상 뒤따른다 해도 과언이 아니다. In addition, whiskers are generated during tin plating, and if whiskers grow over time, a short between wiring patterns may be caused. Whiskers generated during tin plating are known to have a higher frequency of occurrence when the thickness of the plating is thicker, and the frequency of occurrence of the whisker decreases when the thickness is thinner. It is not an exaggeration to say that whisker generation always follows, as it must be formed.
이를 개선하는 방법으로서, 일본 특개평5-33187호에는 동박 재질의 배선패턴(14) 상에 먼저 두께 0.15㎛ 이상의 두께로 주석을 도금하고, 연이어 열처리를 실시하여 순수 주석층을 Cu-Sn 확산층(18a)으로 만든 다음, 그 위에 다시 주석을 도금을 실시하여 순수 주석 도금층(18b)의 두께를 0.15 ~ 0.8㎛의 두께로 형성하는 것을 특징으로 하는 주석 도금 휘스커의 억제방법이 개시되어 있다.As a method of improving this, Japanese Patent Laid-Open No. 5-33187 first plated tin on a copper foil wiring pattern 14 with a thickness of 0.15 μm or more, followed by heat treatment, thereby forming a pure tin layer as a Cu-Sn diffusion layer ( The method of suppressing tin-plating whiskers, which is made of 18a) and then plated with tin again, forms the thickness of the pure tin plating layer 18b to a thickness of 0.15 to 0.8 mu m.
도 2에는 이와 관련된 종래의 필름 캐리어 테이프 구조를 보인 단면도가 제시되어 있다. 상기 단면도에서 미설명 참조번호 10은 폴리이미드 재질의 절연 필름을 나타내고, 12는 접착제를 나타낸다. 2 is a cross-sectional view showing a conventional film carrier tape structure related thereto. In the cross-sectional view, reference numeral 10 denotes an insulating film made of polyimide, and 12 denotes an adhesive.
즉, 특개평5-33187호 기재 발명에서는 주석 도금층을 형성하고 이 주석 도금층을 가열처리하여 상기 주석 도금층에 동을 확산시킨 후, 다시 도금을 실시하여 동이 확산된 주석 도금층(18a) 표면에 순수 주석 도금층(18b)을 형성하는 방식으로 휘스커 형성을 막고 있다. That is, in the invention described in Japanese Patent Application Laid-Open No. 5-33187, a tin plating layer is formed, the tin plating layer is heat treated to diffuse copper into the tin plating layer, and then plating is performed again to pure tin on the surface of the tin plating layer 18a in which copper is diffused. Whisker formation is prevented by forming the plating layer 18b.
그러나 상기 발명 역시 솔더 레지스트(16)를 도포한 후 도금을 실시하므로 종래의 도금과 마찬가지로 솔더 레지스트(16)의 계면에 도금액이 침입하여 배선패턴(14)에 공동부가 형성되는 문제는 여전히 존재한다. However, since the present invention also performs plating after applying the solder resist 16, there is still a problem that a cavity is formed in the wiring pattern 14 due to the plating liquid penetrating into the interface of the solder resist 16 as in the conventional plating.
이와 같은 솔더 레지스트 계면으로부터의 도금액 침입을 방지하기 위해 일본 특개2000-36521에는 배선패턴의 보호 목적에서 도포되는 솔더 레지스트를 배선패턴에 도금층을 형성한 후에 도포하는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법이 개시되어 있다. In order to prevent such a penetration of the plating solution from the solder resist interface, Japanese Patent Laid-Open No. 2000-36521 applies a solder resist applied for the purpose of protecting the wiring pattern after the plating layer is formed on the wiring pattern. A tape and a method of manufacturing the same are disclosed.
도 3에는 이와 관련된 종래의 필름 캐리어 테이프 구조를 보인 단면도가 제시되어 있다. 상기 단면도에서 미설명 참조번호 10은 폴리이미드 재질의 절연 필름을 나타내고, 12는 접착제를 나타낸다. 3 is a cross-sectional view showing a related art film carrier tape structure. In the cross-sectional view, reference numeral 10 denotes an insulating film made of polyimide, and 12 denotes an adhesive.
특개2000-36521에 기재된 발명에 의하면, 도금 및 열처리에 의해 배선패턴(14) 표면에 동이 확산된 주석 도금층(18a)을 먼저 형성한 후, 솔더 레지스트(16)를 도포하고 있으므로 도금액이 솔더 레지스트(16)의 계면으로 침입하는 일은 일어날 수 없고, 또 도금층(18a),(18b) 형성이 1, 2차로 나뉘어져 있어 휘스커 발생 또한 억제할 수 있다고 기재되어 있다. According to the invention described in Japanese Patent Application Laid-Open No. 2000-36521, after the tin plating layer 18a in which copper is diffused is formed on the surface of the wiring pattern 14 by plating and heat treatment, the solder resist 16 is applied. It is described that intrusion into the interface of 16) cannot occur, and the formation of the plating layers 18a and 18b is divided into primary and secondary, and whisker generation can also be suppressed.
상기 발명을 적용할 경우, "1차 도금→열처리→솔더 레지스트 도포→2차 도금"의 공정 단계를 거쳐 테이프 제조가 이루어지므로, 솔더 레지스트(16)의 계면에 도금액이 침입하므로써 야기되는 리드 파손이나 도금층 형성시 야기되는 휘스커 발생을 억제할 수 있게 된다. In the case of applying the above invention, the tape is manufactured through the process steps of "primary plating-> heat treatment-> solder resist coating-> secondary plating". Whisker generation caused by the plating layer formation can be suppressed.
하지만, 이 경우는 솔더 레지스트(16) 도포 공정이 1,2차 도금 공정 사이에 들어가 있어, 공정 진행 자체가 비효율적이고 번거로울 뿐 아니라 이로 인해 공정 소요시간이 길어지게 되고, 상기 테이프가 금속성 먼지 등과 같은 파티클 성분들에 노출되는 시간 또한 증가될 수 밖에 없어 불량 발생 확률이 증가되는 등의 또 다른 문제가 발생된다. In this case, however, the application process of the solder resist 16 is interposed between the 1st and 2nd plating processes, and the process progress is not only inefficient and cumbersome, but also the process time is long, and the tape may be formed of metallic dust. Another problem arises such that the exposure time to the particle components can also be increased, increasing the probability of failure.
본 발명의 목적은, 휘스커 발생을 억제하고 리드 파손을 막을 수 있는 필름 캐리어 테이프를 제공함에 있다. An object of the present invention is to provide a film carrier tape which can suppress whiskers and prevent lead breakage.
본 발명의 다른 목적은 공정 진행상의 번거로움이나 이로 인해 야기되는 기타 문제 발생없이도 상기 구조의 필름 캐리어 테이프를 용이하게 제조할 수 있는 제조방법을 제공함에 있다.Another object of the present invention is to provide a manufacturing method which can easily manufacture the film carrier tape of the above structure without the inconvenience of process progression or other problems caused by this.
상기 목적을 달성하기 위하여 본 발명에서는, 도전층이 적층된 절연필름의 상기 도전층을 식각하여 원하는 배선패턴을 형성한 전자부품 실장용 필름 캐리어 테이프로서, 상기 배선패턴의 표면 노출부에 형성되며 상기 도전층 성분을 함유하는 제 1 도금층과, 상기 제 1 도금층의 표면 노출부에 형성되며 상기 도전층 성분을 함유하지 않은 제 2 도금층 및 리드 부분을 제외한 상기 제 2 도금층 상에 형성된 보호층으로 이루어진 필름 캐리어 테이프가 제공된다. In order to achieve the above object, in the present invention, a film carrier tape for mounting an electronic component in which a desired wiring pattern is formed by etching the conductive layer of an insulating film having a conductive layer laminated thereon, the film carrier tape being formed on a surface exposed portion of the wiring pattern. A film comprising a first plating layer containing a conductive layer component and a protective layer formed on the surface exposed portion of the first plating layer and formed on the second plating layer except for a lead portion and a second plating layer not containing the conductive layer component. Carrier tape is provided.
상기 다른 목적을 달성하기 위하여 본 발명에서는, 도전층이 적층된 절연필름의 상기 도전층을 식각하여 상기 필름 상에 배선패턴을 형성하는 단계와, 상기 배선패턴의 표면 노출부에 제 1 도금층을 형성하는 단계와, 상기 제 1 도금층의 표면 노출부에 제 2 도금층을 형성하는 단계와, 열처리를 실시하여 상기 제 1 도금층을 상기 도전층 성분을 함유하는 합금층 재질로 형성시키는 단계 및 리드 부분을 제외한 상기 제 2 도금층 상에 보호층을 도포하는 단계를 포함하는 필름 캐리어 테이프 제조방법이 제공된다. In order to achieve the above another object, in the present invention, forming a wiring pattern on the film by etching the conductive layer of the insulating film laminated with a conductive layer, and forming a first plating layer on the surface exposed portion of the wiring pattern Forming a second plating layer on a surface exposed portion of the first plating layer, performing a heat treatment to form the first plating layer from an alloy layer material containing the conductive layer component, and excluding a lead portion. There is provided a film carrier tape manufacturing method comprising applying a protective layer on the second plating layer.
이때, 도전층 성분을 함유하는 제 1 도금층은 0.01 ~ 0.2 ㎛ 두께로 형성하는 것이 바람직하고, 도전층 성분을 함유하지 않은 제 2 도금층은 0.01 ~ 0.5 ㎛ 두께로 형성하는 것이 바람직하다. At this time, it is preferable to form the 1st plating layer containing a conductive layer component at 0.01-0.2 micrometer thickness, and it is preferable to form the 2nd plating layer which does not contain a conductive layer component at 0.01-0.5 micrometer thickness.
한편, 상기 공정은 제 1 및 제 2 도금층 형성후 각각 세정 단계를 더 포함하는 방식으로 진행할 수도 있고, 반면 제 2 도금층 형성후 세정 및 건조 단계를 더 포함하는 방식으로 진행할 수도 있다. On the other hand, the process may proceed in a manner that further includes a cleaning step after the first and second plating layer, respectively, while the process may further comprise a cleaning and drying step after the formation of the second plating layer.
상기 공정을 적용하여 필름 캐리어 테이프를 제조할 경우, 도금층을 형성한 상태에서 솔더 레지스트 재질의 보호층이 도포되므로, 솔더 레지스트의 계면에 도금액이 침입하므로써 야기되는 리드 파손을 막을 수 있게 된다. 또한, 도금층이 이단 선도금 방식으로 형성되므로 휘스커 발생을 억제할 수 있고, 1·2차 도금 공정이 연속해서 진행되므로 공정진행 절차가 효율적이고 간편하다. When the film carrier tape is manufactured by applying the above process, since a protective layer made of a solder resist material is applied in a state in which a plating layer is formed, lead breakage caused by infiltration of a plating solution into the interface of the solder resist can be prevented. In addition, since the plating layer is formed in a two-stage lead metal method, whisker generation can be suppressed, and the first and second plating processes are continuously performed, so the process progress procedure is efficient and simple.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 4는 본 발명에서 제안된 필름 캐리어 테이프의 리드 부분을 도시한 단면도이다. 이를 참조하여 그 제조방법을 제 5 단계로 구분하여 설명하면 다음과 같다. 4 is a cross-sectional view showing a lead portion of the film carrier tape proposed in the present invention. Referring to this, the manufacturing method is described by dividing into a fifth step as follows.
제 1 단계로서, 구리 재질의 도전층이 적층되어 있는 가요성 절연필름(10)의 상기 도전층 위에 포토 레지스트 도포, 노광, 현상 공정을 거쳐 배선패턴이 형성될 부분을 한정하는 포토레지스트 패턴을 형성하고, 이를 마스크로해서 하부 도전층을 식각한 다음, 포토레지스트 패턴을 제거하여 배선패턴(14)을 형성한다. 이때, 상기 도전층을 식각하여 배선패턴(14)을 형성하는 방법은 산성의 에칭액을 도전층에 분사하여 식각하는 습식에칭방법을 이용한다. As a first step, a photoresist pattern is formed on the conductive layer of the flexible insulating film 10 having a copper conductive layer laminated thereon to define a portion where a wiring pattern is to be formed through photoresist coating, exposure, and development processes. The lower conductive layer is etched using this as a mask, and then the photoresist pattern is removed to form the wiring pattern 14. In this case, a method of forming the wiring pattern 14 by etching the conductive layer uses a wet etching method in which an acidic etching solution is sprayed onto the conductive layer and etched.
제 2 단계로서, 상기 배선패턴(14) 전체를 주석으로 1차 도금하여 상기 패턴(14)의 표면에 제 1 주석 도금층(18a)을 형성하고, 세정 작업을 실시한다. 이때, 상기 제 1 주석 도금층(18a)은 0.01 ~ 0.2 ㎛ 두께로 형성하는 것이 바람직하며, 1차 도금 공정은 도금액조에 배선패턴을 담가서 도핑하는 디핑(Dipping) 무전해 도금방식으로 진행된다. As a second step, the entire wiring pattern 14 is first plated with tin to form a first tin plating layer 18a on the surface of the pattern 14, and a cleaning operation is performed. In this case, the first tin plating layer 18a is preferably formed to a thickness of 0.01 ~ 0.2 ㎛, the primary plating process is carried out by a dipping electroless plating method by dipping the wiring pattern in the plating solution bath.
제 3 단계로서, 상기 배선패턴(14)에 다시 2차 도금을 행하여 제 1 주석 도금층(18a)의 표면에 제 2 주석 도금층(18b)을 형성하고, 세정 및 건조 작업을 실시한다. 이때, 상기 제 2 주석 도금층(18b)은 0.01 ~ 0.5 ㎛ 두께로 형성하는 것이 바람직하다. 이 경우 역시 2차 도금 공정은 도금액조에 배선패턴을 담가서 도핑하는 디핑 무전해 도금방식이 이용된다. As a third step, the wiring pattern 14 is subjected to secondary plating again to form a second tin plating layer 18b on the surface of the first tin plating layer 18a, and the cleaning and drying operations are performed. At this time, the second tin plating layer 18b is preferably formed to a thickness of 0.01 ~ 0.5 ㎛. In this case, a secondary plating process is also performed by a dipping electroless plating method in which a wiring pattern is immersed in a plating solution bath.
제 4 단계로서, 오븐에서 고온 열처리 공정을 실시하여, 제 1 주석 도금층(18a) 전체에 도전층 성분 즉, 구리 성분이 확산되게 한다. 그 결과, 제 1 주석 도금층(18a)이 "구리-주석" 성분의 합금층 재질로 바뀐다. As a fourth step, a high temperature heat treatment process is performed in an oven so that the conductive layer component, i.e., the copper component, is diffused over the entire first tin plating layer 18a. As a result, the first tin plating layer 18a is changed to the alloy layer material of the "copper-tin" component.
제 5 단계로서, 리드 부분을 제외한 상기 제 2 주석 도금층(18b) 상에 보호층으로서, 솔더 레지스트(16)을 도포하고 이를 건조 경화시킨다.As a fifth step, a solder resist 16 is applied as a protective layer on the second tin plating layer 18b except for the lead portion and dried and cured.
그 결과, 절연필름(10) 상에는 도전층 재질의 배선패턴(14)이 형성되고, 상기 배선패턴(14)의 표면 노출부를 따라서는 도전층 성분이 함유된 제 1 주석 도금층(18a)과 도전층 성분이 함유되지 않은 제 2 주석 도금층(18b)이 순차 적층되며, 리드 부분을 제외한 상기 제 2 주석 도금층(18b) 상에는 보호층으로서, 솔더 레지스트(16)가 도포되는 구조의 필름 캐리어 테이프가 완성된다. As a result, the wiring pattern 14 of the conductive layer material is formed on the insulating film 10, and the first tin plating layer 18a and the conductive layer containing the conductive layer component are formed along the surface exposed portion of the wiring pattern 14. The 2nd tin plating layer 18b which does not contain a component is sequentially laminated, and the film carrier tape of the structure by which the soldering resist 16 is apply | coated as a protective layer on the said 2nd tin plating layer 18b except a lead part is completed. .
상기 공정에 의거하여 필름 캐리어 테이프를 제조할 경우, 주석 도금층(18a),(18b)이 이단 선도금 공정 즉, 솔더 레지스트 도포 전에 도금층을 2회에 걸쳐 얇은 층으로 나누어 형성하는 공정에 의해 제조되므로, 소정 두께의 도금층을 1회에 단층 구조로 형성하는 것에 비해 휘스커 발생을 현저히 감소시킬 수 있고, 배선패턴(14) 간의 쇼트를 막을 수 있게 된다. In the case of manufacturing the film carrier tape based on the above process, the tin plating layers 18a and 18b are manufactured by a two-stage lead gold process, that is, a process of forming the plating layer into thin layers twice before forming the solder resist. As compared with forming a plating layer having a predetermined thickness in a single layer structure, whisker generation can be significantly reduced, and a short between the wiring patterns 14 can be prevented.
또한 1, 2차 도금을 행한 후 솔더 레지스트(16)가 도포되므로 솔더 레지스트(16)의 계면으로 도금액이 침입하는 것을 차단할 수 있고, 배선패턴(14)의 외부 노출을 방지할 수 있으며, 그에 따라 배선패턴이 부식되는 것을 막을 수 있게 된다. 따라서, 리드 파손 등의 불량이 발생하지 않게 된다. In addition, since the solder resist 16 is applied after the first and second plating, the intrusion of the plating liquid into the interface of the solder resist 16 can be prevented, and the external exposure of the wiring pattern 14 can be prevented. It is possible to prevent the wiring pattern from corroding. Therefore, a defect such as lead breakage does not occur.
게다가, "1차 도금→2차 도금→열처리→솔더 레지스트 도포"의 공정 단계를 거쳐 필름 캐리어 테이프가 제조되므로 1,2차 도금 사이에 솔더 레지스트(16) 도포 공정이 포함되던 종래에 비해 그 프로세스 처리가 효율적이고 간편할 뿐 아니라 공정 소요시간 또한 줄일 수 있게 된다. In addition, since the film carrier tape is manufactured through the process steps of "primary plating → secondary plating → heat treatment → solder resist application,” the process is compared with the conventional process in which the solder resist 16 application process was included between the first and second plating. Not only is this process efficient and simple, it also reduces process time.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있다. Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be variously modified and implemented by those skilled in the art without departing from the technical scope of the present invention.
이상에서 살펴본 바와 같이 본 발명에 의하면, 도금층 형성후 솔더 레지스트가 도포되므로 솔더 레지스트의 계면으로 도금액이 침입하는 것을 차단할 수 있어 배선패턴 부식 및 리드 파손 등과 같은 형태의 불량이 유발되는 것을 사전에 막을 수 있고, 주석 도금층이 이단 선도금 방식으로 형성되므로 휘스커 발생을 억제할 수 있다. 또한, 1·2차 도금 공정이 연속해서 진행된 상태에서 후속 솔더 레지스트 도포 공정이 진행되므로 공정 소요시간을 줄일 수 있을 뿐 아니라 공정진행 절차를 보다 효율적으로 관리할 수 있다. As described above, according to the present invention, since the solder resist is applied after the plating layer is formed, the plating solution can be prevented from invading into the interface of the solder resist, thereby preventing the occurrence of defects such as wiring pattern corrosion and lead breakage in advance. In addition, since the tin plating layer is formed by a two-stage lead metal method, whisker generation can be suppressed. In addition, the subsequent solder resist coating process is performed in a state where the primary and secondary plating processes are continuously performed, thereby reducing the process time and managing the process progress more efficiently.
도 1은 종래 기술의 일 예로서, 필름 캐리어 테이프의 리드 부분을 도시한 단면도이다. 1 is a cross-sectional view showing a lead portion of a film carrier tape as an example of the prior art.
도 2는 종래의 기술의 다른 예로서, 필름 캐리어 테이프의 리드 부분을 도시한 단면도이다.2 is a cross-sectional view showing a lead portion of the film carrier tape as another example of the related art.
도 3은 종래 기술의 또 다른 예로서, 필름 캐리어 테이프의 리드 부분을 도시한 단면도이다.3 is a cross-sectional view showing a lead portion of the film carrier tape as another example of the prior art.
도 4는 본 발명의 일 실시예로서, 필름 캐리어 테이프의 리드 부분을 도시한 단면도이다.4 is a cross-sectional view showing a lead portion of the film carrier tape as one embodiment of the present invention.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0040181A KR100495932B1 (en) | 2003-06-20 | 2003-06-20 | Film Carrier Tape and Method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0040181A KR100495932B1 (en) | 2003-06-20 | 2003-06-20 | Film Carrier Tape and Method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040110734A KR20040110734A (en) | 2004-12-31 |
| KR100495932B1 true KR100495932B1 (en) | 2005-06-16 |
Family
ID=37383085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0040181A KR100495932B1 (en) | 2003-06-20 | 2003-06-20 | Film Carrier Tape and Method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100495932B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101753692B1 (en) * | 2016-02-05 | 2017-07-19 | 스템코 주식회사 | Flexible printed circuit boards, electronic device including the same and method for manufacturing flexible printed circuit boards |
| CN107346747A (en) * | 2017-06-05 | 2017-11-14 | 安徽华东光电技术研究所 | A kind of chip welding method |
| WO2018235971A1 (en) * | 2017-06-20 | 2018-12-27 | 스템코 주식회사 | Flexible printed circuit board, electronic device comprising same, and method for manufacturing flexible printed circuit board |
-
2003
- 2003-06-20 KR KR10-2003-0040181A patent/KR100495932B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101753692B1 (en) * | 2016-02-05 | 2017-07-19 | 스템코 주식회사 | Flexible printed circuit boards, electronic device including the same and method for manufacturing flexible printed circuit boards |
| CN107346747A (en) * | 2017-06-05 | 2017-11-14 | 安徽华东光电技术研究所 | A kind of chip welding method |
| WO2018235971A1 (en) * | 2017-06-20 | 2018-12-27 | 스템코 주식회사 | Flexible printed circuit board, electronic device comprising same, and method for manufacturing flexible printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040110734A (en) | 2004-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| JP4609074B2 (en) | Wiring board and method of manufacturing wiring board | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP2007081214A (en) | Method of manufacturing printed circuit board | |
| KR100495932B1 (en) | Film Carrier Tape and Method of fabricating the same | |
| JP2000091743A (en) | Build-up multilayered substrate and its manufacture | |
| JP2713037B2 (en) | Printed wiring board and manufacturing method thereof | |
| US20240138076A1 (en) | Method for manufacturing wiring substrate | |
| KR100694668B1 (en) | Manufacturing method of package substrate without lead line for plating | |
| US20220369456A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| KR20030075824A (en) | The fabrication method of printed circuit board for semiconductor package having tailless pattern | |
| KR100355746B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing the same | |
| JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
| JP2001168147A (en) | Method of manufacturing film carrier tape for mounting electronic components | |
| JP4359990B2 (en) | Film carrier manufacturing method | |
| JP2022176709A (en) | printed wiring board | |
| US20030182797A1 (en) | Fabrication method of circuit board | |
| KR100448265B1 (en) | A process of Tin Double Plating at TAPE AUTOMATED BONDING and CHIP on Film | |
| KR101055505B1 (en) | Printed circuit board and manufacturing method thereof | |
| JP3812280B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
| JP4591098B2 (en) | Manufacturing method of semiconductor device mounting substrate | |
| JP2002329754A (en) | Method for manufacturing tape carrier | |
| JP4359992B2 (en) | Film carrier manufacturing method | |
| JP2008198932A (en) | Electronic part mounting substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120608 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130610 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |