JP2713037B2 - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof

Info

Publication number
JP2713037B2
JP2713037B2 JP4203630A JP20363092A JP2713037B2 JP 2713037 B2 JP2713037 B2 JP 2713037B2 JP 4203630 A JP4203630 A JP 4203630A JP 20363092 A JP20363092 A JP 20363092A JP 2713037 B2 JP2713037 B2 JP 2713037B2
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4203630A
Other languages
Japanese (ja)
Other versions
JPH0653640A (en
Inventor
龍一 川瀬
和博 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP4203630A priority Critical patent/JP2713037B2/en
Publication of JPH0653640A publication Critical patent/JPH0653640A/en
Application granted granted Critical
Publication of JP2713037B2 publication Critical patent/JP2713037B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子部品を表面実装す
る為のパッドを有するプリント配線板とその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board having pads for surface mounting electronic components and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、プリント配線板に電子部品を実装
する際に、この電子部品を実装し易いように、プリント
配線板の電子部品実装の為のパッドに半田を施す場合
と、電子部品実装の為の表面パッド部に半田を施す代わ
りに、露出した銅表面にプリフラックスをコートする場
合とがある。電子部品実装の為のパッドに半田を施す場
合には、例えば次の工程を経て製造されている。片面プ
リント配線板を例にとって説明する。
2. Description of the Related Art Conventionally, when mounting an electronic component on a printed wiring board, soldering is performed on pads for mounting the electronic component on the printed wiring board so that the electronic component can be easily mounted. In some cases, instead of applying solder to the surface pad for this purpose, the exposed copper surface is coated with a pre-flux. When solder is applied to a pad for mounting electronic components, it is manufactured through the following steps, for example. A description will be given taking a single-sided printed wiring board as an example.

【0003】基材に絶縁性の接着剤であるプリプレグ
(ガラス不織布にエポキシ樹脂を含浸させ、半硬化させ
たもの)と銅箔を積層し、無電解めっき、電解めっきを
行い、最外層の銅箔表面の銅めっきを行う。次に、導体
パターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像して、レジストを形成し、外
層回路の配線パターンを形成し、硫酸銅めっきによりレ
ジストののっていない外層回路の配線パターンに銅を厚
付けし、その外層回路配線パターンの銅表面に半田を電
解めっきでつけ、半田層を形成する。
[0003] A prepreg (a glass nonwoven fabric impregnated with an epoxy resin and semi-cured) and a copper foil are laminated on a substrate and subjected to electroless plating and electrolytic plating to form an outermost copper layer. Perform copper plating on the foil surface. Next, a dry film is laminated to form a conductor pattern, a positive film of a desired conductor pattern is adhered to the dry film, exposed and developed, a resist is formed, and a wiring pattern of an outer layer circuit is formed. Then, copper is applied to the wiring pattern of the outer layer circuit having no resist by copper sulfate plating, and solder is applied to the copper surface of the outer layer circuit wiring pattern by electrolytic plating to form a solder layer.

【0004】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、エッチングレジストと
して、使用した半田層を溶解除去し、電子部品の実装の
為のパッド以外にソルダーレジストを塗布する。(尚こ
こまでの製造工程は、次に説明するプリフラックスを塗
布する多層プリント配線板の製造工程と同一となる。)
Then, the dry film is removed,
Etching is performed using the solder layer as a resist to provide a desired conductor pattern. After that, as an etching resist, the used solder layer is dissolved and removed, and a solder resist is applied to pads other than pads for mounting electronic components. (The manufacturing process up to this point is the same as the manufacturing process of a multilayer printed wiring board to which a pre-flux is applied as described below.)

【0005】ソルダーレジストを塗布し終わった多層プ
リント配線板は、電子部品を実装する際にはんだのぬれ
性をよくするために、予め配線板に半田を塗布しておく
ことが必要であり、230℃から240℃の溶融半田槽
に配線板を3〜5秒浸漬させ、配線板を鉛直方向に引き
上げたあと余分な半田を熱風エアーで吹き飛ばし電子部
品実装用のパッドに半田層を形成するプリント配線板を
得る製造方法がある。
[0005] In order to improve the wettability of the solder when mounting electronic components, it is necessary to apply solder to the wiring board in advance on the multilayer printed wiring board on which the solder resist has been applied. Printed wiring in which a wiring board is immersed in a molten solder bath at a temperature of ℃ to 240 ° C for 3 to 5 seconds, the wiring board is pulled up in a vertical direction, and excess solder is blown off with hot air to form a solder layer on pads for mounting electronic components. There is a manufacturing method for obtaining a board.

【0006】それに対し、プリフラックスを塗布するプ
リント配線板の製造方法は、上記の多層プリント配線板
の製造方法のソルダーレジストを塗布する工程までは同
一であるのでソルダーレジスト塗布後の工程から述べる
と、ソルダーレジスト塗布後のプリント配線板は電子部
品を実装するためのパッド等の銅が露出した部分にソフ
トエッチングにより、表面処理を行い、プリフラックス
を塗布してプリント配線板を得る。
On the other hand, the method of manufacturing a printed wiring board to which a pre-flux is applied is the same as the above-described method of manufacturing a multilayer printed wiring board up to the step of applying a solder resist. On the printed wiring board after the solder resist is applied, a surface treatment is performed by soft etching on a portion where copper is exposed, such as a pad for mounting an electronic component, and a pre-flux is applied to obtain a printed wiring board.

【0007】[0007]

【発明が解決しようとする課題】しかし、近年電子実装
部品の高集積化、小型化により、電子実装部品のリード
の幅が狭くなり、また、リードとリードの間の幅もせま
くなってきたことにより、例えば電子部品を実装する為
のパッドの幅が0.20mm以下で、パッドとパッドの
幅が0.10mm以下のような高密度のパッドには、電
子部品を実装する際にクリーム半田を使用しないかわり
に半田を厚付けすることが求められており、疎らなパッ
ドには、実装が簡単なプリフラックスを塗布したプリン
ト配線板、即ち、パッド密度によりパッドに半田層とプ
リフラックスが混在するプリント配線板が求められてき
ている。
However, in recent years, the width of the leads of electronic mounted components has been reduced due to the high integration and miniaturization of electronic mounted components, and the width between the leads has also been reduced. For example, cream solder is used when mounting electronic components on high-density pads such as pads with a width of 0.20 mm or less for mounting electronic components and widths of 0.10 mm or less for pads. It is required to thicken the solder instead of using it.For sparse pads, a printed wiring board coated with pre-flux that is easy to mount, that is, a pad layer contains a solder layer and a pre-flux depending on the pad density There is a need for printed wiring boards.

【0008】上記のような、電子部品を実装する為のパ
ッドに半田層が設けられている場合とプリフラックスが
塗布されているパッドが混在するパッドを有するプリン
ト配線板を得る為には、最初に半田層を形成し、その後
プリフラックスを塗布すればよいのだが、次のような問
題点がある。一つには、プリフラックスを塗布するため
には、銅表面を洗浄、エッチングして表面処理しなけれ
ばならないので、図1のように半田層(4)(4a)が
露出したままの状態でそのような表面処理を行うと半田
層が浸食されるという問題がある。上記問題は、エッチ
ングの浸食から保護するために、半田部分に保護マスク
を形成すればよいことであるが、保護マスクとしてドラ
イフィルムを用いると剥離の際に、半田、プリフラック
スが剥離液により浸食されるという問題がある。
In order to obtain a printed wiring board having a pad in which a solder layer is provided on a pad for mounting an electronic component and a pad on which a pre-flux is applied as described above, first, It is sufficient to form a solder layer and then apply a pre-flux, but there are the following problems. For one, in order to apply a pre-flux, the copper surface must be cleaned, etched and surface-treated, so that the solder layers (4) and (4a) are exposed as shown in FIG. When such a surface treatment is performed, there is a problem that the solder layer is eroded. The above problem is that a protective mask may be formed on the solder part in order to protect it from etching erosion.However, when a dry film is used as the protective mask, the solder and pre-flux are eroded by the peeling liquid when peeling. There is a problem that is.

【0009】[0009]

【課題を解決するための手段】すなわち、請求項1に記
載の発明は、電子部品を表面実装する為のパッドを有す
るプリント配線板の同一表面上のパッドに於いて、該パ
ッドが高密度に設けられたパッドには半田層を設け、疎
らに設けられたパッドにはプリフラックスが塗布されて
いることを特徴とするプリント配線板であり、請求項2
に記載の発明は、電子部品を表面実装する為のパッドを
有するプリント配線板において、該パッドの一部のパッ
ドには半田層を設け、該半田層に剥離可能な保護マスク
を積層し、その他のパットを覆うようにプリフラックス
を塗布し、その後、前記保護マスクを剥離することを特
徴とするプリント配線板の製造方法であり、請求項3に
記載の発明は、特に保護マスクがピールコートインキ或
いはテープによって形成されることを特徴とする請求項
2に記載のプリント配線板の製造方法である。
That is, according to the first aspect of the present invention, in a pad on the same surface of a printed wiring board having pads for mounting electronic components on a surface, the pads have a high density. The printed wiring board according to claim 2, wherein a solder layer is provided on the provided pad, and a pre-flux is applied to the sparsely provided pad.
The invention described in (1) is a printed wiring board having pads for surface mounting electronic components, a solder layer is provided on some of the pads, a peelable protective mask is laminated on the solder layer, and the like. 4. A method for manufacturing a printed wiring board, comprising applying a pre-flux to cover a pad, and then peeling off the protective mask. The invention according to claim 3, wherein the protective mask is a peel coat ink. Alternatively, the method is a method for manufacturing a printed wiring board according to claim 2, wherein the printed wiring board is formed by a tape.

【0010】[0010]

【作用】このような技術手段によれば、最初に半田層を
形成しても、その半田に保護マスクを塗布するので、プ
リフラックスを塗布する為のエッチングによる表面処理
を施しても半田が浸食されることはない。更に、保護マ
スクをピールコートインキまたはテープによりを設けれ
ば、保護マスク剥離の際に、半田、プリフラックス塗布
部が浸食されることがないので、電子部品実装のための
パッドに半田層とプリフラックスが混在するプリント配
線板を得ることができる。
According to such technical means, even if a solder layer is formed first, a protective mask is applied to the solder, so that even if a surface treatment by etching for applying a pre-flux is performed, the solder is eroded. It will not be done. Furthermore, if the protective mask is provided with a peel coat ink or a tape, when the protective mask is peeled off, the solder and pre-flux applied portions are not eroded, so that the solder layer and the solder layer are applied to the pads for mounting electronic components. A printed wiring board in which flux is mixed can be obtained.

【0011】[0011]

【実施例】図1から図4は本発明の第1及び第2の実施
例のプリント配線板の製造過程を表す要部断面図であ
る。基材(1)に絶縁性の接着剤であるプリプレグ(ガ
ラス不織布にエポキシ樹脂を含浸させ、半硬化させたも
の)と銅箔を積層し、無電解めっき、電解めっきを行
い、最外層の銅箔表面に銅めっきを行う。次に、導体パ
ターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像してレジストを形成し外層回
路の配線パターンを形成し、硫酸銅めっきによりレジス
トののっていない外層回路の配線パターンに銅を厚付け
し、その外層回路配線パターンの銅表面に半田を電解め
っきでつけ、半田層を形成する。
1 to 4 are cross-sectional views of a main part showing a manufacturing process of a printed wiring board according to first and second embodiments of the present invention. A prepreg (insulating glass non-woven fabric impregnated with an epoxy resin and semi-cured) and a copper foil are laminated on the base material (1), and electroless plating and electrolytic plating are performed. Copper plating is performed on the foil surface. Next, a dry film is laminated to form a conductor pattern, a positive film of a desired conductor pattern is adhered to the dry film, exposed and developed to form a resist, and a wiring pattern of an outer layer circuit is formed. Copper is applied to the wiring pattern of the outer layer circuit having no resist by copper plating, and solder is applied to the copper surface of the outer layer circuit wiring pattern by electrolytic plating to form a solder layer.

【0012】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、その導体パターンのう
ち電子部品実装の為のパッドの幅が0.15mm、パッ
ドとパッドの幅が0.10mmの高密度にパッド(2)
が設けられた半田層(4)を残す部分にレジストを形成
する為にドライフィルムをラミネートし、ネガフィルム
をのせて露光、現像し、レジストを形成させる。そし
て、前記レジストを形成した半田層を残す部分、即ち高
密度に設けられたパッド部分以外の疎らに設けられたパ
ッド(3)及び配線パターンの部分の半田は融解除去し
て半田を剥離する。
Then, the dry film is removed,
Etching is performed using the solder layer as a resist to provide a desired conductor pattern. Thereafter, the pad (2) has a high-density pad having a width of 0.15 mm and a width of 0.10 mm between the pads for mounting electronic components in the conductor pattern.
In order to form a resist on a portion where the solder layer (4) provided with is left, a dry film is laminated, a negative film is placed thereon, and exposure and development are performed to form a resist. Then, the solder of the portion where the solder layer on which the resist is formed, that is, the sparsely provided pad (3) and the wiring pattern portion other than the pad portion provided at a high density is melted and removed, and the solder is separated.

【0013】その後ドライフィルムを剥離し、残した半
田層を加熱処理により半田を溶融、均質合金化する。そ
して、ソルダーレジスト(5)を塗布する。よって、上
記実施例に於いては、図1のように電子部品実装用のパ
ッドが密な部分(2)に半田(4)が残り、疎ら部分
(3)には、半田が剥離され、銅が露出している。
Thereafter, the dry film is peeled off, and the remaining solder layer is heated to melt the solder to form a homogeneous alloy. Then, a solder resist (5) is applied. Therefore, in the above embodiment, as shown in FIG. 1, the solder (4) remains in the portion (2) where the pads for mounting electronic components are dense, and the solder is peeled in the sparse portion (3), and the copper is removed. Is exposed.

【0014】以上のようにして成形したプリント配線板
は、半田層(4)の半田はそのまま残し、半田ののって
いない導体パターンにプリフラックスを塗布するため
に、表面を洗浄し、そして前記の製造工程のおいて導体
パターンの表面は酸化しているので酸化皮膜を排除し、
且つ電子部品実装時に半田が良好な状態でのり、実装が
確実に行われるように、表面を粗化する目的でエッチン
グを行い表面処理をおこなう。その時、エッチングによ
り、半田(4)が浸食されないように、半田(4)の部
分に図2のようにピールコートインキ(商品名:448
D,製造:アサヒ)をスクリーン印刷で半田ののった導
体パターンより0.05mm幅広に印刷して保護マスク
(6)を形成する。保護マスク(6)を形成したのち、
水洗いし、エッチングにより表面処理を行う。次に図3
のようにプリフラックス(7)(メック社製、R−40
00)をロールコーターにより1.0〜2.0μmの厚
でプリント配線板全面に塗布する。ここでプリフラック
ス(7)をプリント配線板全面に塗布するので、半田の
のっていない導体パターンには、プリフラックス(7)
が塗布される。
The printed wiring board formed as described above has its surface washed to leave the solder of the solder layer (4) as it is and to apply a pre-flux to the conductor pattern without solder. In the manufacturing process, the surface of the conductor pattern is oxidized, so the oxide film is removed,
In addition, etching is performed to roughen the surface and surface treatment is performed so that the solder can be put in a good state at the time of mounting electronic components and mounting can be performed reliably. At this time, as shown in FIG. 2, a peel coat ink (product name: 448) is applied to the solder (4) so that the solder (4) is not eroded by etching.
D, Manufacture: Asahi) is printed by screen printing so as to be 0.05 mm wider than the conductor pattern on which the solder is applied, to form a protective mask (6). After forming the protection mask (6),
Wash with water and perform surface treatment by etching. Next, FIG.
Preflux (7) (manufactured by MEC, R-40
00) is applied to the entire surface of the printed wiring board with a thickness of 1.0 to 2.0 μm by a roll coater. Here, since the pre-flux (7) is applied to the entire surface of the printed wiring board, the pre-flux (7) is applied to the conductor pattern without solder.
Is applied.

【0015】次に保護マスク(6)をピーリングして剥
離する。そうすれば半田、プリフラックスを浸食するこ
となく、剥離でき、電子部品を実装するための高密度の
パッド(2)には半田が残り、疎らなパッド(3)に
は、プリフラックス(7)が塗布された図4のようなプ
リント配線板を得ることができる。
Next, the protective mask (6) is peeled off and peeled off. Then, the solder and the pre-flux can be peeled off without erosion, and the solder remains on the high-density pad (2) for mounting the electronic component, and the pre-flux (7) on the sparse pad (3). Can be obtained as shown in FIG.

【0016】第2の実施例は、基材(1a)に絶縁性の
接着剤であるプリプレグ(ガラス不織布にエポキシ樹脂
を含浸させ、半硬化させたもの)と銅箔を積層し、無電
解めっき、電解めっきを行い、最外層の銅箔表面の銅め
っきを行う。次に、導体パターンを形成する為にドライ
フィルムをラミネートして、所望する導体パターンのポ
ジフィルムをドライフィルムに密着し、露光、現像して
レジストを形成し、外層回路の配線パターンを形成し、
硫酸銅めっきによりレジストののっていない外層回路の
配線パターンに銅を厚付けし、その外層回路配線パター
ンの銅表面に半田を電解めっきでつけ、半田層を形成す
る。
In the second embodiment, a base material (1a) is laminated with a prepreg (a glass nonwoven fabric impregnated with an epoxy resin and semi-cured) as an insulating adhesive and a copper foil, and electroless plating is performed. Then, electrolytic plating is performed, and copper plating of the outermost copper foil surface is performed. Next, a dry film is laminated to form a conductor pattern, a positive film of a desired conductor pattern is brought into close contact with the dry film, exposed and developed to form a resist, and a wiring pattern of an outer layer circuit is formed.
Copper is thickened on the wiring pattern of the outer layer circuit having no resist by copper sulfate plating, and solder is electrolytically plated on the copper surface of the outer layer circuit wiring pattern to form a solder layer.

【0017】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、レジストとして使用し
た半田層を融解除去する。
Then, the dry film is removed,
Etching is performed using the solder layer as a resist to provide a desired conductor pattern. Thereafter, the solder layer used as the resist is melted and removed.

【0018】次に、上記導体パターンのうち電子部品実
装の為のパッドの幅が0.10mm、パッドとパッドの
幅が0.10mmの高密度に設けられたパッド(2a)
のみに半田層を形成するために、その形成する部分をク
リーニングし、半田層(4a)を形成する。
Next, pads (2a) having a high density of 0.10 mm and 0.10 mm between the pads for mounting electronic components in the conductor pattern.
In order to form a solder layer only on the surface, a portion to be formed is cleaned to form a solder layer (4a).

【0019】よって、電子部品実装用のパットが高密度
の設けられたパッド(2a)には、半田層(4a)が形
成され、疎らに設けられたパッド(3a)及び配線パタ
ーンには、銅が露出している。
Therefore, a solder layer (4a) is formed on the pad (2a) on which pads for mounting electronic components are provided at a high density, and copper (3a) and the wiring pattern provided on the pad (2a) are provided sparsely. Is exposed.

【0020】そして、電子部品実装の為のパッド以外に
はソルダーレジスト(5a)を塗布し、図1のようにソ
ルダーレジスト(5a)を塗布し終わったプリント配線
板は、半田ののっていない疎らパッド(3a)にプリフ
ラックスを塗布するために、塗布表面を洗浄し前記の製
造工程のおいてパターン表面が酸化しているので酸化皮
膜を排除し、且つ電子部品実装時に半田が良好な状態で
のり、実装が確実に行われるように、表面を粗化する目
的でエッチングを行い表面処理をおこなう。よって、エ
ッチングにより、半田が浸食されないように、半田の部
分に例えばテープ(住友3M製、#851)を圧着方式
で半田ののった導体パターンより0.05mm幅広に貼
り合わせ図2のように保護マスク(6a)を形成する。
テープの種類は、上記のほかに住友3M製、#331T
及びマテリアル製タイプ9190、ニットー製SPV2
31等を使用することがでまる。保護マスク(6a)を
形成したのち、水洗いし、ソフトエッチングにより、表
面処理を行い図3のようにプリフラックス(7a)をロ
ールコーターにより1〜2μmの膜圧でプリント配線板
全面に塗布する。ここでプリフレックス(7a)をプリ
ント配線板全面に塗布するので、半田ののっていない疎
らパッド(3a)には、プリフレックスが塗布される。
Then, a solder resist (5a) is applied to pads other than pads for mounting electronic components, and the printed wiring board on which the solder resist (5a) has been applied as shown in FIG. 1 has no solder. In order to apply the pre-flux to the sparse pad (3a), the applied surface is cleaned and the oxide film is removed because the pattern surface is oxidized in the above manufacturing process, and the solder is in good condition when mounting electronic components. In order to assure the mounting, the surface is roughened by etching for the purpose of roughening the surface. Therefore, in order to prevent the solder from being eroded by etching, for example, a tape (manufactured by Sumitomo 3M, # 851) is attached to the solder portion by a crimping method so as to be 0.05 mm wider than the conductor pattern on which the solder is applied, as shown in FIG. A protection mask (6a) is formed.
The type of tape is # 331T made by Sumitomo 3M in addition to the above.
And material type 9190, NITTO SPV2
31 or the like can be used. After the protection mask (6a) is formed, it is washed with water, surface-treated by soft etching, and a preflux (7a) is applied to the entire surface of the printed wiring board by a roll coater at a film pressure of 1 to 2 μm as shown in FIG. Here, since the preflex (7a) is applied to the entire surface of the printed wiring board, the preflex is applied to the sparse pads (3a) on which no solder is applied.

【0021】次に保護マスク(6a)を手作業により剥
離する。そうすれば薬剤で剥離するのではないので半
田、プリフレックスを浸食することなく、剥離でき、電
子実装部品を実装するための表面パット部が半田がのっ
た部分と、プリフレックスがのった部分が混在する図4
のようなプリント配線板を得ることができる。
Next, the protection mask (6a) is manually peeled off. In this case, it is not peeled off by chemicals, so it can be peeled off without eroding the solder and preflex, the part where the surface pad for mounting the electronic mounting parts has the solder on it, and the preflex on it Figure 4 where parts are mixed
Can be obtained.

【0022】[0022]

【発明の効果】以上のように、本発明によれば、電子部
品を実装するためのパッド部に半田層を設けるパッドと
半田層の代わりにプリフラックスを塗布するパッド部が
混在するプリント配線板を得ることが出来、尚且つその
製造方法に於いて、まず半田層を設け、次にプリフラッ
クスを塗布する際に、前記半田層に保護マスクを設けて
からプリフラックスを塗布するので、プリフラックスを
塗布するための、表面処理を行ったときに半田層を浸食
することはない。
As described above, according to the present invention, there is provided a printed wiring board in which a pad for providing a solder layer on a pad for mounting an electronic component and a pad for applying a preflux instead of the solder layer are mixed. Can be obtained, and in the manufacturing method, first, a solder layer is provided, and then, when a pre-flux is applied, a pre-flux is applied after providing a protective mask on the solder layer. Does not erode the solder layer when performing a surface treatment to apply the solder.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1及び第2の実施例の製造過程のプ
リント配線板の要部の断面図である。
FIG. 1 is a cross-sectional view of a main part of a printed wiring board in a manufacturing process according to first and second embodiments of the present invention.

【図2】本発明の第1及び第2の実施例の製造過程のプ
リント配線板の要部の断面図である。
FIG. 2 is a cross-sectional view of a main part of the printed wiring board in a manufacturing process according to the first and second embodiments of the present invention.

【図3】本発明の第1及び第2の実施例の製造過程のプ
リント配線板の要部の断面図である。
FIG. 3 is a cross-sectional view of a main part of a printed wiring board in a manufacturing process according to the first and second embodiments of the present invention.

【図4】本発明の第1及び第2の実施例の製造過程のプ
リント配線板の要部の断面図である。
FIG. 4 is a cross-sectional view of a main part of a printed wiring board in a manufacturing process according to the first and second embodiments of the present invention.

【符号の説明】[Explanation of symbols]

1…基板 1a…基板 2…高密度なパッド 2a…高密度
なパッド 3…疎らなパッド 3a…疎らなパッド 4…半田層 4a
…半田層 5…ソルダーレジスト 5a…ソルダーレジスト 6…保
護マスク 6a…保護マスク 7…プリフラックス 7a…プリフラックス
DESCRIPTION OF SYMBOLS 1 ... Substrate 1a ... Substrate 2 ... High density pad 2a ... High density pad 3 ... Sparse pad 3a ... Sparse pad 4 ... Solder layer 4a
... Solder layer 5 ... Solder resist 5a ... Solder resist 6 ... Protective mask 6a ... Protective mask 7 ... Pre-flux 7a ... Pre-flux

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電子部品を表面実装する為のパッドを有す
るプリント配線板の同一表面上のパッドにおいて、該パ
ッドが高密度に設けられたパッドには半田層を設け、疎
らに設けられたパッドにはプリフラックスが塗布されて
いることを特徴とするプリント配線板。
A pad provided on a same surface of a printed wiring board having pads for mounting electronic components on a same surface, a pad provided with a high density of pads, a solder layer provided, and a pad provided sparsely provided. A pre-flux is applied to the printed wiring board.
【請求項2】電子部品を表面実装する為のパッドを有す
るプリント配線板において、該パッドの一部のパッドに
は半田層を設け、該半田層に剥離可能な保護マスクを積
層し、その他のパッドを覆うようにプリフラックスを塗
布し、その後、前記保護マスクを剥離することを特徴と
するプリント配線板の製造方法。
2. A printed wiring board having pads for surface-mounting electronic components, a solder layer is provided on some of the pads, and a peelable protective mask is laminated on the solder layer. A method for manufacturing a printed wiring board, comprising applying a pre-flux so as to cover a pad, and then removing the protective mask.
【請求項3】上記保護マスクがピールコートインキ或い
はテープによって形成されることを特徴とする請求項2
に記載のプリント配線板の製造方法。
3. The protection mask according to claim 2, wherein the protection mask is formed of a peel coat ink or a tape.
3. The method for producing a printed wiring board according to claim 1.
JP4203630A 1992-07-30 1992-07-30 Printed wiring board and manufacturing method thereof Expired - Lifetime JP2713037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4203630A JP2713037B2 (en) 1992-07-30 1992-07-30 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4203630A JP2713037B2 (en) 1992-07-30 1992-07-30 Printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0653640A JPH0653640A (en) 1994-02-25
JP2713037B2 true JP2713037B2 (en) 1998-02-16

Family

ID=16477230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4203630A Expired - Lifetime JP2713037B2 (en) 1992-07-30 1992-07-30 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2713037B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996039796A1 (en) * 1995-06-06 1996-12-12 Ibiden Co., Ltd. Printed wiring board
JP3050807B2 (en) 1996-06-19 2000-06-12 イビデン株式会社 Multilayer printed wiring board
JP3050812B2 (en) 1996-08-05 2000-06-12 イビデン株式会社 Multilayer printed wiring board

Also Published As

Publication number Publication date
JPH0653640A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US4804615A (en) Method for manufacture of printed circuit boards
US20060255009A1 (en) Plating method for circuitized substrates
JP2006093650A (en) Manufacturing method of package substrate using electroless nickel plating
JPH0423485A (en) Printed wiring board and manufacture thereof
JP4129665B2 (en) Manufacturing method of substrate for semiconductor package
JP2713037B2 (en) Printed wiring board and manufacturing method thereof
JP2001110940A (en) Semiconductor package substrate and manufacturing method thereof
IL137026A (en) Method of manufacturing multilayer wiring boards
JPH0964538A (en) Production of printed wiring board
JP2003115662A (en) Method of manufacturing semiconductor device substrate
JP2919181B2 (en) Printed circuit board manufacturing method
JPH05259614A (en) Resin filling method for printed wiring board
JP3760396B2 (en) Wiring board manufacturing method
CA1258138A (en) Method for manufacture of printed circuit boards having solder-masked traces
JP2517277B2 (en) Manufacturing method of printed wiring board
JPH08186357A (en) Printed wiring board and manufacture thereof
JP2625203B2 (en) Method of forming solder coat on printed circuit board
JP3130707B2 (en) Printed circuit board and method of manufacturing the same
JP3083018B2 (en) Method for manufacturing high-density printed circuit board
JP2004311463A (en) Tape carrier for semiconductor device and its manufacturing method
JPH01295489A (en) Manufacture of printed wiring board and wiring board obtained by this manufacturing method
JPH05335722A (en) Manufacture of printed circuit board
JPH0738497B2 (en) Method for manufacturing printed wiring board
JPH0669649A (en) Manufacture of printed wiring board
JPH05129778A (en) Manufacture of printed wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 15