JP2919181B2 - Printed circuit board manufacturing method - Google Patents

Printed circuit board manufacturing method

Info

Publication number
JP2919181B2
JP2919181B2 JP15911892A JP15911892A JP2919181B2 JP 2919181 B2 JP2919181 B2 JP 2919181B2 JP 15911892 A JP15911892 A JP 15911892A JP 15911892 A JP15911892 A JP 15911892A JP 2919181 B2 JP2919181 B2 JP 2919181B2
Authority
JP
Japan
Prior art keywords
forming
plating
copper
film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15911892A
Other languages
Japanese (ja)
Other versions
JPH066018A (en
Inventor
松利 井原
幸弘 谷口
正弘 古川
伸夫 浜岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15911892A priority Critical patent/JP2919181B2/en
Publication of JPH066018A publication Critical patent/JPH066018A/en
Application granted granted Critical
Publication of JP2919181B2 publication Critical patent/JP2919181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、回路配線パターン上に
ソルダーレジストが塗布されたプリント基板の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed circuit board in which a solder resist is applied on a circuit wiring pattern.

【0002】[0002]

【従来の技術】一般に回路配線パターンの形成されたプ
リント基板上には、電子部品を接続するスルーホールや
ランド部、さらには外部端子となる接続領域を除いてソ
ルダーレジストが塗布されている。周知のように、この
ソルダーレジストは、電子部品を基板に搭載、はんだ接
続する際に、回路配線パターンを絶縁保護するために保
護膜として形成されるもので、はんだ等の接続時には加
熱下に晒されるため例えばエポキシ系の耐熱性樹脂で構
成され、しかもリソグラフィ技術でパターン化するため
感光性を有するものが好ましく、例えば紫外線露光で硬
化する所謂UV硬化型ソルダーレジストが使用されてい
る。
2. Description of the Related Art In general, a solder resist is applied to a printed circuit board on which a circuit wiring pattern is formed, except for through-holes and lands for connecting electronic components and a connection region for an external terminal. As is well known, this solder resist is formed as a protective film to insulate and protect circuit wiring patterns when electronic components are mounted on a substrate and connected by soldering. For this reason, it is preferable to use a so-called UV-curable solder resist which is made of, for example, an epoxy-based heat-resistant resin and has photosensitivity for patterning by lithography.

【0003】プリント基板の製造時に、このUV硬化型
ソルダーレジストをマスクとして、露出した回路構成部
に銅めっきをする場合、60〜70℃の高温で、しかも
pH10〜12という強アルカリの無電解銅めっき液の
過酷な条件下に晒されるため、めっき液に長時間(例え
ば10時間以上)浸漬すると表層が侵食されて、経時的
に溶解する現象が起こる。したがって、プリント基板製
造メーカーの多くは、図2の(d)工程〜(e)工程に
例示するように無電解銅めっき4を形成した後にUV硬
化型ソルダーレジスト5を塗布する工程を選択して、こ
の不良を回避していた。
When copper is plated on exposed circuit components using the UV-curable solder resist as a mask during the manufacture of a printed circuit board, electroless copper of a strong alkali having a high temperature of 60 to 70 ° C. and a pH of 10 to 12 is used. Since the plating solution is exposed to severe conditions, if it is immersed in the plating solution for a long time (for example, 10 hours or more), the surface layer is eroded, and a phenomenon of dissolving with time occurs. Therefore, many printed circuit board manufacturers select a process of applying the UV-curable solder resist 5 after forming the electroless copper plating 4 as illustrated in steps (d) to (e) of FIG. , Had avoided this defect.

【0004】また、最近では耐めっき液性のUV硬化型
ソルダーレジストも開発され、前述の問題が解消されつ
つあるが、新たな問題としてソルダーレジスト5とそれ
を被覆した回路パターン(ライン)の銅箔表面が点状に
剥離すると云う現象が起こった。この剥離の問題につき
種々実験、検討した結果、ソルダーレジスト成分である
エポキシ樹脂を硬化するときの熱処理により、ラインの
銅箔表面が酸化され、エポキシ樹脂と銅箔との結合が阻
害され、その個所の密着力が弱まることによることが分
かった。したがって、この酸化を防止するために、加熱
による樹脂の硬化処理は非酸化性の例えば窒素充填式の
乾燥炉を使用する方法がとられている。
Recently, a UV-curable solder resist which is resistant to plating solution has been developed, and the above-mentioned problem is being solved. However, a new problem is that the solder resist 5 and the copper of a circuit pattern (line) covering the same are covered. A phenomenon in which the foil surface peeled off in a point-like manner occurred. As a result of various experiments and investigations on the problem of this peeling, the heat treatment when curing the epoxy resin, which is a solder resist component, oxidizes the copper foil surface of the line and inhibits the bonding between the epoxy resin and the copper foil. Was found to be due to the weakening of the adhesive force. Therefore, in order to prevent this oxidation, the resin is cured by heating using a non-oxidizing, for example, nitrogen-filled drying oven.

【0005】上記ソルダーレジストの塗布工程を有する
二つのプリント基板の製造方法につき、以下に図2の工
程図を用いてさらに具体的に説明する。 〈従来例の1〉 (a)工程:銅箔8を両面に張った銅張積層板1に穴明
けを行ない、スルーホール2を形成する。
A method for manufacturing two printed circuit boards having the above-described solder resist coating step will be described more specifically with reference to the process chart of FIG. <Conventional Example 1> (a) Step: A through hole 2 is formed in a copper clad laminate 1 having copper foils 8 stretched on both sides.

【0006】(b)工程:触媒3を基板全面に吸着させ
る。
Step (b): The catalyst 3 is adsorbed on the entire surface of the substrate.

【0007】(c)工程:所定パターンの回路マスクを
用いてエッチングにより、回路パターン8a、ランド8
bを形成する。
Step (c): The circuit pattern 8a and the land 8 are etched by using a circuit mask having a predetermined pattern.
b is formed.

【0008】(d)工程:無電解銅めっき4をスルーホ
ール2内および回路パターン8a、ランド8b上に析出
させる。
Step (d): Electroless copper plating 4 is deposited in through-hole 2 and on circuit pattern 8a and land 8b.

【0009】(e)工程:UV硬化型ソルダーレジスト
5を全面に塗布し、露光、現像を行ないスルーホール2
およびランド部4a(8b)上のUV硬化型ソルダーレ
ジスト5を溶解除去した後、乾燥炉により熱硬化する。
Step (e): A UV-curable solder resist 5 is applied to the entire surface, exposed and developed, and the through-hole 2 is formed.
After the UV-curable solder resist 5 on the lands 4a (8b) is dissolved and removed, it is thermally cured in a drying furnace.

【0010】〈従来例の2〉(a)工程〜(c)工程
は、従来例の1と同様。
<Second Conventional Example> Steps (a) to (c) are the same as in the first conventional example.

【0011】(d)工程:ソルダーレジスト5を全面に
塗布し、露光、現像を行ないスルーホール2およびラン
ド部のソルダーレジストを溶解除去した後、窒素充填式
乾燥炉により熱硬化する。
Step (d): A solder resist 5 is applied to the entire surface, exposed and developed to dissolve and remove the solder resist in the through hole 2 and the land, and then thermally cured in a nitrogen-filled drying furnace.

【0012】(e)工程:ソルダーレジストを溶解除去
したスルーホール2およびランド部に無電解銅めっき4
を行なう。
Step (e): Electroless copper plating 4 on the through hole 2 and land portion where the solder resist is dissolved and removed.
Perform

【0013】[0013]

【発明が解決しようとする課題】上記従来例の1に示し
たように、無電解銅めっき4をUV硬化型ソルダ−レジ
スト5の塗布形成前に行なう工程では、銅のめっき液に
UV硬化型ソルダ−レジスト5を晒さないので回路パタ
ーンの酸化の問題は解消されるが、(d)工程に示すよ
うに回路パターン形成後の銅めっきであるため、スル−
ホ−ル2以外のライン部(回路パターン)8aまで銅め
っきを析出してしまい、ライン部が太くなり高密度、高
細線パタ−ンを形成するときの障害となる。また、銅め
っきされる領域が、スルーホール2やランド部のみなら
ず回路パターン全体となるので、銅めっき液の消費量が
多くなり、材料費のコストが上昇するという問題もあ
る。
As shown in the first conventional example, in the step of performing the electroless copper plating 4 before the application of the UV-curable solder-resist 5, the copper plating solution is coated with a UV-curable solder resist. Since the solder resist 5 is not exposed, the problem of the oxidation of the circuit pattern is solved. However, since the copper plating is performed after the circuit pattern is formed as shown in the step (d), the solder pattern is not exposed.
Copper plating is deposited up to the line portion (circuit pattern) 8a other than the hole 2, and the line portion becomes thick, which becomes an obstacle when forming a high-density, high-fine line pattern. In addition, since the area to be copper-plated is not only the through hole 2 and the land, but also the entire circuit pattern, there is a problem that the consumption of the copper plating solution increases and the material cost increases.

【0014】また、従来例の2の場合は、銅めっき液に
対する耐性を改善したUV硬化型ソルダ−レジストを使
用するため、銅めっきをUV硬化型ソルダ−レジスト5
の塗布形成後に行なう工程とすることが可能であり、従
来例の1のようにライン部がめっき太りになると云う問
題は解消される。しかし、銅パターンの酸化防止をしな
がらUV硬化型ソルダ−レジスト5を加熱硬化するため
に使用する窒素充填式乾燥炉は、大型のプリント基板
(600×600サイズ)の場合に、特別な仕様になるため設
備コストが高くなること、また、バッチ方式による処理
のため量産性に問題があった。
In the case of the second conventional example, since a UV-curable solder-resist having improved resistance to a copper plating solution is used, the copper plating is applied to the UV-curable solder-resist 5.
Can be performed after the formation of the coating, and the problem that the line portion becomes thicker in the plating as in the conventional example 1 is solved. However, the nitrogen-filled drying furnace used to heat and cure the UV-curable solder-resist 5 while preventing oxidation of the copper pattern has special specifications for large printed circuit boards (600 × 600 size). Therefore, there is a problem in that the equipment cost is increased, and there is a problem in mass productivity due to the batch processing.

【0015】したがって、本発明の目的は上記従来の問
題点を解決することにあり、ソルダ−レジストの乾燥時
におけるレジスト内部でのライン部表面の酸化を防止
し、無電解銅めっき処理の条件下においても、ライン部
とソルダ−レジストとの密着力を劣化させず、信頼性の
高い高密度配線を可能とする改良されたプリント基板の
製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned conventional problems , and to prevent the oxidation of the surface of the line portion inside the resist during drying of the solder-resist, and to reduce the conditions of the electroless copper plating process. Also, the improved printed circuit board that enables high-density wiring with high reliability without deteriorating the adhesion between the line part and the solder-resist
It is to provide a manufacturing method .

【0016】[0016]

【課題を解決するための手段】上記本発明に係るプリン
ト基板は、銅張積層板に、スル−ホ−ル、ランドからな
る部品接続部と、導体回路(ライン部)と、外部接続端
子とが配置されると共に、前記部品接続部および外部接
続端子を除く少なくとも前記導体回路上をソルダ−レジ
ストで被覆して成るプリント基板であって、前記ソルダ
−レジストが被覆された導体回路上に銅と錯体構造を形
成した皮膜を0.5〜3.0μm形成することを特徴と
している
The pudding according to the present invention described above.
The board has a copper-clad laminate on which component connection portions including through holes and lands, conductor circuits (line portions), and external connection terminals are arranged. A printed circuit board formed by coating at least the conductor circuit with a solder resist, except that the conductor circuit coated with the solder resist has a complex structure formed with copper of 0.5 to 3.0 μm. Characterized by forming
Have .

【0017】銅と錯体構造を形成した皮膜としては、銅
の酸化を防止することができ、かつソルダ−レジストと
の結合を劣化させない皮膜であれば良く、例えばアルキ
ルイミダゾールのごときイミダゾール系化合物を銅表面
で反応させた錯体構造の皮膜が好ましい。皮膜の厚みが
重要であるため、皮膜を形成せずに単に銅と錯塩を形成
する錯形成剤で処理したものでは効果が不十分であり、
目的を達成することができない。
The film having a complex structure with copper may be any film which can prevent oxidation of copper and does not deteriorate the bond with the solder-resist. For example, an imidazole compound such as an alkylimidazole may be used. A complex-structured film reacted on the surface is preferred. Since the thickness of the film is important, it is not sufficient to simply treat it with a complexing agent that forms a complex salt with copper without forming a film,
You cannot achieve your goals.

【0018】この皮膜の厚みがソルダ−レジストの密着
性に及ぼす影響について、図4により具体的に説明する
と、図示のように銅と錯体構造を形成した皮膜は薄すぎ
ても厚すぎても好ましくないことが分かる。前述の通り
0.5〜3μmが好ましく、更に好ましくは、1.0〜
2.5μmである。3.0μmを超えると、レジストと
皮膜の層間で剥離の傾向が徐々に増大し、また、0.5
μmよりも薄くなると皮膜が粗に形成されているため、
レジストとライン間に点々と剥離が生じ密着性に悪い影
響を及ぼすことが分かった。なお、この図の縦軸の剥離
幅は、ソルダ−レジストが塗布されたプリント基板を目
視による外観検査により剥離の程度を測定したもので、
レジストが配線から剥離していとその部分が配線回路の
パターン形状に沿ってライン状に白く観察され、その幅
を測定したものである。密着している場合には白い点あ
るいはラインが観測されない。
The effect of the thickness of the film on the adhesion of the solder-resist will be described in detail with reference to FIG. 4. It is preferable that the film having a complex structure with copper as shown is too thin or too thick. I understand that there is no. As described above, the thickness is preferably 0.5 to 3 μm, more preferably 1.0 to 3 μm.
2.5 μm. If the thickness exceeds 3.0 μm, the tendency of peeling between the resist and the film gradually increases,
If the thickness is smaller than μm, the film is formed coarsely.
It turned out that peeling occurred between the resist and the line, which had a bad influence on the adhesion. The peeling width on the vertical axis in this figure is a value obtained by measuring the degree of peeling by visually inspecting the printed circuit board coated with the solder resist.
When the resist is peeled off from the wiring, the portion is observed as a white line along the pattern shape of the wiring circuit, and the width is measured. No white spots or lines are observed when they are in close contact.

【0019】ソルダ−レジストとしては、UV硬化型ソ
ルダ−レジストが好ましいが、これに限らず、その他周
知の熱硬化型ソルダ−レジスト、光硬化型ソルダ−レジ
スト等の耐熱性(半田処理に耐えれば良い)とレジスト
としてのパターン化が可能な絶縁材料であれば何れのも
のでも使用できる。ただし、製造方法の項で後述するよ
うに、ソルダ−レジストは無電解銅めっき液(一般に強
アルカリ)に溶解しない耐めっき液性のソルダ−レジス
トを適用することが必要となる。その理由は、無電解銅
めっきは、一般に析出速度が遅いため(例えば1〜4μ
m/h)、数十μmのスル−ホ−ルめっきを必要とする
場合、高pHで、しかも高温の環境下に長時間浸漬しな
ければならないからである。
The solder resist is preferably a UV-curable solder resist. However, the solder resist is not limited to this. Good) and any insulating material that can be patterned as a resist can be used. However, as described later in the section of the manufacturing method, it is necessary to use a solder resist having a plating resistance that does not dissolve in an electroless copper plating solution (generally a strong alkali). The reason is that electroless copper plating generally has a low deposition rate (for example, 1 to 4 μm).
m / h) and when several tens of μm of sulfol plating is required, it must be immersed in a high pH and high temperature environment for a long time.

【0020】なお、スルーホール内には無電解銅めっき
の下地として、無電解Niめっき、無電解銅めっきの如
き導体を形成しておくこともできる。
A conductor such as electroless Ni plating or electroless copper plating may be formed in the through hole as a base for electroless copper plating.

【0021】上記本発明の目的は、銅張積層板に(a)
例えばドリルやパンチでスル−ホ−ルの穴あけを行なう
工程と、(b)少なくともスルーホール内へ触媒を付与
する工程と、(c)所定のレジストマスクパターンを用
いてランドと外部接続端子を含む導体回路(ライン部)
パターンとをエッチングにより形成する工程と、(d)
基板表面に皮膜形成用錯形成剤を塗布し、ランド及び導
体回路表面の銅と反応させて厚さ0.5〜3μmの錯体
構造皮膜を形成する工程と、(e)耐めっき液性のソル
ダ−レジストを全面に塗布し、スル−ホ−ル、ランド部
及び外部接続端子上のソルダ−レジストを選択的に除去
し、熱硬化する工程と、(f)ソルダ−レジストの除去
された領域(スル−ホ−ル、ランド部及び外部接続端
子)に前処理として錯体構造皮膜を溶解除去してから、
無電解銅めっきを施す工程とを有して成るプリント基板
の製造方法により、達成される(第1の製造方法)。
The object of the present invention is to provide a copper-clad laminate with (a)
For example, a step of drilling a through hole with a drill or a punch, (b) a step of applying a catalyst to at least the inside of the through hole, and (c) a land and an external connection terminal using a predetermined resist mask pattern. Conductor circuit (line part)
Forming a pattern by etching; and (d)
A step of applying a film-forming complex-forming agent to the substrate surface and reacting with the copper on the lands and the conductor circuit surface to form a complex structure film having a thickness of 0.5 to 3 μm; and (e) a plating solution resistant solder A step of applying a resist over the entire surface, selectively removing the solder resist on the through-holes, lands and external connection terminals, and thermally curing; (f) a region where the solder resist has been removed ( After dissolving and removing the complex structure film on the through-hole, land portion and external connection terminal) as a pretreatment,
This is achieved by a method of manufacturing a printed circuit board having a step of performing electroless copper plating (first manufacturing method).

【0022】好ましい製造方法として、上記耐めっき液
性のソルダ−レジストを感光性を有するUV硬化型ソル
ダ−レジストとした場合には、スル−ホ−ル、ランド部
及び外部接続端子がマスキングされたマスクを介してU
V露光し、マスキング部分以外を光硬化させる。その
後、未露光部を有機溶剤の現像液で溶解除去し、乾燥炉
にいれてUV硬化型ソルダ−レジストを熱硬化させ、無
電解銅めっきを施す工程とすればよい。
As a preferable manufacturing method, when the plating resist-resistant solder resist is a photosensitive UV-curable solder resist, the through hole, the land portion and the external connection terminal are masked. U through the mask
Exposure to V and photo-curing of the parts other than the masking part. Thereafter, the unexposed portion may be dissolved and removed with a developing solution of an organic solvent, and the UV-curable solder-resist may be heat-cured in a drying furnace and subjected to electroless copper plating.

【0023】また、基板表面に錯形成剤を塗布する方法
としては種々の塗布方法が用いられるが、例えば浸漬、
シルクスクリーン、スプレー、ローラー方式等によって
塗布することができる。
As a method of applying the complexing agent to the substrate surface, various coating methods are used.
It can be applied by silk screen, spray, roller method or the like.

【0024】なお、(d)工程の皮膜形成用錯形成剤と
しては、銅の酸化を防止する防錆剤としての作用とソル
ダーレジストとの良好な結合性とを有するものが使用さ
れ、アルキルイミダゾールの如きイミダゾール化合物、
ベンゾトリアゾール、ベンゾチアゾール等の不対電子を
有する含窒素有機化合物が好ましい。また、錯体構造皮
膜の形成時の反応条件としては、皮膜形成用錯形剤を塗
布して常温〜60℃で反応させる。膜厚調整は、基板を
溶液に接触させる時間を制御することにより容易に行な
うことができ、時間を長くすれば膜厚は厚くなる。
As the complex forming agent for forming a film in the step (d), one having an action as a rust preventive for preventing oxidation of copper and a good binding property with a solder resist is used. An imidazole compound such as
Nitrogen-containing organic compounds having unpaired electrons, such as benzotriazole and benzothiazole, are preferred. As for the reaction conditions for forming the complex structure film, a complex forming agent for film formation is applied and the reaction is carried out at room temperature to 60 ° C. The film thickness can be easily adjusted by controlling the time during which the substrate is brought into contact with the solution. The longer the time, the thicker the film.

【0025】また、(f)工程の無電解銅めっきを施す
工程において、銅箔上に形成された銅と錯体構造になる
皮膜は銅めっきの前処理で容易に溶解可能でなければな
らない。これが残渣していると、ボイド不良などの銅め
っき品質を悪化させる原因となる。溶解処理液として
は、塩酸、硫酸、硝酸の如き無機酸、もしくは例えば過
硫酸ソーダの如き過酸化物の2〜3重量%溶液が用いら
れる。
In the step (f) of applying the electroless copper plating, the film formed on the copper foil and having a complex structure with copper must be easily dissolvable by the pretreatment of the copper plating. If this remains, it causes copper plating quality such as void defects to deteriorate. As the dissolution treatment solution, a 2 to 3% by weight solution of an inorganic acid such as hydrochloric acid, sulfuric acid or nitric acid, or a peroxide such as sodium persulfate is used.

【0026】また、上記目的は、次の第2の製造方法に
よっても、達成される。すなわち、銅張積層板に例えば
ドリルやパンチによりスル−ホ−ルを形成した後、触媒
を基板全面に吸着させ、無電解Niめっきを0.5〜
1.0μm析出させる。さらに、基板表面を研磨してN
iめっきを除去した後(Niめっきはスルーホール内に
のみ残す)、電着型UVレジストによりランドと外部接
続端子を含む導体回路(ライン部)以外がマスキングさ
れたマスクを用いUV露光機により露光する。さらに、
現像により回路パターンを描きエッチングによりランド
及び導体回路パターンを形成する。
Further, the above object is also achieved by the following second manufacturing method. That is, after a through hole is formed on a copper-clad laminate by, for example, a drill or a punch, a catalyst is adsorbed on the entire surface of the substrate, and electroless Ni plating is performed for 0.5 to
Precipitate 1.0 μm. Further, the substrate surface is polished to
After the i-plating is removed (Ni plating is left only in the through-hole), exposure is performed by a UV exposing machine using a mask in which a portion other than a conductor circuit (line portion) including lands and external connection terminals is masked by an electrodeposition type UV resist. I do. further,
A circuit pattern is drawn by development, and a land and a conductor circuit pattern are formed by etching.

【0027】この後の工程は、前述した第1の製造方法
における(d)工程の基板表面に皮膜形成用錯形成剤を
塗布し、ランド及び導体回路表面の銅と反応させて厚さ
0.5〜3μmの錯体構造皮膜を形成する工程に続き、
以下同様の工程にしたがって行なう。この方法はスルー
ホールの銅めっきの下地としてNiめっきを行なうもの
であり、銅めっき時の電蝕対策として下地導体を形成し
ておくものであることから、Niめっきの代わりにその
他のめっき容易な導体金属を形成してもよい。なお、無
電解Niめっきの厚さは0.5μm以上が好ましい。さ
らに、好ましくは0.5〜1.0μmがよい。0.5μ
mより薄いと、粗いめっきになるため電着型UVレジス
トでスル−ホ−ル内を完全に皮膜することが出来ない。
したがって、触媒が露出した箇所は、エッチング液によ
り溶解除去されてしまいスル−ホ−ルボイドの原因とな
る。また、Niめっき液は高価なため、必要以上に厚く
せず長寿命化による原価低減の点からも0.5〜1.0
μmが好ましい。
In the subsequent steps, a complex-forming agent for forming a film is applied to the substrate surface in step (d) in the above-described first manufacturing method, and is reacted with copper on the lands and the surface of the conductor circuit to achieve a thickness of 0.1 mm. Following the step of forming a complex structure film of 5 to 3 μm,
Hereinafter, the same steps are performed. In this method, Ni plating is performed as a base for copper plating of through holes, and a base conductor is formed as a measure against electrolytic corrosion during copper plating. Conductive metal may be formed. Note that the thickness of the electroless Ni plating is preferably 0.5 μm or more. Further, the thickness is preferably 0.5 to 1.0 μm. 0.5μ
If the thickness is less than m, the plating will be coarse, so that the electrodehole type UV resist cannot completely coat the inside of the through-hole.
Therefore, the portion where the catalyst is exposed is dissolved and removed by the etching solution, which causes a sulfur void. In addition, since the Ni plating solution is expensive, it is not necessary to increase the thickness by 0.5 to 1.0 from the viewpoint of cost reduction by prolonging the service life without increasing the thickness unnecessarily.
μm is preferred.

【0028】さらにまた、上記目的は、次の第3の製造
方法によっても、達成される。すなわち、上記第1の製
造方法における(b)工程の少なくともスルーホール内
へ触媒を付与する工程の後に、無電解銅めっきを2.5
〜10.0μm形成する工程を付加する。これにより少
なくともスルーホール内に予め第1の銅めっきを形成し
ておく。以降、上記第1の製造方法と同様な工程を行な
う。この製造法によればスルーホール内は第1、第2
〔第1の製造方法における(f)工程の銅めっき〕の二
重の銅めっきが行なわれる。
Furthermore, the above object is also achieved by the following third manufacturing method. That is, after the step of applying a catalyst into at least the through hole in the step (b) of the first manufacturing method, the electroless copper plating is performed by 2.5 times.
A step of forming a layer having a thickness of about 10.0 μm is added. Thereby, the first copper plating is formed in advance at least in the through hole. Thereafter, the same steps as those in the first manufacturing method are performed. According to this manufacturing method, the inside of the through hole is the first and the second.
Double copper plating of [copper plating in step (f) in the first manufacturing method] is performed.

【0029】この場合の第1の無電解銅めっき膜厚は、
2.5μm以上が好ましい。また、好ましくは3.0〜
10.0μmである。膜厚が2.5μmよりも薄い場
合、第2の無電解銅めっきの前処理であるソフトエッチ
ング液(第2の銅めっき前の表面清浄化処理)で銅めっ
きが全て溶解され、そのときに触媒も一緒に一部脱落し
て、局所的にスル−ホ−ルボイドが発生することがあ
り、厚みについては注意を要する。
In this case, the first electroless copper plating film thickness is
2.5 μm or more is preferred. In addition, preferably 3.0 to 3.0
10.0 μm. When the film thickness is smaller than 2.5 μm, the copper plating is completely dissolved by a soft etching solution (a surface cleaning treatment before the second copper plating) which is a pretreatment of the second electroless copper plating. A part of the catalyst may also be dropped off, and a sulfol void may be locally generated.

【0030】[0030]

【作用】ソルダ−レジストが被覆された導通回路パタ−
ン上に、表面処理膜として設けた銅と錯体構造を形成す
る皮膜は、図4に示したように0.5〜3.0μmの厚
さで、ソルダ−レジストの剥離を充分に防止することが
でき、密着性の良好なソルダ−レジストの形成を容易と
する。それによって、レジスト内部でのライン銅箔表面
の酸化を防止することができるので、無電解銅めっき条
件下において、ソルダ−レジストとライン銅箔表面が剥
離せず、信頼性の高いプリント基板を実現することがで
きる。
[Function] Conductive circuit pattern coated with solder resist
The film that forms a complex structure with copper provided as a surface treatment film on the solder has a thickness of 0.5 to 3.0 μm as shown in FIG. 4 and sufficiently prevents the peeling of the solder-resist. To facilitate the formation of a solder resist having good adhesion. As a result, oxidation of the surface of the line copper foil inside the resist can be prevented, so that the solder resist and the surface of the line copper foil do not peel off under electroless copper plating conditions, realizing a highly reliable printed circuit board. can do.

【0031】[0031]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。 〈実施例1〉図1は、本発明のプリント基板の製造方法
の一例を説明する工程図であり、以下、図示の(a)工
程〜(f)工程に従い、その内容を順次説明する。 (a)工程:両面に銅箔8を張り合わせた銅張積層板1
に、ドリル又はパンチにより穴あけを行ないスルーホー
ル2を形成する。 (b)工程:基板1をパラジウムとスズを含むコロイド
溶液に浸漬し、基板全面に触媒3を吸着、付与する。
Embodiments of the present invention will be described below with reference to the drawings. <Embodiment 1> FIG. 1 is a process diagram for explaining an example of a method for manufacturing a printed circuit board according to the present invention. The contents will be described in order according to steps (a) to (f) shown in the drawings. (A) Step: Copper-clad laminate 1 having copper foils 8 bonded on both sides
Then, a through hole 2 is formed by drilling with a drill or a punch. Step (b): The substrate 1 is immersed in a colloid solution containing palladium and tin, and the catalyst 3 is adsorbed and applied to the entire surface of the substrate.

【0032】(c)工程:導通回路パタ−ン8aを形成
する。パターン形成方法としては、まず、基板表面をブ
ラシで整面後、UV硬化型ドライフィルムを熱圧着し、
ランド及び外部接続端子を含む回路パターン(ライン
部)8a以外がマスキングされたマスクを両面に密着さ
せ、超高圧水銀灯を用いた高真空露光機により、40〜
800mj/cm2の露光量で焼付けを行なう。その
後、アルカリ型現像液により未露光部を溶解除去し、ド
ライフィルムのマスクパターンを形成し、アルカリエッ
チング液により、露出した銅箔を溶解する。そして、不
要なUV硬化型ドライフィルムをNaOHを含有した剥
離液で除去する。
Step (c): A conductive circuit pattern 8a is formed. As a pattern forming method, first, after the surface of the substrate is adjusted with a brush, a UV-curable dry film is thermocompressed,
A mask having a mask other than the circuit pattern (line portion) 8a including the lands and the external connection terminals is brought into close contact with both surfaces, and the high-pressure exposure apparatus using an ultra-high pressure mercury lamp is used for 40 to 40 masks.
Printing is performed with an exposure amount of 800 mj / cm 2 . Thereafter, the unexposed portion is dissolved and removed with an alkaline developer, a mask pattern of a dry film is formed, and the exposed copper foil is dissolved with an alkaline etchant. Then, unnecessary UV-curable dry films are removed with a stripping solution containing NaOH.

【0033】(d)工程:銅箔と錯体構造を形成する皮
膜6を銅箔パターン上に形成する。錯体構造の皮膜形成
方法としては、基板全面に皮膜形成用錯形成剤を噴射、
塗布し、常温で成膜した。皮膜形成用錯形成剤としては
市販のアルキルイミダゾール系化合物を使用した。皮膜
の厚さと成膜時間との関係は図5に示すとおりであり、
約15分の噴射で、1.5μm形成した。
Step (d): A film 6 for forming a complex structure with the copper foil is formed on the copper foil pattern. As a method of forming a film having a complex structure, a film-forming complex forming agent is sprayed on the entire surface of the substrate,
It was applied and formed into a film at normal temperature. A commercially available alkylimidazole-based compound was used as a complex-forming agent for forming a film. The relationship between the film thickness and the film formation time is as shown in FIG.
By jetting for about 15 minutes, 1.5 μm was formed.

【0034】(e)工程:UV硬化型ソルダ−レジスト
5を全面に塗布し仮乾燥を行なう。そして、スル−ホ−
ル2、ランド部分8b及び図示されていない外部電極接
続端子がマスキングされたマスクを用いて基板に密着さ
せ、高真空露光機により80〜800mj/cm2照射
して、マスクから露出した領域を光硬化させる。さら
に、現像液として1,1,1−トリクロロエタンを用いて
未露光部を溶解除去し、通常の乾燥炉に入れて140〜
160℃でUV硬化型ソルダ−レジスト5を熱硬化す
る。
Step (e): A UV-curable solder-resist 5 is applied over the entire surface and preliminarily dried. And, sulfo-
The substrate 2, the land portion 8b, and the external electrode connection terminal (not shown) are brought into close contact with the substrate using a mask having a mask, and irradiated with a high vacuum exposure machine at 80 to 800 mj / cm 2 to illuminate the area exposed from the mask. Let it cure. Further, the unexposed portion is dissolved and removed using 1,1,1-trichloroethane as a developing solution, and the solution is placed in a normal drying oven to form a 140 to 140.degree.
The UV-curable solder resist 5 is thermally cured at 160 ° C.

【0035】(f)工程:過硫酸ソ−ダを含有したソフ
トエッチング溶液を用いて、露出した導体上の銅と錯体
構造を成す皮膜6を溶解除去した後、無電解銅めっき4
を行なう。
Step (f): Using a soft etching solution containing soda persulfate to dissolve and remove the film 6 forming a complex structure with copper on the exposed conductor, and then electroless copper plating 4
Perform

【0036】〈実施例2〉実施例1の(b)工程と
(c)工程との間に、無電解Niめっき工程を付加し、
めっき液中に基板を浸漬してNiめっきを0.5〜1.
0μm析出させる。めっき終了後、基板表面を研磨し、
銅箔8上のNiめっきを除去し、スルーホール2内にの
みNiめっきを残した。次いで、実施例1の(c)工程
におけるUV硬化型ドライフィルムの代わりに、電着型
UVレジストを用いて基板に塗布し、ランド及び外部接
続端子を含む回路パターン(ライン部)8a以外がマス
キングされたマスクを両面に密着させ、超高圧水銀灯を
用いた高真空露光機により露光する。さらに、現像によ
り回路パターンを描きマスクを形成する。このマスクを
用いて銅箔8を選択的にエッチングすることにより回路
パターン8aを形成する。これ以降の工程は、実施例1
の(d)〜(f)工程にしたがって実施した。このよう
にして得られたプリント基板の要部断面図を図3に示し
た。図示のように、スルーホール2内は、下地膜として
のNiめっき7と銅めっき4の二層構造となる。
<Embodiment 2> An electroless Ni plating step is added between the steps (b) and (c) of the embodiment 1,
The substrate is immersed in a plating solution to make Ni plating 0.5-1.
Deposit 0 μm. After plating, polished the substrate surface,
The Ni plating on the copper foil 8 was removed, and the Ni plating was left only in the through holes 2. Then, instead of the UV-curable dry film in the step (c) of Example 1, the substrate is coated with an electrodeposition type UV resist, and the circuit pattern (line portion) 8a including the lands and external connection terminals is masked except for the circuit pattern (line portion) 8a. The exposed mask is brought into close contact with both surfaces, and is exposed by a high vacuum exposure machine using an ultra-high pressure mercury lamp. Further, a circuit pattern is drawn by development to form a mask. The circuit pattern 8a is formed by selectively etching the copper foil 8 using this mask. The subsequent steps are described in Example 1.
(D) to (f). FIG. 3 shows a cross-sectional view of a principal part of the printed circuit board thus obtained. As shown, the inside of the through hole 2 has a two-layer structure of a Ni plating 7 and a copper plating 4 as a base film.

【0037】〈実施例3〉この実施例は、実施例2の変
形例で、図3に示したスルーホール2内の下地めっきと
してのNiめっき7の代わりに、銅めっきを施すもので
ある。したがってスルーホール2内は、下地膜として形
成した第1の銅めっき(Niめっき7に相当するもの)
と第2の銅めっき4(実施例1及び2の銅めっき4と同
一)の二層構造となる。
<Embodiment 3> This embodiment is a modification of the embodiment 2 in which copper plating is applied instead of the Ni plating 7 as the base plating in the through hole 2 shown in FIG. Therefore, the inside of the through hole 2 is the first copper plating (corresponding to the Ni plating 7) formed as a base film.
And a second copper plating 4 (the same as the copper plating 4 of Examples 1 and 2).

【0038】すなわち、この実施例について具体的に説
明すると、実施例1の(b)工程と(c)工程との間
に、第1の銅めっき工程としての無電解銅めっき工程を
付加し、めっき液中に基板を浸漬して銅めっきを3.0
〜10.0μm析出させる。これ以降の工程は、実施例
1の(c)〜(f)工程にしたがって実施した。
More specifically, this embodiment will be described specifically. An electroless copper plating step as a first copper plating step is added between the steps (b) and (c) of the first embodiment. The substrate is immersed in a plating solution to form a copper plating of 3.0.
110.0 μm. Subsequent steps were performed according to the steps (c) to (f) of Example 1.

【0039】〈実施例4〉実施例1の(a)〜(d)工
程まで同一工程を実施し、(e)工程として実施例1で
使用したUV硬化型ソルダ−レジスト5の代わりに熱硬
化型ソルダ−レジストを、スル−ホ−ル2、ランド部分
8b及び図示されていない外部電極接続端子がマスキン
グされたシルクスクリーン版を用いて全面に塗布し、こ
の後、基板を通常の乾燥炉に入れて140〜160℃で
熱硬化型ソルダ−レジストを硬化する。次いで、実施例
1と同様に(f)工程を実施した。すなわち、過硫酸ソ
−ダを含有したソフトエッチング溶液を用いて、露出し
た導体上の銅と錯体構造を成す皮膜6を溶解除去した
後、無電解銅めっき4を行った。
<Embodiment 4> Steps (a) to (d) of the embodiment 1 are carried out in the same manner, and as the step (e), the UV-curable solder-resist 5 used in the embodiment 1 is used instead of thermosetting. A mold solder resist is applied over the entire surface using a silk screen plate in which the through hole 2, the land portion 8b and the external electrode connection terminals (not shown) are masked, and then the substrate is placed in a normal drying furnace. Then, the thermosetting solder resist is cured at 140 to 160 ° C. Next, the step (f) was performed in the same manner as in Example 1. That is, using a soft etching solution containing soda persulfate to dissolve and remove the film 6 forming a complex structure with copper on the exposed conductor, electroless copper plating 4 was performed.

【0040】[0040]

【発明の効果】上述したように、本発明により所期の目
的を達成することができた。すなわち、プリント基板
は、ソルダ−レジストを塗布した後の乾燥時に発生する
レジストとライン銅箔表面の酸化を防止することができ
るため、無電解銅めっき条件下においてもレジストとラ
イン銅箔表面の剥離が生じない。従って、工程を付加す
るだけで従来の工程を変更する必要がないため、導通回
路パタ−ンを細線化することができる。即ち、より高密
度なプリント基板が製造できる。
As described above, the intended object has been achieved by the present invention. That is, since the printed circuit board can prevent oxidation of the resist and the surface of the line copper foil which occur during drying after the application of the solder-resist, the resist and the surface of the line copper foil are peeled even under electroless copper plating conditions. Does not occur. Therefore, it is not necessary to change the conventional process only by adding a process, so that the conductive circuit pattern can be thinned. That is, a higher density printed circuit board can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例となるプリント基板の製造工
程を示す工程概略図。
FIG. 1 is a schematic view showing a process of manufacturing a printed circuit board according to an embodiment of the present invention.

【図2】従来のプリント基板の製造工程を示す工程概略
図。
FIG. 2 is a process schematic diagram showing a conventional printed circuit board manufacturing process.

【図3】本発明の他の実施例となるプリント基板の要部
断面図。
FIG. 3 is a sectional view of a main part of a printed circuit board according to another embodiment of the present invention.

【図4】同じく本発明の一実施例となるもので、銅と錯
体構造になる皮膜の厚さが、ソルダ−レジストとライン
銅箔表面との剥離幅に及ぼす影響について計測した特性
曲線図。
FIG. 4 is a characteristic curve diagram of an example of the present invention, in which the effect of the thickness of a film having a complex structure with copper on the peel width between a solder resist and the surface of a line copper foil is measured.

【図5】同じく本発明の一実施例となるもので、銅と錯
体構造になる皮膜の厚さと成膜時間との関係を示した特
性曲線図。
FIG. 5 is a characteristic curve showing the relationship between the thickness of a film having a complex structure with copper and the film formation time, which is also one example of the present invention.

【符号の説明】[Explanation of symbols]

1…銅張積層板、 2…スル−ホ
−ル、3…触媒、 4…無
電解銅めっき、5…UV硬化型ソルダ−レジスト、
6…銅と錯体構造になる皮膜、7…無電解Niめっ
き、 8…銅箔、8a…回路パターン、
8b(4a)…ランド。
DESCRIPTION OF SYMBOLS 1 ... Copper-clad laminate, 2 ... Through-hole, 3 ... Catalyst, 4 ... Electroless copper plating, 5 ... UV curing solder resist,
6: film having a complex structure with copper, 7: electroless Ni plating, 8: copper foil, 8a: circuit pattern,
8b (4a): Land.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜岡 伸夫 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所 情報通信事業部内 (56)参考文献 特開 平1−295489(JP,A) 特開 昭59−228788(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05K 3/28 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Nobuo Hamaoka 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref. Hitachi, Ltd. Information Communication Division (56) References 59-228788 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H05K 3/28

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】銅張積層板に、(a)スルーホールを形成
する穴あけを行なう工程と、(b)少なくともスルーホ
ール内へ触媒を付与する工程と、(c)所定のレジスト
マスクパターンを用いてランドと外部接続端子を含む導
体回路パターンとをエッチングにより形成する工程と、
(d)基板表面に皮膜形成用錯形成剤を塗布し、ランド
及び導体回路表面の銅と反応させて厚さ0.5〜3μm
の錯体構造皮膜を形成する工程と、(e)耐めっき液性
のソルダ−レジストを全面に塗布し、スル−ホ−ル、ラ
ンド部及び外部接続端子上のソルダ−レジストを選択的
に除去し、熱硬化する工程と、(f)ソルダ−レジスト
が選択的に除去された領域に前処理として錯体構造皮膜
を溶解除去してから、無電解銅めっきを施す工程とを有
して成るプリント基板の製造方法。
1. A step of forming a hole in a copper-clad laminate by forming a through hole; (b) a step of applying a catalyst to at least the inside of the through hole; and (c) using a predetermined resist mask pattern. Forming a land and a conductive circuit pattern including the external connection terminal by etching,
(D) A film-forming complex-forming agent is applied to the substrate surface, and is reacted with copper on the land and the conductor circuit surface to have a thickness of 0.5 to 3 μm.
And (e) applying a plating solution resistant solder-resist over the entire surface to selectively remove the through-hole, the land portion, and the solder-resist on the external connection terminals. A thermal curing step; and (f) a step of dissolving and removing the complex structure film as a pretreatment in a region from which the solder resist has been selectively removed, and then performing electroless copper plating. Manufacturing method.
【請求項2】上記耐めっき液性のソルダ−レジストを感
光性を有するUV硬化型ソルダ−レジストとし、スル−
ホ−ル、ランド部及び外部接続端子がマスキングされた
マスクを介してUV露光し、マスキング部分以外を光硬
化させて未露光部を現像液で溶解除去し、UV硬化型ソ
ルダ−レジストを熱硬化させ、無電解銅めっきを施す工
程として成る請求項記載のプリント基板の製造方法。
2. The method according to claim 1, wherein said plating resist solder resist is a photosensitive UV-curable solder resist.
UV exposure is performed through a mask in which the holes, lands and external connection terminals are masked, and the portions other than the masked portions are photo-cured, the unexposed portions are dissolved and removed with a developing solution, and the UV-curable solder resist is heat-cured 2. The method for manufacturing a printed circuit board according to claim 1, wherein the method comprises a step of performing electroless copper plating.
【請求項3】上記(d)工程の皮膜形成用錯形成剤とし
て、銅の酸化を防止する防錆効果とソルダーレジストと
の結合性とを有し、しかも銅と錯体を形成する不対電子
を有する含窒素有機化合物を用いると共に、錯体構造皮
膜の膜厚を、基板を皮膜形成用錯形成剤溶液に接触させ
る時間を制御して調整する成膜工程として成る請求項
記載のプリント基板の製造方法。
3. An unpaired electron having a rust-preventing effect of preventing oxidation of copper and a binding property with a solder resist as a complex-forming agent for forming a film in the step (d), and which forms a complex with copper. 2. A film forming step of using a nitrogen-containing organic compound having the formula ( 1 ) and adjusting the film thickness of the complex structure film by controlling the time for which the substrate is brought into contact with the film forming complex forming agent solution.
The method for manufacturing a printed circuit board according to the above.
【請求項4】上記皮膜形成用錯形成剤をイミダゾール化
合物、ベンゾトリアゾール、ベンゾチアゾールの何れか
の含窒素有機化合物で構成して成る請求項乃至3の
れか一つに記載のプリント基板の製造方法。
Wherein said film forming complexing agent imidazole compounds, benzotriazole, one something <br/> Re one of claims 1 to 3 comprising constituted by either the nitrogen-containing organic compounds of benzothiazole The method for manufacturing a printed circuit board according to the above.
【請求項5】上記イミダゾール化合物をアルキルベンゼ
ンイミダゾール化合物として成る請求項記載のプリン
ト基板の製造方法。
5. The method according to claim 4, wherein said imidazole compound is an alkylbenzeneimidazole compound.
【請求項6】上記(f)工程の無電解銅めっきを施す工
程において、銅箔上に形成された銅との錯体構造皮膜を
溶解除去する処理液を、無機強酸もしくは過過酸化物の
稀釈溶液として成る請求項乃至5の何れか一つに記載
のプリント基板の製造方法。
6. The treatment liquid for dissolving and removing the complex structure film with copper formed on the copper foil in the step of applying the electroless copper plating in the step (f) is diluted with an inorganic strong acid or a peroxide. printed circuit board manufacturing method according to any one of claims 1 to 5 comprising as a solution.
【請求項7】上記無機強酸を塩酸、硫酸、硝酸の何れか
とするか、過過酸化物を硫酸ソーダとし、何れも2〜3
重量%の稀釈溶液として成る請求項記載のプリント基
板の製造方法。
7. The inorganic strong acid is selected from hydrochloric acid, sulfuric acid and nitric acid, and the peroxide is sodium sulfate.
7. The method for producing a printed circuit board according to claim 6, wherein the solution is a diluted solution of weight%.
【請求項8】上記(b)工程と(c)工程との間に、無
電解Niめっきを0.5〜1.0μm析出させ、さらに
基板表面を研磨してNiめっきを基板表面から除去し、
スルーホール内にのみ残す工程を付加し、最終工程でス
ルーホール内にNiめっきと銅めっきから成る二重のめ
っき膜を形成して成る請求項記載のプリント基板の製
造方法。
8. Between the steps (b) and (c), electroless Ni plating is deposited in a thickness of 0.5 to 1.0 μm, and the surface of the substrate is polished to remove the Ni plating from the substrate surface. ,
Adding step left only in the through hole, the final step method of manufacturing the printed board according to claim 1, wherein by forming a double plating film consisting of Ni plating and copper plating in the through holes in.
【請求項9】上記(c)工程において、レジストマスク
パターンを、電着型UVレジストによりランドと外部接
続端子を含む導体回路以外がマスキングされたマスクを
用いUV露光機により露光し、現像により回路パターン
を描き、これをマスクとして銅箔をエッチングし、ラン
ド及び導体回路パターンを形成する工程として成る請求
もしくは記載のプリント基板の製造方法。
9. In the step (c), the resist mask pattern is exposed by a UV exposing machine using a mask masked by an electrodeposition type UV resist except for a conductor circuit including lands and external connection terminals, and the circuit is developed by development. drawing a pattern, this copper foil was etched as a mask, a land and a manufacturing method of the printed board according to claim 1 or 8, wherein comprising a step of forming a conductor circuit pattern.
【請求項10】上記(b)工程と(c)工程との間に、
無電解銅めっきを2.5〜10.0μm形成する工程を
付加し、これにより少なくともスルーホール内に予め第
1の銅めっきを形成した後、上記(c)工程〜(f)工
程を施し、スルーホール内に二重の銅めっきを形成して
成る請求項記載のプリント基板の製造方法。
10. The method according to claim 10, wherein the steps (b) and (c) are performed between
A step of forming an electroless copper plating of 2.5 to 10.0 μm is added, whereby at least a first copper plating is formed in advance in at least the through hole, and the above steps (c) to (f) are performed; method of manufacturing a printed circuit board according to claim 1, wherein in the through holes by forming a double copper plating.
【請求項11】上記(d)工程において、基板表面に皮
膜形成用錯形成剤を塗布する方法として、浸漬、シルク
スクリーン、スプレー、ローラーの何れかの方式を選択
して成る請求項記載のプリント基板の製造方法。
11. The above step (d), as a method for applying the film forming complexing agent on the substrate surface, dipping, silk screening, spraying, according to claim 1, wherein comprising selecting one of methods of rollers Manufacturing method of printed circuit board.
JP15911892A 1992-06-18 1992-06-18 Printed circuit board manufacturing method Expired - Fee Related JP2919181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15911892A JP2919181B2 (en) 1992-06-18 1992-06-18 Printed circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15911892A JP2919181B2 (en) 1992-06-18 1992-06-18 Printed circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JPH066018A JPH066018A (en) 1994-01-14
JP2919181B2 true JP2919181B2 (en) 1999-07-12

Family

ID=15686636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15911892A Expired - Fee Related JP2919181B2 (en) 1992-06-18 1992-06-18 Printed circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP2919181B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321994A (en) * 1997-05-16 1998-12-04 Senju Metal Ind Co Ltd Method of preventing migration in conductor parts of electronics
TWI536581B (en) 2011-06-14 2016-06-01 Dainippon Printing Co Ltd A conductive substrate for forming a wiring pattern for a solar cell collector sheet, and a method for manufacturing a current collector for a solar cell
KR101474642B1 (en) 2013-05-23 2014-12-17 삼성전기주식회사 Printed circuit board and method of manufacturing the same
JP6323481B2 (en) * 2016-03-02 2018-05-16 日立化成株式会社 Printed wiring board, method for producing the same, and thermosetting resin composition

Also Published As

Publication number Publication date
JPH066018A (en) 1994-01-14

Similar Documents

Publication Publication Date Title
US4804615A (en) Method for manufacture of printed circuit boards
JP2837137B2 (en) Method of manufacturing build-up multilayer printed circuit board
JP2007109902A (en) Method for manufacturing multilayer printed wiring board, and photosensitive dry film used for same
JP3204545B2 (en) Multilayer printed wiring board and method of manufacturing the same
JPH06275950A (en) Manufacture of wiring board
JP2694802B2 (en) Manufacturing method of printed wiring board
JP2919181B2 (en) Printed circuit board manufacturing method
JP4129665B2 (en) Manufacturing method of substrate for semiconductor package
JPH05327224A (en) Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture
JP3624423B2 (en) Printed wiring board and manufacturing method thereof
JP3143408B2 (en) Manufacturing method of printed wiring board
JP2003115662A (en) Method of manufacturing semiconductor device substrate
JPH06260763A (en) Manufacture of multilayer wiring board
JP2713037B2 (en) Printed wiring board and manufacturing method thereof
JP3420860B2 (en) Method for roughening adhesive for electroless plating and method for manufacturing printed wiring board
JPH036880A (en) Printed wiring board and manufacture thereof
JPS61147596A (en) Manufacture of double side through hole printed circuit board
JPH11330695A (en) Highly reliable multilayer circuit board and its manufacture
JPH10190224A (en) Multilayer printed wiring board and its manufacture
JP2001156455A (en) Multilayer printed wiring board and manufacturing method for it
JP4180192B2 (en) Manufacturing method of multilayer printed wiring board
CA1258138A (en) Method for manufacture of printed circuit boards having solder-masked traces
JP2984625B2 (en) Multilayer printed wiring board manufacturing method
JP3624427B2 (en) Printed circuit board manufacturing method, printed circuit board and equipment
JPH04318993A (en) Printed wiring board and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees