KR950000293B1 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- KR950000293B1 KR950000293B1 KR1019910015654A KR910015654A KR950000293B1 KR 950000293 B1 KR950000293 B1 KR 950000293B1 KR 1019910015654 A KR1019910015654 A KR 1019910015654A KR 910015654 A KR910015654 A KR 910015654A KR 950000293 B1 KR950000293 B1 KR 950000293B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- solder
- wiring board
- printed wiring
- solder resist
- Prior art date
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 발명에 관한 인쇄 배선판의 제조 방법을 나타내는 공정별 단면도.1 is a cross-sectional view for each step showing a method for manufacturing a printed wiring board according to the present invention.
제 2 도는 본 발명에 의하여 제조된 인쇄 배선판의 푸트 패턴부의 구조를 나타내는 단면도.2 is a cross-sectional view showing the structure of the foot pattern portion of the printed wiring board manufactured according to the present invention.
제 3 도 내지 제 5 도 종래의 인쇄 배선판과 본 발명에 의한 인쇄 배선판에 있어서의 도체간 스페이서의 치수 관계를 비교하는 설명도.Explanatory drawing which compares the dimensional relationship of the spacer between conductors in the conventional printed wiring board and the printed wiring board by this invention.
제 6 도는 종래의 인쇄 배선판의 푸트 패턴부의 구조를 나타내는 단면도.6 is a cross-sectional view showing a structure of a foot pattern portion of a conventional printed wiring board.
제 7 도는 종래의 인쇄 배선판의 제조 방법을 나타내는 공정별 단면도.7 is a cross-sectional view for each step showing a conventional method for manufacturing a printed wiring board.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 유리 에폭시 기판 20 : 동박10: glass epoxy substrate 20: copper foil
40 : 무전해동도금층 60 : 전해동도금층40: electroless copper plating layer 60: electrolytic copper plating layer
70, 110 : 땜납 도금층 80, 85 : 솔더(solder) 레지스트70, 110: solder plating layer 80, 85: solder resist
90 : 푸트 패턴부 100 : 프트 패턴 도체90: foot pattern part 100: FT pattern conductor
120 : 배선 도체120: wiring conductor
본 발명은 인쇄 배선판 및 그 제조 방법에 관한 것으로 특히, 인쇄 배선판상에 형성되는 푸트 패턴(foot pattern)의 구조 및 그 제작 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a manufacturing method thereof, and more particularly, to a structure of a foot pattern formed on a printed wiring board and a manufacturing method thereof.
인쇄 배선판(프린트 기판)의 표면에는 통상, 배선 패턴 이외에 부품탑재용의 푸트 패턴이 설치된다.On the surface of a printed wiring board (printed board), a foot pattern for component mounting is usually provided in addition to the wiring pattern.
제 6 도는 종래의 프린트 기판에 있어서의 푸트 패턴의 1예를 나타낸다.6 shows an example of a foot pattern in a conventional printed board.
유리 에폭시(glass epoxy) 기판 등의 절연성 기판(10)위에 동박으로된 푸트 패턴(100)이 형성되어 있고 그 위에는 땜납 도금층(110)이 형성되어 있다. 동박은 이 푸트 패턴이외의 부분에서는 배선층(120)으로 되어 있고 이 배선층(120)은 솔더(solder) 레지스트(80)등의 절연 재료로 덮여져 있다.A foot pattern 100 made of copper foil is formed on an insulating substrate 10 such as a glass epoxy substrate, and a solder plating layer 110 is formed thereon. Copper foil is the wiring layer 120 in parts other than this foot pattern, and this wiring layer 120 is covered with insulating materials, such as soldering resist 80. As shown in FIG.
제 7 도는 이와 같은 푸트 패턴을 지니는 프린트 기판의 제작 과정을 도시한 공정별 단면도이다.7 is a cross-sectional view for each process illustrating a manufacturing process of a printed circuit board having such a foot pattern.
먼저, 제 7 도(a)에 도시한 바와 같이 표면이 동박(20)으로 피복된 유리 에폭시 재료(동장적층판)(10)를 준비하고, 제 7 도(b)에 도시한 바와 같이 드릴링을 행하여 관통공(30)을 개공하여 활성화 처리를 행한 후 무전해동도금(40)을 행한다.First, as shown in Fig. 7 (a), a glass epoxy material (copper laminate) 10 whose surface is covered with copper foil 20 is prepared, and drilling is performed as shown in Fig. 7 (b). The electroless copper plating 40 is performed after the activation process is performed by opening the through hole 30.
다음에 레지스트(50)를 도포하고, 이것을 푸트 패턴 및 배선의 형성 영역이 노출하도록 패터닝한 후 전해 동도금(60) 및 전해땜납 도금(70)을 행함으로써 배선 및 푸트 패턴을 형성한다.Next, the resist 50 is applied and patterned so that the foot pattern and the wiring formation region are exposed, and then the electrolytic copper plating 60 and the electrolytic solder plating 70 are performed to form the wiring and the foot pattern.
다음에 제 7 도(c)에 도시한 바와 같이 푸트 및 배선 부분을 제외한 부분에 레지스트(50)가 잔존하도록 전체면에 레지스트를 도포하고 이것을 패터닝한 후, 레제스트가 없는 부분에 전해동도금(60) 및 땜납 도금(70)을 행한다.Next, as shown in Fig. 7 (c), a resist is applied to the entire surface so that the resist 50 remains on portions other than the foot and wiring portions, and patterned, and then electrolytic copper plating (60) on the portion without a resist. ) And solder plating 70 are performed.
다음에 레지스트를 제거하는 동시에 땜납 도금층을 마스크하여 동도금층(60)을 에칭함으로써 제 7 도(d)의 구조를 얻는다.Next, while removing the resist, the solder plating layer is masked to etch the copper plating layer 60 to obtain the structure of FIG.
최후로 땜납 도금을 박리하고, 솔더 레지스트(80)를 도포한다. 그후, 푸트 패턴 형성부(90)의 솔더 레지스트를 제거하고, 푸트 패턴의 표면에만 땜납층(110)을 땜납 도금으로 형성한다.Finally, solder plating is peeled off and the solder resist 80 is applied. Thereafter, the solder resist of the foot pattern forming unit 90 is removed, and the solder layer 110 is formed by solder plating only on the surface of the foot pattern.
대체로 고밀도 실장의 프린트 기판에 있어서는 땜납 푸트 패턴 사이에 배선이 행해지는 일이 많다. 그러나 상술한 종래의 푸트 패턴 작성 방법으로 작성된 푸트 패턴을 지니는 프린트 기판에 있어서는 솔더 레지스트와 푸트 패턴의 마스크 맞춤의 어긋남이나 솔더 레지스트의 가장 정밀도 등에 의하여 배선이 솔더 레지스트로부터 노출되어 버리는 일이 있다.In general, in a high density mounted printed circuit board, wiring is often performed between the solder foot patterns. However, in a printed circuit board having a foot pattern created by the above-described conventional foot pattern creation method, the wiring may be exposed from the solder resist due to the misalignment of the mask registration between the solder resist and the foot pattern, the precision of the solder resist, and the like.
이런 경우 실장시에 도포되는 땜납 페이스트나 땜납 침지에 의한 땜납에 의하여 인접하는 배선간에 땜납 브리지 등의 단락이나 고습도 상태에서의 사용에 의한 이동(migration)등의 불량이 발생하는 문제가 있었다.In this case, there is a problem that shortages such as solder bridges or migration due to use in high humidity conditions occur between adjacent wirings due to solder paste applied during mounting or solder by solder immersion.
특히 탑재하는 부품의 리이드 피치가 1.27㎜, 0.6㎜, 0.5㎜, 0.4㎜로 점차 좁아지고, 이에 따라 푸트 패턴 사이의 피치도 좁아지기 때문에 푸트 패턴간의 솔더 레지스트의 패터닝도 관란하게 된다. 이 때문에 푸트 패턴 사이에도 상술한 땜납 브리지나 이동 문제가 발생하고 있다.In particular, since the lead pitch of components to be mounted is gradually narrowed to 1.27 mm, 0.6 mm, 0.5 mm, and 0.4 mm, the pitch between the foot patterns is also narrowed, so that the patterning of the solder resist between the foot patterns is also disturbed. For this reason, the above-mentioned solder bridge and the movement problem also arise between the foot patterns.
본 발명은 이와 같은 문제를 해결하기 위하여 이루어진 것으로서 배선이 확실하게 솔더 레지스트로 덮여짐으로써 고밀도 배선에 으한 실장이나, 고신뢰성의 미세 피치 디바이스를 제작하는데 적합한 푸트 패턴을 지니는 인쇄 배선판 및 그 제조 방법을 제공함을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and since a wiring is reliably covered with a solder resist, a printed wiring board having a foot pattern suitable for mounting on a high density wiring or manufacturing a highly reliable fine pitch device, and a method of manufacturing the same The purpose is to provide.
본 발명에 의하면 제 1의 금속 재료로 소망하는 패턴으로 형성된 배선용 도체 및 부품 실장용 도체를 표면에 지니는 인쇄 배선판에 있어서, 상기 부품 실장용 도체 표면의 주연부 및 상기 배선용 도체를 덮도록 상기 인쇄 배선판의 표면에 도포된 솔더 레지스트층과, 상기 부품 실장용 도체 표면에 상기 주연부를 제외하고 제 2의 금속 재료로 형성된 부품 고착용 도체층을 구비한 것을 특징으로 하고 있다.According to the present invention, a printed wiring board having a wiring conductor and a component mounting conductor formed on a surface of a desired pattern with a first metal material, wherein the printed wiring board is formed so as to cover the periphery of the surface of the component mounting conductor and the wiring conductor. A soldering resist layer applied to a surface and a component fixing conductor layer formed of a second metal material except for the periphery on the component mounting conductor surface are provided.
또 본 발명에 의한 인쇄 배선판의 제조 방법은 절연 기판상에 형성된 제 1의 금속 재료층을 에칭하고 배선용 도체 및 부품 실장용 도체를 선택적으로 형성하는 공정과, 전체면에 솔더 레지스트를 도포하는 공정과, 상기 부품 실장용 도체상에서 그 주연부에만 솔더 레지스트를 제거한 부분에 제 2의 금속 재료로 부품 고착용 도체층을 형성하는 공정을 갖춘 것을 특징으로 한다.In addition, the method for manufacturing a printed wiring board according to the present invention includes the steps of etching the first metal material layer formed on the insulating substrate, selectively forming the wiring conductor and the component mounting conductor, and applying the solder resist to the entire surface; And a step of forming a component fixing conductor layer of a second metal material on a portion from which the solder resist is removed only on the periphery of the component mounting conductor.
본 발명에 있어서 제 1의 금속 재료로는 동이 바람직하고, 제 2의 금속 재료로는 땜납이 바람직하다.In this invention, copper is preferable as a 1st metal material, and solder is preferable as a 2nd metal material.
본 발명의 인쇄 배선 솔더 레지스트는 배선 도체와 층의 전부를 덮고 푸트 패턴 도체의 주연부까지를 덮고 있다. 따라서 푸트 패턴에 있어서 실제로 땜납층으로 덮여 있는 면적은 푸트 패턴 도체층의 면적보다도 작다. 또 푸트 패턴 외측의 영역은 배선 도체를 비롯하여 모두 솔더 레지스트로 덮혀 있기 때문에 푸트 패턴 도체와 배선 도체간, 푸트 패턴 도체간의 단락 또는 이동을 억제할 수 있다.The printed wiring solder resist of the present invention covers all of the wiring conductor and the layer and covers the periphery of the foot pattern conductor. Therefore, the area actually covered with the solder layer in the foot pattern is smaller than the area of the foot pattern conductor layer. Moreover, since the area | region outside a foot pattern is covered with soldering resist all, including a wiring conductor, the short circuit or movement between a foot pattern conductor, a wiring conductor, and a foot pattern conductor can be suppressed.
또, 본 발명에 관한 인쇄 배선판의 제조 방법에 있어서는 부품 실장용 도체의 주연부 및 배선용 도체를 덮도록 솔더 레지스트가 형성되고, 노출된 부품 실장용 도체상에는 땜납층이 형성되기 때문에 확실히 신뢰성이 높은 인쇄 배선판을 얻을 수 있다.Moreover, in the manufacturing method of the printed wiring board which concerns on this invention, a soldering resist is formed so that the periphery part of a component mounting conductor and a wiring conductor may be formed, and a solder layer is formed on the exposed component mounting conductor, and it is surely reliable printed wiring board. Can be obtained.
이하 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 발명에 관한 인쇄 배선판의 단면도이다.2 is a cross-sectional view of a printed wiring board according to the present invention.
유리 에폭시 기판(10)위에 동층이 선택적으로 형성되고, 푸트 패턴(100)과 배선(120)이 형성되어 있다. 이들 위에는 솔더 레지스트층(85)이 형성되어 있고, 배선(120)은 완전히 솔더 레지스트로 덮혀 있다. 이에 대하여 푸트 패턴(100)위에는 주연부에만 솔더 레지스트가 존재해 있고, 그 내측의 동박상에는 땜납층(115)이 형성되어 있다.A copper layer is selectively formed on the glass epoxy substrate 10, and the foot pattern 100 and the wiring 120 are formed. On these, a solder resist layer 85 is formed, and the wiring 120 is completely covered with a solder resist. On the other hand, the solder resist exists only in the periphery part on the foot pattern 100, and the solder layer 115 is formed in the copper foil inside.
제 1 도는 본 발명에 관한 인쇄 배선판의 제조 방법을 도시한 공정별 단면도이다. 동도면에 있어서는 종래 기술을 나타내는 제 7 도와 동일 부분에는 동일 부호를 붙이고 있다.1 is a cross-sectional view for each step showing a method for manufacturing a printed wiring board according to the present invention. In the same drawing, the same code | symbol is attached | subjected to the 7th diagram and the same part which show a prior art.
먼저 제 1 도(a)에 보이는 바와 같이 표면이 동박(20)으로 피복된 유리 에폭시 재료(동장적층판)(10)을 준비하고, 제 7 도(b)에 도시한 바와 같이 드릴링을 행하여 관통공(30)을 개공하고 활성화 처리를 행한 후 무전해동도금(40)을 행한다. 다음에 레지스트(50)를 전체면에 도포하고 이것을 푸트 패턴 및 배선의 형성영역이 노출하도록 패터닝한 후 전해동도금(60) 및 전해 땜납 도금(70)을 행하면 푸트 패턴 및 배선의 형성 예정 영역상에만 전해동도금(60) 및 전해 땜납 도금(70)의 층이 형성된다(제 7도(c)).First, as shown in Fig. 1 (a), a glass epoxy material (copper laminate) 10 having a surface coated with a copper foil 20 is prepared, and as shown in Fig. 7 (b), drilling is performed to form a through hole. After opening 30 and performing an activation process, electroless copper plating 40 is performed. Next, the resist 50 is applied to the entire surface and patterned so that the foot pattern and the wiring forming region are exposed, and then the electrolytic copper plating 60 and the electrolytic solder plating 70 are performed only on the region where the foot pattern and the wiring are to be formed. A layer of electrolytic copper plating 60 and electrolytic solder plating 70 is formed (Fig. 7 (c)).
레지스트를 제거한 후 땜납 도금층(70)을 에칭 마스크로 하여 동박(20)을 에칭함으로써 제 1 도(d)의 구조를 얻는다.After removing the resist, the copper foil 20 is etched using the solder plating layer 70 as an etching mask to obtain the structure of FIG.
다음에 땜납 도금을 박리하고, 솔더 레지스트(85)를 전체면에 도포한다. 그후 솔더 레지스트의 패터닝을 행하고 푸트 패턴 형성부(90)에 있어서 동도금층(60)을 노출시킨다. 이때 동도금층(60)의 주연부에는 솔더 레지스트(85)가 잔존하게 된다(제 1 도(e)).Next, the solder plating is peeled off, and the solder resist 85 is applied to the whole surface. Thereafter, the solder resist is patterned to expose the copper plating layer 60 in the foot pattern forming portion 90. At this time, the solder resist 85 remains on the periphery of the copper plating layer 60 (FIG. 1 (e)).
다음에 동도금층의 노출부에 땜납을 도금하여 땜납층(115)을 형성한다(제 1 도(f)).Next, the solder is plated on the exposed portion of the copper plating layer to form the solder layer 115 (FIG. 1 (f)).
이와 같이 푸트 패턴부의 땜납층(115)은 동박 패턴의 단부보다는 내측에 형성되고, 이 동박 패턴의 주연부에는 솔더 레지스트가 도포되어 있기 때문에 다른 푸트 패턴이나 배선층과는 격리되어 있다. 따라서 부품 실장시도 땜납에 의한 브리지나 이동은 생기지 않는다.Thus, the solder layer 115 of a foot pattern part is formed inward rather than the edge part of a copper foil pattern, and since the soldering resist is apply | coated to the peripheral part of this copper foil pattern, it is isolate | separated from other foot patterns and wiring layers. Therefore, even when mounting parts, no bridges or movements are caused by solder.
제 3 도 내지 제 5 도는 종래의 인쇄 배선판과 본 발명에 의한 인쇄 배선판의 구조를 대비하여 도시한 단면도인 바, (a)는 종래의 경우, (b)는 본 발명에 의한 경우를 각각 도시하고 있다. 이들 경우에 있어서 도체 패턴의 최소 라인폭 및 도체간 스페이스는 각각 0.2㎜로 하고, 솔더 레지스트의 마스크 맞춤의 어긋남은 0.15㎜인 것으로 한다.3 to 5 are cross-sectional views illustrating the structure of a conventional printed wiring board and a printed wiring board according to the present invention. (A) shows a conventional case, and (b) shows a case according to the present invention, respectively. have. In these cases, the minimum line width of the conductor pattern and the space between the conductors are 0.2 mm, respectively, and the mask misalignment of the solder resist is 0.15 mm.
제 3 도는 푸트 패턴의 이웃에 2개의 배선 도체가 통하고 있는 경우이고 푸트 패턴의 부품 탑재 폭을 0.6㎜로 하면 마스크 맞춤 어긋남과 도체간 스페이스의 합계 폭으로서 0.35㎜가 인접하는 배선층과의 사이에 필요하고 푸트 패턴 폭의 절반과 합쳐서 0.65㎜가 푸트 패턴의 중앙부에서 인접하는 배선 도체의 단면과의 사이에 필요하다.3 shows a case in which two wiring conductors pass through a neighbor of the foot pattern, and when the component mounting width of the foot pattern is 0.6 mm, the mask misalignment and the total width of the spaces between the conductors are 0.35 mm between the adjacent wiring layers. In addition to half of the width of the foot pattern, 0.65 mm is needed between the end faces of the wiring conductors adjacent at the center of the foot pattern.
이에 대하여 본원 발명에 의한 경우에는 솔더 레지스트에 의해 푸트 패턴 도체의 주연부가 덮여져 있기 때문에 솔더 레지스트에 매몰된 동박의 단면과 인접하는 배선 도체와의 거리가 문제로 된다. 푸트 패턴부의 동박폭을 0.6㎜로 하면 이 중앙부와 인접하는 배선 도체의 단면간에 필요한 거리는 푸트 패턴부의 동박폭의 절반인 0.3㎜와 동박의 단면에서 배선 도체의 단면까지의 거리 0.2㎜를 합하여 0.5㎜가 되어 종래의 것보다는 0.15㎜ 감소시킬 수 있다. 이와 같이 본 발명에 의한 인쇄 배선판의 구조 쪽이 보다 밀도를 향상시킬 수 있음을 알 수 있다.On the other hand, in the case of the present invention, since the periphery of the foot pattern conductor is covered by the solder resist, the distance between the end face of the copper foil buried in the solder resist and the wiring conductor adjacent to it becomes a problem. When the copper foil width of the foot pattern portion is 0.6 mm, the distance required between the center portion and the end face of the wiring conductor adjacent to the center portion is 0.5 mm by adding 0.3 mm, which is half of the copper foil width of the foot pattern portion, and the distance 0.2 mm from the end face of the copper foil to the end face of the wiring conductor. It can be reduced by 0.15 mm than the conventional one. Thus, it turns out that the structure of the printed wiring board by this invention can improve a density more.
제 4 도는 두개의 푸트 패턴 사이에 1개의 배선 도체가 통하고 있는 경우를 도시하고 있다.4 shows a case where one wiring conductor is passed between two foot patterns.
동일한 고찰을 하면 제 4 도(a)에 도시한 종래의 경우, 배선 도체폭 0.1㎜로 억제하여도 푸트 패턴 사이에 필요한 거리는 0.7㎜로 되는데 대하여 제 4 도(b)에 도시한 본 발명의 경우에는 0.1㎜ 폭의 배선 도체를 사용하여도 0.65㎜로 충분하게 된다.Similarly, in the conventional case shown in FIG. 4 (a), the distance required between the foot patterns becomes 0.7 mm even when the wiring conductor width is suppressed to 0.1 mm, whereas in the case of the present invention shown in FIG. Even if a 0.1 mm wide wiring conductor is used, 0.65 mm is sufficient.
따라서 실장 밀도를 향상시킬 수 있을 뿐만 아니라 배선 저항을 감소시켜서 특성 임피던스를 향상시키는 일이 가능해진다.Therefore, not only the mounting density can be improved but also the wiring resistance can be reduced to improve the characteristic impedance.
제 5 도는 복수의 푸트 패턴이 연속하는 경우를 도시하고 있고, 푸트 패턴의 폭과 푸트 패턴간의 간격의 합계를 0.6㎜로 한 것을 나타낸다.5 shows a case where a plurality of foot patterns are continuous, and shows that the sum of the widths of the foot patterns and the interval between the foot patterns is set to 0.6 mm.
제 5 도(a)의 종래의 경우, 도체 폭 0.3㎜에 대하여 도체간 스페이스는 0.3㎜가 되는데 솔더 레지스트의 맞춤 어긋남을 고려하면 도체간에는 솔더 레지스트를 도포할 수 없다. 이에 대하여 제 5 도에 도시한 본 발명에 의하면 도체간에 솔더 레지스트를 개재시킬 수 있으므로 신뢰성을 현저히 향상시킬 수 있다.In the conventional case of Fig. 5 (a), the space between conductors is 0.3 mm with respect to the conductor width of 0.3 mm, but considering the misalignment of the solder resists, the solder resist cannot be applied between the conductors. On the other hand, according to the present invention shown in Fig. 5, the solder resist can be interposed between the conductors, so that the reliability can be remarkably improved.
이상과 같이 본 발명에 관한 인쇄 배선판에 있어서는 푸트 패턴 도체의 주연부 및 배선 도체가 레지스트로 덮여져 있으므로 인접하는 푸트 패턴끼리 혹은 푸트 패턴과 배선 도체 사이에서 단락이나 이동되지 않고 신뢰성을 향상시키는 일이 가능해진다.As described above, in the printed wiring board according to the present invention, since the periphery of the foot pattern conductor and the wiring conductor are covered with a resist, reliability can be improved without shorting or moving between adjacent foot patterns or between the foot pattern and the wiring conductor. Become.
또 본 발명에 관한 인쇄 배선판의 제조 방법에 의하면 푸트 패턴 도체나 배선 도체를 형성 후 전체면에 레지스트를 도포하고 이것을 푸트 패턴 도체상의 주연부에 레지스트가 잔존하도록 푸트 패턴 도체상의 레지스트를 제거하고 제거부에 부품 고착용의 도체층을 형성하도록 하고 있으므로 신뢰성이 높은 인쇄 배선판을 확실하게 제조하는 일이 가능해진다.According to the method of manufacturing a printed wiring board according to the present invention, after forming a foot pattern conductor or a wiring conductor, a resist is applied to the entire surface, and the resist on the foot pattern conductor is removed so that the resist remains on the periphery of the foot pattern conductor, Since the conductor layer for component fixing is formed, it becomes possible to reliably manufacture a highly reliable printed wiring board.
Claims (3)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2239529A JP2851148B2 (en) | 1990-09-10 | 1990-09-10 | Printed wiring board |
JP02-239529 | 1990-09-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950000293B1 true KR950000293B1 (en) | 1995-01-12 |
Family
ID=17046160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910015654A KR950000293B1 (en) | 1990-09-10 | 1991-09-09 | Printed wiring board and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2851148B2 (en) |
KR (1) | KR950000293B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2519449B2 (en) * | 1987-04-02 | 1996-07-31 | アツデン株式会社 | Printed circuit board manufacturing method |
JPH0247086U (en) * | 1988-09-27 | 1990-03-30 |
-
1990
- 1990-09-10 JP JP2239529A patent/JP2851148B2/en not_active Expired - Fee Related
-
1991
- 1991-09-09 KR KR1019910015654A patent/KR950000293B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2851148B2 (en) | 1999-01-27 |
JPH04214694A (en) | 1992-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5369881A (en) | Method of forming circuit wiring pattern | |
US7353590B2 (en) | Method of forming printed circuit card | |
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
EP1909544A2 (en) | Wired circuit board | |
KR100674458B1 (en) | Printed circuit board and method of manufacturing the same | |
EP0483979B1 (en) | Method for producing printed circuit boards | |
US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
KR950000293B1 (en) | Printed wiring board and manufacturing method thereof | |
KR100351923B1 (en) | method for fabricating PCB | |
JP2003273516A (en) | Successive multilayer wiring board and method for manufacturing the same | |
JPH08107263A (en) | Manufacturing method of printed-wiring board | |
US6360434B1 (en) | Circuit fabrication | |
JPH0738498B2 (en) | Method for manufacturing printed wiring board | |
JPH02105596A (en) | Manufacture of printed wiring board | |
JPH08255969A (en) | Printed-circuit board device | |
JPH03196691A (en) | Formation of insulating layer of printed wiring board | |
JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH09181453A (en) | Multilayer wiring board and its manufacturing method | |
JPS62171194A (en) | Matrix wiring board | |
JP3648753B2 (en) | Wiring board manufacturing method | |
JP3812006B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP3688940B2 (en) | Wiring pattern formation method for flexible circuit board | |
JP2000277900A (en) | Manufacture of solder-coated composite circuit board | |
JPH05335734A (en) | Printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021231 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |