JP2795475B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereofInfo
- Publication number
- JP2795475B2 JP2795475B2 JP1201758A JP20175889A JP2795475B2 JP 2795475 B2 JP2795475 B2 JP 2795475B2 JP 1201758 A JP1201758 A JP 1201758A JP 20175889 A JP20175889 A JP 20175889A JP 2795475 B2 JP2795475 B2 JP 2795475B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- circuit portion
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，高密度でファインなパターンを有するプリ
ント配線板及びその製造方法に関する。Description: TECHNICAL FIELD The present invention relates to a printed wiring board having a high-density and fine pattern and a method for manufacturing the same.
〔従来技術〕 近年，プリント配線板は，ファイン化の傾向が顕著と
なり，所定面積の基板上に出来る限り多くのパターン，
スルーホールを形成しなければならない。[Prior art] In recent years, the tendency of printed wiring boards to become finer has become remarkable, and as many patterns and
A through hole must be formed.
ところで，パターン間隔を小さくするには，めっき層
の厚さを出来る限り薄くすることが有効な手段の一つと
なる。例えば，パターン間隔が100μｍ以下の高密度で
ファインなプリント配線板の製造方法において，無電解
Niめっきの厚さを２μｍ程度にすれば，第13図及び第14
図に示すごとく，ブリッジ80の発生を回避することが知
られている。ここで，ブリッジ80とは，隣接するパター
ン8,8の基部相互間において，その端部が無電解ニッケ
ル工程時に生ずる現象をいう。これにより，パターン8,
8間は短絡し、絶縁不良となる。Incidentally, in order to reduce the pattern interval, it is one of effective means to reduce the thickness of the plating layer as much as possible. For example, in a method of manufacturing a high-density and fine printed wiring board with a pattern interval of
If the thickness of the Ni plating is reduced to about 2 μm, the
As shown in the figure, it is known to avoid the occurrence of the bridge 80. Here, the bridge 80 is a phenomenon that occurs between the bases of the adjacent patterns 8, 8 at the ends thereof during the electroless nickel process. As a result, pattern 8,
Short circuit occurs between 8 and insulation failure occurs.
即ち、銅箔81の上に形成された銅めっき層82には，そ
の上に更にNi層83及びAu層84のNi−Auめっき層が形成さ
れる。このとき，該Ni層83のメッキ層が厚くなるに伴
い，上記ブリッジ80が起こり易くなる。That is, the Ni-Au plating layers of the Ni layer 83 and the Au layer 84 are further formed on the copper plating layer 82 formed on the copper foil 81. At this time, as the plating layer of the Ni layer 83 becomes thicker, the bridge 80 is more likely to occur.
反面，該Ni層83の厚さが例えば２μｍ以下と薄くなる
に従い，上記ブリッジ80は起こらなくなることが知られ
ている。On the other hand, it is known that the bridging 80 does not occur as the thickness of the Ni layer 83 becomes thinner, for example, 2 μm or less.
しかしながら，上記従来技術には，次の問題点があ
る。However, the above prior art has the following problems.
即ち，上記高密度でファインなパターンは，一定以上
の膜厚を必要とする場合がある。例えば，半導体とのワ
イヤーボンディングにより電気的に接続するパターン8,
導体ランド85及びこれに連結するスルーホール90の内壁
86である。これらにおいては，上記Ni層83の膜厚は，例
えば５μｍ程度が最低必要である。これは，ワイヤーボ
ンディングに耐える強度，つまりワイヤーボンディング
耐久性を必要とするからである。That is, the high-density and fine pattern may require a certain thickness or more. For example, pattern 8, which is electrically connected by wire bonding with a semiconductor,
Conductor land 85 and inner wall of through hole 90 connected to it
86. In these cases, the minimum thickness of the Ni layer 83 is, for example, about 5 μm. This is because it requires strength to withstand wire bonding, that is, wire bonding durability.
従来は，かかる従来の問題点に鑑みてなされたもの
で，膜厚が厚くブリッジがない，高密度でファインなパ
ターンを有するプリント配線板及びその製造方法を提供
しようとするものである。The present invention has been made in view of such conventional problems, and has as its object to provide a printed wiring board having a thick pattern without a bridge, a high density and a fine pattern, and a method of manufacturing the same.
本願は，高密度でファインなプリント配線板にかかる
第１の発明と，そのプリント配線板の製造方法にかかる
第２の発明とよりなる。The present application includes a first invention relating to a high-density and fine printed wiring board, and a second invention relating to a method of manufacturing the printed wiring board.
第１の発明は，基板に設けた導体回路部の上にNi−Au
めっき相を形成してなるパターンを有するプリント配線
板において， 上記Ni−Auめっき層は，導体回路部上に設けた第１の
Ni層と，その上に形成した第２のNi層と，該第２のNi層
の上に形成したAu層とよりなり， 上記第１のNi層は，上記導体回路部の上面だけを被覆
しており，かつ上記導体回路部の側面には形成されてお
らず， 上記第２のNi層は，上記第１のNi層の上面及び側面並
びに上記導体回路部の側面を被覆してなり， 上記Au層は，上記第２のNi層の上面及び側面のすべて
を被覆していることを特徴とするプリント配線板にあ
る。According to the first invention, Ni-Au is provided on a conductive circuit portion provided on a substrate.
In a printed wiring board having a pattern formed by forming a plating phase, the Ni-Au plating layer is formed on the first circuit board provided on the conductive circuit portion.
A Ni layer, a second Ni layer formed thereon, and an Au layer formed on the second Ni layer, wherein the first Ni layer covers only the upper surface of the conductive circuit portion And the second Ni layer covers the top and side surfaces of the first Ni layer and the side surfaces of the conductor circuit portion, and is not formed on the side surface of the conductor circuit portion. The printed wiring board is characterized in that the Au layer covers the entire upper surface and side surfaces of the second Ni layer.
第１の発明において，最も注目すべきことは,Ni−Au
めっき層は，導体回路部上に設けた第１のNi層と，その
上に形成した第２のNi層と，該第２のNi層の上に形成し
たAu層とよりなることにある。In the first invention, the most remarkable thing is Ni-Au
The plating layer consists of a first Ni layer provided on the conductor circuit portion, a second Ni layer formed thereon, and an Au layer formed on the second Ni layer.
つまり,Ni層は２回に分けて形成されている。その中
の第１のNi層は，導体回路部の上面だけを覆い，その側
面には形成されていない。第２のNi層は第１のNi層の上
面及び側面並びに導体回路部の側面を被覆している。従
って，導体回路部の上面には第１のNi層及び第２のNi層
からなるNi厚膜のNi層が形成される。一方，導体回路部
の側面には第２のNi層だけからなるNi薄膜が形成される
ことになる。That is, the Ni layer is formed twice. The first Ni layer therein covers only the upper surface of the conductive circuit portion, and is not formed on the side surface thereof. The second Ni layer covers the top and side surfaces of the first Ni layer and the side surfaces of the conductive circuit portion. Therefore, a Ni thick film composed of the first Ni layer and the second Ni layer is formed on the upper surface of the conductive circuit portion. On the other hand, a Ni thin film consisting of only the second Ni layer is formed on the side surface of the conductive circuit portion.
第１のNi層は，例えば銅箔とその上に形成した銅めっ
き層とからなる導体回路部の上に無電解ニッケルめっき
により，一定の膜厚のニッケルめっきを施したものであ
る。The first Ni layer is formed, for example, by subjecting a conductive circuit portion composed of a copper foil and a copper plating layer formed thereon to nickel plating having a constant thickness by electroless nickel plating.
ここに重要なことは，第１のNi層は，導体回路部の上
面だけを被覆し，側面には形成されていないことであ
る。What is important here is that the first Ni layer covers only the upper surface of the conductor circuit portion and is not formed on the side surface.
第２のNi層は，上記第１のNi層の上面及び導体回路部
の側面に，例えば無電解ニッケルめっきにより，更に一
定の膜厚のNi層を形成したものである。The second Ni layer is obtained by forming a Ni layer with a constant thickness on the upper surface of the first Ni layer and the side surface of the conductor circuit portion by, for example, electroless nickel plating.
上記Au層は，上記第２のNi層の上面から側面にわたっ
て比較的薄い膜厚の金めっきを施したものである（第１
図参照）。The Au layer is obtained by plating a relatively thin film of gold from the upper surface to the side surface of the second Ni layer (first Au layer).
See figure).
第２の発明は，基板にスルーホール用の穴明けを行う
穴明け工程と，上記スルーホール形成部分を含むパター
ン形成部分に第１のNi層を形成する第１めっき工程と，
フォトレジスト膜を被覆して露光，現像を行う露光工程
と，上記スルーホール形成部分の導体ランドと，導体回
路部とを形成するエッチング工程と，上記第１のNi層の
表面に更に第２のNi層と，その後にAu層とを形成する第
２めっき工程とよりなることを特徴とするプリント配線
板の製造方法にある。A second invention includes a drilling step of drilling a through hole in a substrate, a first plating step of forming a first Ni layer on a pattern forming portion including the through hole forming portion,
An exposure step of covering and exposing and developing a photoresist film; an etching step of forming a conductor land at the through-hole forming portion and a conductor circuit portion; and a second step of forming a second layer on the surface of the first Ni layer. A method for manufacturing a printed wiring board, comprising a second plating step of forming a Ni layer and thereafter an Au layer.
第２の発明において，最も注目すべきことは，上記第
１のNi層の表面に，更に第２のNi層を設け，その後にAu
層を形成することにある。In the second invention, the most remarkable point is that a second Ni layer is further provided on the surface of the first Ni layer, and then Au is formed.
Consists in forming a layer.
上記Ni層は，例えば無電解ニッケルめっきにより，一
定の膜厚のNi層を２回に分けて形成するものである。The Ni layer is formed by, for example, electroless nickel plating in which a Ni layer having a constant thickness is divided into two portions.
即ち，第１のNi層を形成するに当たっては，例えばス
ルーホール部を含む基板全面に対して電解ニッケルめっ
き，または無電解ニッケルめっきにより，所望の厚さの
めっき膜を形成する。また，第２のNi層を形成するに当
たっては，例えばパターン形成以降めっきリードが配設
してある基板においては電解ニッケルめっきを，また，
めっきリードが配設されていない基板においては無電解
ニッケルめっきを行う。Au層の形成は，例えばめっきリ
ードが配設されている基板においては電解金めっきを，
まためっきリードが配設されていない基板においては無
電解金めっきを行う。That is, when forming the first Ni layer, a plating film having a desired thickness is formed by, for example, electrolytic nickel plating or electroless nickel plating over the entire surface of the substrate including the through hole. In forming the second Ni layer, for example, electrolytic nickel plating is applied to a substrate on which plating leads are provided after pattern formation.
Electroless nickel plating is performed on a substrate on which plating leads are not provided. For the formation of the Au layer, for example, electrolytic gold plating is applied to a substrate on which plating leads are provided.
Electroless gold plating is performed on a substrate on which plating leads are not provided.
また，上記Au層は，上記第２のNi層の上に比較的薄い
膜厚の金めっき膜を形成するものである。The Au layer forms a relatively thin gold plating film on the second Ni layer.
第１の発明にかかるプリント配線板は，第１のNi層が
導体回路部の上面だけを覆い，その側面は覆っていない
ため，導体上面膜厚が比較的厚い高密度でファインなNi
−Auめっき層を有する。In the printed wiring board according to the first invention, since the first Ni layer covers only the upper surface of the conductive circuit portion and does not cover the side surface, the Ni upper layer has a relatively thick conductor upper surface and a high density and fine Ni film.
-Has an Au plating layer.
また，導体間にはブリッジが形成されていない。その
理由は，導体回路部の側面には，第１のNi層が形成され
ておらず，第２のNi層とAu層が薄く形成されているから
である。つまり，パターン形成以降の第２のNiめっき
と,Auめっきとは非常に薄い被膜だからである。Further, no bridge is formed between the conductors. The reason is that the first Ni layer is not formed on the side surface of the conductor circuit portion, and the second Ni layer and the Au layer are formed thin. That is, the second Ni plating and the Au plating after the pattern formation are very thin films.
また,Ni−Auめっき層は，上記第２のNi層の上に形成
したAu層を有するため，耐久性，導電性，ワイヤーボン
ディング性に優れる。Further, since the Ni-Au plating layer has the Au layer formed on the second Ni layer, the Ni-Au plating layer has excellent durability, conductivity, and wire bonding properties.
したがって，本発明によれば，膜厚が厚くブリッジが
ない，高密度でファインなパターンを有するプリント配
線板を得ることができる。Therefore, according to the present invention, it is possible to obtain a printed wiring board having a high-density and fine pattern having a large film thickness and no bridge.
一方，第２の発明においては，上記第２のNi層の表面
に更に第２のNi層を形成する。そのため,Ni層の導体上
面膜厚が比較的厚いNi−Auめっき層を形成することがで
きる。On the other hand, in the second invention, a second Ni layer is further formed on the surface of the second Ni layer. Therefore, it is possible to form a Ni-Au plating layer having a relatively thick upper surface of the conductor of the Ni layer.
また，上記Ni層は,2回に分けて形成するため，導体間
にブリッジが生ずることがない。その理由は，パターン
形成以降の第２のNiめっき及びAuめっきが非常に薄い被
膜となって導体回路部側面に形成されるからである。Further, since the Ni layer is formed in two steps, no bridge is generated between the conductors. The reason for this is that the second Ni plating and Au plating after the pattern formation are formed as very thin films on the side surfaces of the conductor circuit portion.
したがって，本製造方法によれば，高密度でファイン
なパターンを有するプリント配線板を容易に製造するこ
とができる。Therefore, according to the present manufacturing method, a printed wiring board having a high-density and fine pattern can be easily manufactured.
本発明の実施例にかかるプリント配線板及びその製造
方法につき，第１図〜第12図を用いて説明する。A printed wiring board and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to FIGS.
即ち，本例のプリント配線は，第１図に模式的に示す
ごとく，基板９上にパターン１を形成したものである。
ここで，上記パターン１は銅箔11と，その上に形成され
た銅めっき層12と，その上に形成された第１のNi層13
と，その上に形成された第２のNi層14と，その上に形成
されたAu層15とよりなる。That is, the printed wiring of this example is one in which the pattern 1 is formed on the substrate 9 as schematically shown in FIG.
Here, the pattern 1 includes a copper foil 11, a copper plating layer 12 formed thereon, and a first Ni layer 13 formed thereon.
And a second Ni layer 14 formed thereon and an Au layer 15 formed thereon.
銅箔11及び銅めっき層12は，導体回路17を構成してい
る。第１のNi層13,第２のNi層14及びAu層15は,Ni−Auめ
っき層18を構成している。即ち,Ni−Auめっき層18は，
導体回路部17の上に設けた第１のNi層13と，その上に形
成した第２のNi層14と，該第２のNi層14の上に形成した
Au層15とよりなる。The copper foil 11 and the copper plating layer 12 constitute a conductor circuit 17. The first Ni layer 13, the second Ni layer 14, and the Au layer 15 constitute a Ni-Au plating layer 18. That is, the Ni-Au plating layer 18
A first Ni layer 13 provided on the conductor circuit portion 17, a second Ni layer 14 formed thereon, and a second Ni layer 14 formed on the second Ni layer 14;
It consists of an Au layer 15.
導体回路部17は，第２図に示すごとく，ガラスエポキ
シの基板９上にエッチングにより形成した銅箔11と，該
銅箔11の上に無電解銅めっきにより成形した銅めっき層
12とよりなる。該銅めっき層12は，膜厚が約15μｍであ
る。また，上記第１のNi層13は，無電解ニッケルめっき
により形成したもので，膜厚が約５μｍである。As shown in FIG. 2, the conductor circuit portion 17 includes a copper foil 11 formed by etching on a glass epoxy substrate 9 and a copper plating layer formed on the copper foil 11 by electroless copper plating.
Consists of 12. The copper plating layer 12 has a thickness of about 15 μm. The first Ni layer 13 is formed by electroless nickel plating and has a thickness of about 5 μm.
また，上記第２のNi層14は，膜厚が約５μｍである。 The second Ni layer 14 has a thickness of about 5 μm.
また、上記Au層15は，上記第２のNi層14の上に比較的
薄い膜厚の金めっきにより形成したものである。該Au層
15は，膜厚が約0.3μｍである。The Au layer 15 is formed on the second Ni layer 14 by gold plating with a relatively small thickness. The Au layer
In No. 15, the film thickness is about 0.3 μm.
次に、本例にかかるプリント配線板の作用効果につき
説明する。Next, the operation and effect of the printed wiring board according to the present example will be described.
即ち，本例にかかるプリント配線板は，第１のNi層13
が，導体回路部17の上面だけを覆い，その側面は覆って
いないため，導体上面膜厚が比較的厚い高密度でファイ
ンなNi−Auめっき層18を有する。また，導体間にはブリ
ッジが形成されない（第11図，第12図）。That is, the printed wiring board according to the present embodiment is the first Ni layer 13.
However, since it covers only the upper surface of the conductor circuit portion 17 and does not cover the side surface, the conductor circuit portion 17 has a high-density and fine Ni-Au plating layer 18 having a relatively thick conductor upper surface film. No bridge is formed between the conductors (FIGS. 11 and 12).
したがって，本例によれば，導体上面膜厚が厚くブリ
ッジがない，高密度でファインなパターンを有するプリ
ント配設板を得ることができる。Therefore, according to this example, it is possible to obtain a printed circuit board having a high-density and fine pattern with a thick conductor upper surface and no bridge.
次に，本例にかかるプリント配線板の製造につき，第
１図〜第12図を用いて説明する。Next, the manufacture of the printed wiring board according to the present embodiment will be described with reference to FIGS.
即ち，本発明は第５図〜第12図に示すごとく，第１工
程〜第８工程を経て行う。That is, as shown in FIGS. 5 to 12, the present invention is performed through first to eighth steps.
まず、穴明け工程においては，第５図に示すごとく，
銅箔11張りガラスエポキシ樹脂からなる基板９にドリル
を用いてスルーホール10用の穴明けを行う。First, in the drilling process, as shown in FIG.
A hole for a through-hole 10 is made in a substrate 9 made of glass epoxy resin covered with a copper foil 11 using a drill.
次に，第１めっき工程においては，第６図，第２図，
第３図に示すごとく，まず銅箔11の上に無電解銅めっき
により銅めっき層12を形成する。また，無電解Niめっき
により該銅めっき層12の上に，第６図，第３図に示すご
とく，第１のNi層13を形成する。Next, in the first plating step, FIG. 6, FIG.
As shown in FIG. 3, first, a copper plating layer 12 is formed on a copper foil 11 by electroless copper plating. Also, as shown in FIGS. 6 and 3, a first Ni layer 13 is formed on the copper plating layer 12 by electroless Ni plating.
つまり，第１めっき工程においては，上記スルーホー
ル10を含む基板９のパターン１形成部分に第１のNi層13
を形成する。That is, in the first plating step, the first Ni layer 13 is formed on the portion of the substrate 9 including the through hole 10 where the pattern 1 is formed.
To form
そして，露光工程においては，第７図に示すごとく，
上記第１のNi層13上にフォトレジスト膜16を被覆する。
更に，第８図に示すごとく，露光及び現像を行う。これ
により，スルーホール10の内壁101,導体ランド102形成
部分，及びパターン１形成部分にのみ上記フォトレジス
ト膜16が残存する。In the exposure step, as shown in FIG.
A photoresist film 16 is coated on the first Ni layer 13.
Further, exposure and development are performed as shown in FIG. Thus, the photoresist film 16 remains only on the inner wall 101 of the through hole 10, the portion where the conductor land 102 is formed, and the portion where the pattern 1 is formed.
次に，エッチング工程においては，第９図に示すごと
く，上記スルーホール10の内壁101,導体ランド102及び
パターン１以外の部分における，銅箔11,銅めっき層12
及び第１のNi層13をエッチング除去する。Next, in the etching step, as shown in FIG. 9, the copper foil 11, the copper plating layer 12 and the inner wall 101 of the through hole 10, the conductor land 102 and the portion other than the pattern 1 are formed.
Then, the first Ni layer 13 is removed by etching.
次いで，第２めっき工程に移る前に，第10図に示すご
とく，上記フォトレジスト膜16（第９図）を剥膜する。Next, before moving to the second plating step, the photoresist film 16 (FIG. 9) is stripped as shown in FIG.
そして，第２めっき工程においては，第11図に示すご
とく，まず上記第１のNi層13の上面及び側面に更に第２
のNi層14を形成する。その後，該第２のNi層14の上面及
び側面に，第12図に示すごとく，比較的膜厚の薄いAu層
15を形成する。これにより，第１図に示すごとく，導体
回路17上に，第１のNi層13と，その上に形成した第２の
Ni層14と，該第２のNi層14上に形成したAu層15を有する
プリント配線板を得る。より具体的には，導体回路部17
の上面だけを被覆する第１のNi層13と,Ni層13の上面及
び側面並びに導体回路部17の側面を被覆する第２のNi層
14と，第２のNi層14の上面及び側面のすべてを被覆する
Au層15とが形成される。In the second plating step, first, as shown in FIG.
Is formed. Thereafter, as shown in FIG. 12, a relatively thin Au layer is formed on the upper and side surfaces of the second Ni layer 14.
Form 15. As a result, as shown in FIG. 1, the first Ni layer 13 and the second Ni layer
A printed wiring board having the Ni layer 14 and the Au layer 15 formed on the second Ni layer 14 is obtained. More specifically, the conductor circuit section 17
A first Ni layer 13 that covers only the upper surface of the first Ni layer 13 and a second Ni layer that covers the upper and side surfaces of the Ni layer 13 and the side surfaces of the conductive circuit portion 17.
14 and the entire top and side surfaces of the second Ni layer 14
An Au layer 15 is formed.
次に，本製造方法の効果につき説明する。 Next, effects of the present manufacturing method will be described.
本例においては，第１図〜第４図に示すごとく，上記
第１のNi層13と，その表面に更に第２のNi層14とが２回
に分けて形成されている。また，導体回路部17の上面に
は第１のNi層13,第２のNi層14及びAu層15が形成されて
いる。そのため,Ni層の導体上面膜厚が比較的厚いNi−A
uめっき層18を形成することができる。In this embodiment, as shown in FIGS. 1 to 4, the first Ni layer 13 and the second Ni layer 14 are further formed on the surface thereof in two separate steps. Further, a first Ni layer 13, a second Ni layer 14, and an Au layer 15 are formed on the upper surface of the conductive circuit portion 17. As a result, the Ni-A
The u plating layer 18 can be formed.
また，導体回路17の側面には，第１のNi層13が形成さ
れておらず，第２のNi層及びAu層15だけが薄膜状に形成
されることとなるため，ニッケルめっき時にNi層相互間
にブリッジが生ずることがない。Further, since the first Ni layer 13 is not formed on the side surface of the conductor circuit 17 and only the second Ni layer and the Au layer 15 are formed in a thin film shape, the Ni layer is not formed during nickel plating. No bridging occurs between them.
したがって，本製造方法によれば,Ni−Au層の導体上
面膜厚が厚く，パターン間にブリッジがない，高密度で
ファインなパターンを容易に製造することができる。Therefore, according to the present manufacturing method, it is possible to easily manufacture a high-density and fine pattern in which the thickness of the upper surface of the conductor of the Ni-Au layer is large and there is no bridge between patterns.
また，上記スルーホール10の内壁は，第１のNi層13
と，第２のNi層14と,Au層15とにより被覆される。その
ため，該スルーホール10にはピンホールが発生しない。
従って，めっき時に酸処理液が基板９内に侵入しない。
また，半田接続時に使用するフラックスが基板に侵入し
ない。The inner wall of the through hole 10 is formed by the first Ni layer 13.
And a second Ni layer 14 and an Au layer 15. Therefore, no pinhole is generated in the through hole 10.
Therefore, the acid treatment liquid does not enter the substrate 9 during plating.
Also, the flux used at the time of solder connection does not enter the substrate.
したがって，該プリント配線板は耐久性に優れ，信頼
性が向上する。Therefore, the printed wiring board is excellent in durability and reliability is improved.
第１図〜第12図は本発明の実施例を示し，第１図はプリ
ント配線板におけるめっき層の断面図，第２図〜第４図
はめっき層形成の工程概要図，第５図〜第12図はプリン
ト配線板の製造工程図，第13図及び第14図は従来例を示
し，第13図はプリント配線板の断面図，第14図はプリン
ト配線板におけるめっき層の断面図である。 １……パターン， 10……スルーホール， 11,12……導体回路部， 13……第１のNi層， 14……第２のNi層， 15……Au層， 16……フォトレジスト膜， 17……導体回路部， 18……Ni−Auめっき層， ９……基板，1 to 12 show an embodiment of the present invention, FIG. 1 is a sectional view of a plating layer in a printed wiring board, FIGS. 2 to 4 are schematic views of steps of forming a plating layer, and FIGS. FIG. 12 is a manufacturing process diagram of a printed wiring board, FIGS. 13 and 14 show a conventional example, FIG. 13 is a cross-sectional view of the printed wiring board, and FIG. is there. 1 ... pattern, 10 ... through-hole, 11, 12 ... conductor circuit part, 13 ... first Ni layer, 14 ... second Ni layer, 15 ... Au layer, 16 ... photoresist film , 17 ... conductor circuit part, 18 ... Ni-Au plating layer, 9 ... board,
Claims (2)
き相を形成してなるパターンを有するプリント配線板に
おいて， 上記Ni−Auめっき層は，導体回路部上に設けた第１のNi
層と，その上に形成した第２のNi層と，該第２のNi層の
上に形成したAu層とよりなり， 上記第１のNi層は，上記導体回路部の上面だけを被覆し
ており，かつ上記導体回路部の側面には形成されておら
ず， 上記第２のNi層は，上記第１のNi層の上面及び側面並び
に上記導体回路部の側面を被覆してなり， 上記Au層は，上記第２のNi層の上面及び側面のすべてを
被覆していることを特徴とするプリント配線板。1. A printed wiring board having a pattern in which a Ni-Au plating phase is formed on a conductor circuit portion provided on a substrate, wherein the Ni-Au plating layer is formed on the first conductor circuit portion provided on the conductor circuit portion. Ni
Layer, a second Ni layer formed thereon, and an Au layer formed on the second Ni layer. The first Ni layer covers only the upper surface of the conductor circuit portion. And the second Ni layer covers the top and side surfaces of the first Ni layer and the side surfaces of the conductor circuit portion, and is not formed on the side surface of the conductor circuit portion. A printed wiring board, wherein an Au layer covers all of the upper surface and side surfaces of the second Ni layer.
け工程と， 上記スルーホール形成部分を含むパターン形成部分に第
１のNi層を形成する第１めっき工程と， フォトレジスト膜を被覆して露光，現像を行う露光工程
と， 上記スルーホール形成部分の導体ランドと，導体回路部
とを形成するエッチング工程と， 上記第１のNi層の表面に更に第２のNi層と，その後にAu
層とを形成する第２めっき工程とよりなることを特徴と
するプリント配線板の製造方法。2. A drilling process for drilling through holes in a substrate, a first plating process for forming a first Ni layer on a pattern forming portion including the through hole forming portion, and a photoresist film coating. An exposure step of performing exposure and development, and an etching step of forming a conductor land in the through-hole forming portion and a conductor circuit portion; a second Ni layer on the surface of the first Ni layer; Au
And a second plating step of forming a layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201758A JP2795475B2 (en) | 1989-08-03 | 1989-08-03 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201758A JP2795475B2 (en) | 1989-08-03 | 1989-08-03 | Printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364985A JPH0364985A (en) | 1991-03-20 |
| JP2795475B2 true JP2795475B2 (en) | 1998-09-10 |
Family
ID=16446453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201758A Expired - Lifetime JP2795475B2 (en) | 1989-08-03 | 1989-08-03 | Printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795475B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223800A (en) * | 1997-02-12 | 1998-08-21 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor package |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992598A (en) * | 1982-11-18 | 1984-05-28 | 鳴海製陶株式会社 | Ceramic substrate for carrying electronic part |
| JPH07120845B2 (en) * | 1988-02-25 | 1995-12-20 | 日本特殊陶業株式会社 | Ceramic wiring board and manufacturing method thereof |
-
1989
- 1989-08-03 JP JP1201758A patent/JP2795475B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0364985A (en) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382096B2 (en) | Method for manufacturing multilayer circuit board having via, chip carrier, and method for manufacturing chip carrier | |
| JPH08213754A (en) | Structure and manufacture of laminated wiring board | |
| JP2000353760A (en) | Manufacture of semiconductor device mounting relay board | |
| US5680701A (en) | Fabrication process for circuit boards | |
| JP2001053188A (en) | Method for manufacturing multilayer wiring board | |
| EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
| JPH10125818A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH10125819A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
| JPH10284842A (en) | Manufacture of multilayer wiring circuit board | |
| US3496072A (en) | Multilayer printed circuit board and method for manufacturing same | |
| US6777314B2 (en) | Method of forming electrolytic contact pads including layers of copper, nickel, and gold | |
| JPH1079568A (en) | Manufacturing method of printed circuit board | |
| JP2000114412A (en) | Manufacture of circuit board | |
| JPS6141303B2 (en) | ||
| JP3205089B2 (en) | Method for producing multilayer conductor film carrier | |
| JPH0722735A (en) | Printed wiring board | |
| JP3095857B2 (en) | Substrate for mounting electronic components | |
| JPH03225894A (en) | Manufacture of printed wiring board | |
| JPH02185094A (en) | Manufacture of wiring board for pin grid array package | |
| JPH08186357A (en) | Printed wiring board and manufacture thereof | |
| JPH0758438A (en) | Circuit substrate and manufacture thereof | |
| JPS62171194A (en) | Matrix wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |