JPH042120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH042120A JPH042120A JP10406790A JP10406790A JPH042120A JP H042120 A JPH042120 A JP H042120A JP 10406790 A JP10406790 A JP 10406790A JP 10406790 A JP10406790 A JP 10406790A JP H042120 A JPH042120 A JP H042120A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- polyimide
- polyimide film
- ion implantation
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 229920000642 polymer Polymers 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 18
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 239000004642 Polyimide Substances 0.000 abstract description 10
- 229910052799 carbon Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法のイオン注入工程の改良に関し、
イオン注入工程中においてイオンが注入されても、電荷
が蓄積されない導電性を有するマスク材料を用いて行う
ことが可能な半導体装置の製造方法の提供を目的とし、 半導体基板の表面に耐熱性ポリマーを形成する工程と、
前記耐熱性ポリマーに開口窓を形成する工程と、前記半
導体基板の表面に形成した前記耐熱性ポリマーを、高周
波電圧の印加により形成されたプラズマにより処理する
工程と、前記開口窓内の半導体基板の表面に不純物イオ
ンを注入する工程とを含むよう構成する。
が蓄積されない導電性を有するマスク材料を用いて行う
ことが可能な半導体装置の製造方法の提供を目的とし、 半導体基板の表面に耐熱性ポリマーを形成する工程と、
前記耐熱性ポリマーに開口窓を形成する工程と、前記半
導体基板の表面に形成した前記耐熱性ポリマーを、高周
波電圧の印加により形成されたプラズマにより処理する
工程と、前記開口窓内の半導体基板の表面に不純物イオ
ンを注入する工程とを含むよう構成する。
本発明は、半導体装置の製造方法のイオン注入工程の改
良に関するものである。
良に関するものである。
半導体装置の製造工程のイオン注入工程においては、マ
スクとしてレジスト膜が多く用いられているが、イオン
注入工程中にこのレジスト膜にイオンが注入されると、
レジスト膜中に電荷が生じ、レジスト膜が形成されてい
る半導体基板の素子形底領域が損傷を受ける障害が発生
している。
スクとしてレジスト膜が多く用いられているが、イオン
注入工程中にこのレジスト膜にイオンが注入されると、
レジスト膜中に電荷が生じ、レジスト膜が形成されてい
る半導体基板の素子形底領域が損傷を受ける障害が発生
している。
以上のような状況から、イオン注入工程において電荷が
生じない導電性を有するマスクを用いる半導体装置の製
造方法が要望されている。
生じない導電性を有するマスクを用いる半導体装置の製
造方法が要望されている。
従来の半導体装置の製造方法を第６図により工程順に詳
細に説明する。
細に説明する。
まず第６図（ａ）に示すように、半導体基板１工の表面
にレジストを塗布してレジスト膜１２を形成する。
にレジストを塗布してレジスト膜１２を形成する。
つぎに第６図（ｂｌに示すように、イオンを注入しよう
とする領域にフォトリソグラフィー技術を用いて開口窓
１２ａを形成する。
とする領域にフォトリソグラフィー技術を用いて開口窓
１２ａを形成する。
ついで第６図（Ｃ）に示すように、全面にイオンを注入
すると、開口窓１２ａ内の半導体基板１１の表面にイオ
ンが注入されると同時に、レジスト膜１２にもイオンが
注入されてレジスト膜１２内に電荷が生じている。
すると、開口窓１２ａ内の半導体基板１１の表面にイオ
ンが注入されると同時に、レジスト膜１２にもイオンが
注入されてレジスト膜１２内に電荷が生じている。
以上説明した従来の半導体装置の製造方法においては、
イオン注入工程中に半導体基板の表面に形成されている
レジスト膜にもイオンが注入されてレジスト膜内に電荷
が生じ、この電荷が多（なると半導体基板の素子形成領
域のゲート酸化膜が破壊されて、半導体素子が不良にな
る障害が発生するという問題点があった。
イオン注入工程中に半導体基板の表面に形成されている
レジスト膜にもイオンが注入されてレジスト膜内に電荷
が生じ、この電荷が多（なると半導体基板の素子形成領
域のゲート酸化膜が破壊されて、半導体素子が不良にな
る障害が発生するという問題点があった。
本発明は以上のような状況から、イオン注入工程中にお
いてイオンが注入されても、電荷が蓄積されない導電性
を有するマスク材料を用いて行うことが可能な半導体装
置の製造方法の提供を目的としたものである。
いてイオンが注入されても、電荷が蓄積されない導電性
を有するマスク材料を用いて行うことが可能な半導体装
置の製造方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、半導体基板の表面に
耐熱性ポリマーを形成する工程と、この耐熱性ポリマー
に開口窓を形成する工程と、この半導体基板の表面に形
成した耐熱性ポリマーを、高周波電圧の印加により形成
されたプラズマにより処理する工程と、この開口窓内の
半導体基板の表面に不純物イオンを注入する工程とを含
むよう構成する。
耐熱性ポリマーを形成する工程と、この耐熱性ポリマー
に開口窓を形成する工程と、この半導体基板の表面に形
成した耐熱性ポリマーを、高周波電圧の印加により形成
されたプラズマにより処理する工程と、この開口窓内の
半導体基板の表面に不純物イオンを注入する工程とを含
むよう構成する。
〔作用）
即ち本発明においては半導体基板の表面に耐熱性ポリマ
ーを形成し、この耐熱性ポリマーに開口窓を形成し、こ
こでこの半導体基板の表面に形成した耐熱性ポリマーを
、高周波電圧の印加により形成されたプラズマにより処
理した後にイオン注入工程を行うから、上記の処理によ
り第３図に示すようなこのポリイミドの酸素や窒素が飛
散して炭素の含有率の高い層が形成され、イオン注入に
より耐熱性ポリマー内に生じた電荷がこの炭素の含有率
の高い層を遺り、半導体基板を周辺部で固定しているク
ランプピンを経て半導体基板の載物台に放電されるので
、耐熱性ポリマー内に電荷が蓄積されて半導体基板の素
子形成領域のゲート酸化膜が破壊されて半導体素子が不
良になる障害の発生を防止することが可能となる 〔実施例〕 以下第１図〜第５図により本発明の一実施例を工程順に
詳細に説明する。
ーを形成し、この耐熱性ポリマーに開口窓を形成し、こ
こでこの半導体基板の表面に形成した耐熱性ポリマーを
、高周波電圧の印加により形成されたプラズマにより処
理した後にイオン注入工程を行うから、上記の処理によ
り第３図に示すようなこのポリイミドの酸素や窒素が飛
散して炭素の含有率の高い層が形成され、イオン注入に
より耐熱性ポリマー内に生じた電荷がこの炭素の含有率
の高い層を遺り、半導体基板を周辺部で固定しているク
ランプピンを経て半導体基板の載物台に放電されるので
、耐熱性ポリマー内に電荷が蓄積されて半導体基板の素
子形成領域のゲート酸化膜が破壊されて半導体素子が不
良になる障害の発生を防止することが可能となる 〔実施例〕 以下第１図〜第５図により本発明の一実施例を工程順に
詳細に説明する。
まず第１図（ａ）に示すように、半導体基板１の表面に
ポリイミドを塗布してポリイミド膜２を形成する。
ポリイミドを塗布してポリイミド膜２を形成する。
つぎに第１図（ｂｌに示すように、イオンを注入しよう
とする領域にフォトリソグラフィー技術を用いて開口窓
２ａを形成する。
とする領域にフォトリソグラフィー技術を用いて開口窓
２ａを形成する。
ついで第２図に示すような排気口３ａから室内の空気を
排気している処理室３内の載物台５にこのポリイミド膜
２を形成した半導体基板１を載置し、クランプピン６で
固定し、高周波電源７により高周波電圧を対向電極４に
印加して処理室３内にプラズマを発生させるＲＦ処理装
置を用い、第１図（Ｃ）に示すように高周波電圧の印加
により形成されたプラズマによりポリイミド膜２を処理
する。
排気している処理室３内の載物台５にこのポリイミド膜
２を形成した半導体基板１を載置し、クランプピン６で
固定し、高周波電源７により高周波電圧を対向電極４に
印加して処理室３内にプラズマを発生させるＲＦ処理装
置を用い、第１図（Ｃ）に示すように高周波電圧の印加
により形成されたプラズマによりポリイミド膜２を処理
する。
（以下、この処理をＲＦ処理と呼ぶ）
本実施例の処理条件は下記の通りであるが、高周波電源
電圧を一定（−６００Ｖ）にし、処理時間を３Ｂ、７５
，１５０秒と変化させた場合のポリイミド膜２のリーク
電流値の変化は第４図に示すようになり、処理時間が長
い程リーク電流値が高くなる。
電圧を一定（−６００Ｖ）にし、処理時間を３Ｂ、７５
，１５０秒と変化させた場合のポリイミド膜２のリーク
電流値の変化は第４図に示すようになり、処理時間が長
い程リーク電流値が高くなる。
また、処理時間を一定（１５０秒）にし、印加する高周
波電源電圧を−４００，−６００，−８００Ｖと変化さ
せた場合のポリイミド膜２のリーク電流値の変化は第５
図に示すようになり、高周波電源電圧が高い程リーク電
流値が高くなる。
波電源電圧を−４００，−６００，−８００Ｖと変化さ
せた場合のポリイミド膜２のリーク電流値の変化は第５
図に示すようになり、高周波電源電圧が高い程リーク電
流値が高くなる。
反応室内圧−・−−−−−−−−−−−−−−−−−−
−−−−−−−−７Ｘ １０−３Ｔｏｒｒ高周波電源周
波数−・・・−・・−・・−・−・・・−・・−・・−
・−１３，５６ＭＨｚ高周波電源電圧−−−−一−・−
一−−−・・−・−・・・・・・−−−一−−・−−−
６００Ｖ処理時間・−−−−−・−・・−・−・−・−
−−−−−・−・・・・・・・−・・ −７５秒その
後第１図（ｄｌに示すように、全面にイオンを注入する
と、開口窓２ａ内の半導体基板１の表面にイオンが注入
されると同時に、ポリイミド膜２にもイオンが注入され
るが、ポリイミドが第３図に示すような化学構造式を有
しているので酸素や窒素が飛散して炭素の含有率の高い
層が形成され、イオン注入によりポリイミド膜内に生じ
た電荷がこの炭素の含有率の高い層を通り、半導体基板
ｌを周辺部で固定しているクランプピン６を経テ半導体
基板の載物台５に放電されるので、ポリイミド膜２内に
電荷が蓄積されて半導体基板１の素子形成領域のゲート
酸化膜が破壊されて半導体素子が不良になる障害の発生
を防止することが可能となる。
−−−−−−−−７Ｘ １０−３Ｔｏｒｒ高周波電源周
波数−・・・−・・−・・−・−・・・−・・−・・−
・−１３，５６ＭＨｚ高周波電源電圧−−−−一−・−
一−−−・・−・−・・・・・・−−−一−−・−−−
６００Ｖ処理時間・−−−−−・−・・−・−・−・−
−−−−−・−・・・・・・・−・・ −７５秒その
後第１図（ｄｌに示すように、全面にイオンを注入する
と、開口窓２ａ内の半導体基板１の表面にイオンが注入
されると同時に、ポリイミド膜２にもイオンが注入され
るが、ポリイミドが第３図に示すような化学構造式を有
しているので酸素や窒素が飛散して炭素の含有率の高い
層が形成され、イオン注入によりポリイミド膜内に生じ
た電荷がこの炭素の含有率の高い層を通り、半導体基板
ｌを周辺部で固定しているクランプピン６を経テ半導体
基板の載物台５に放電されるので、ポリイミド膜２内に
電荷が蓄積されて半導体基板１の素子形成領域のゲート
酸化膜が破壊されて半導体素子が不良になる障害の発生
を防止することが可能となる。
以上の説明から明らかなように本発明によれば、イオン
注入工程におけるマスク材料をポリイミドに変更し、Ｒ
Ｆ処理を予め行うことによりイオン注入工程中にポリイ
ミド内に生じる電荷を放電させることが可能となり、半
導体基板に形成されている半導体素子を破壊する障害を
防止することが可能となる等の利点があり、著しい信顛
性向上の効果が期待できる半導体装置の製造方法の提供
が可能である。
注入工程におけるマスク材料をポリイミドに変更し、Ｒ
Ｆ処理を予め行うことによりイオン注入工程中にポリイ
ミド内に生じる電荷を放電させることが可能となり、半
導体基板に形成されている半導体素子を破壊する障害を
防止することが可能となる等の利点があり、著しい信顛
性向上の効果が期待できる半導体装置の製造方法の提供
が可能である。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図はＲＦ処理装置の概略構造図、 第３図はポリイミドの化学構造式を示す図、第４図はポ
リイミドのリーク電流のＲＦ処理時間依存性を示す図、 第５図はポリイミドのリーク電流のＲＦ処理電圧依存性
を示す図、 第６図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、２はポリイミド膜、 ２ａは開口窓、 ３は処理室、 ３ａは排気口、 ４は対向電極、 ５は載物台、 ６はクランプピン、７は高周波電源
、 を示す。 ２ａ開口窓
、 第２図はＲＦ処理装置の概略構造図、 第３図はポリイミドの化学構造式を示す図、第４図はポ
リイミドのリーク電流のＲＦ処理時間依存性を示す図、 第５図はポリイミドのリーク電流のＲＦ処理電圧依存性
を示す図、 第６図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、２はポリイミド膜、 ２ａは開口窓、 ３は処理室、 ３ａは排気口、 ４は対向電極、 ５は載物台、 ６はクランプピン、７は高周波電源
、 を示す。 ２ａ開口窓
Claims (1)
- 【特許請求の範囲】 半導体基板（１）の表面に耐熱性ポリマー（２）を形
成する工程と、 前記耐熱性ポリマー（２）に開口窓（２ａ）を形成する
工程と、 前記半導体基板（１）の表面に形成した前記耐熱性ポリ
マー（２）を、高周波電圧の印加により形成されたプラ
ズマにより処理する工程と、 前記開口窓（２ａ）内の半導体基板（１）の表面に不純
物イオンを注入する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10406790A JPH042120A (ja) | 1990-04-18 | 1990-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10406790A JPH042120A (ja) | 1990-04-18 | 1990-04-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH042120A true JPH042120A (ja) | 1992-01-07 |
Family
ID=14370823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10406790A Pending JPH042120A (ja) | 1990-04-18 | 1990-04-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH042120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Ｓｏｉ基板およびその製造方法 |
| WO2004097914A1 (ja) * | 2003-04-25 | 2004-11-11 | Sumitomo Electric Industries, Ltd. | 半導体装置の製造方法 |
-
1990
- 1990-04-18 JP JP10406790A patent/JPH042120A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Ｓｏｉ基板およびその製造方法 |
| WO2004097914A1 (ja) * | 2003-04-25 | 2004-11-11 | Sumitomo Electric Industries, Ltd. | 半導体装置の製造方法 |
| JPWO2004097914A1 (ja) * | 2003-04-25 | 2006-07-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| CN100382246C (zh) * | 2003-04-25 | 2008-04-16 | 住友电气工业株式会社 | 半导体装置的制造方法 |
| US7364978B2 (en) | 2003-04-25 | 2008-04-29 | Sumitomo Electric Industries, Ltd. | Method of fabricating semiconductor device |
| US7759211B2 (en) | 2003-04-25 | 2010-07-20 | Sumitomo Electric Industries, Ltd. | Method of fabricating semiconductor device |
| KR101008597B1 (ko) * | 2003-04-25 | 2011-01-17 | 스미토모덴키고교가부시키가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11615970B2 (en) | Radical assist ignition plasma system and method | |
| US20030111180A1 (en) | Plasma etching apparatus | |
| EP1880414B1 (en) | Method for resist strip in presence of regular low k and/or porous low k dielectric materials | |
| JPH11195645A (ja) | 乾式蝕刻装置 | |
| US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP2005251837A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPH042120A (ja) | 半導体装置の製造方法 | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| JPH08148473A (ja) | プラズマ処理装置 | |
| US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
| JPH03107480A (ja) | プラズマ処理装置 | |
| JPH08306670A (ja) | プラズマアッシング装置 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| KR0171989B1 (ko) | 반도체 소자의 제조방법 | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPH10229118A (ja) | 半導体装置の製造装置 | |
| JPH0974086A (ja) | プラズマ処理装置 | |
| JPH08181107A (ja) | 半導体製造装置及び半導体製造方法 | |
| JPH0344028A (ja) | プラズマエッチング装置 | |
| JPH04357829A (ja) | ドライエッチング方法 | |
| JPH03248419A (ja) | 半導体製造装置 | |
| JPS5821423B2 (ja) | 半導体装置の処理方法 | |
| JPH09246241A (ja) | 半導体装置の製造方法 | |
| JPS62238624A (ja) | ドライエツチング方法 |