JPH04211838A - デジタルデータプロセッサおよびその作動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には、戻りの危
険性（ｒｅｃｕｒｓｉｏｎ　　ｊｅｏｐａｒｄｙ）を防
止するための方法および装置に関する。より特定的には
、本発明は、割込みのような、例外処理を取扱い、かつ
マイクロプロセッサにおける戻りの危険性を防止するた
めの方法および装置に関する。

【０００２】

【従来の技術】マイクロプロセッサおよび他のデジタル
プロセッサのような装置においては、中央処理ユニット
（ＣＰＵ）が処理動作のために利用されている。ＣＰＵ
はオンチップ（ｏｎ−ｃｈｉｐ）レジスタセットを含み
、これは該ＣＰＵによって当業者によく知られた方法で
、通常動作および例外処理の双方の間に利用される。 いずれかの従前の動作が割込み動作のような例外処理に
よって中断された時には常に戻りの危険性の問題がある
が、これは割込み処理プログラムが同じレジスタを使用
しかつその中の値の幾つかを変えてしまうかもしれない
からである。この問題に対する伝統的な解決方法は割込
みの処理の開始に先立ち幾つかまたはすべてのレジスタ
の現在の値をメモリに保存し（これはまた「スタッキン
グ」とも言及される）、かつこれらの保存された値を割
込み処理が完了した時にメモリからレジスタに戻す（こ
れはまた「アンスタッキング」とも言及される）ことで
ある。この解決方法は時間を浪費しかつ比較的多くのソ
フトウェアによるサポートを必要とする。しかしながら
、この解決方法は無制限の数の「ネストされた（ｎｅｓ
ｔｅｄ）」割込み（即ち、他の割込みプログラムに割込
む割込み）を取扱うことが理論的に可能である。

【０００３】幾つかのマイクロプロセッサは幾つかの交
替用のオンチップレジスタセット（これはまたレジスタ
バンクとして知られている）を割込み処理の間に使用す
るために設けている。割込みプログラムは単に割込まれ
たプログラムによって使用されていたのと異なる組（セ
ット）のレジスタを使用し、これによりレジスタの内容
をスタックする必要性を除去する。

【０００４】

【発明が解決しようとする課題】この手法はネストされ
た割込みの問題を考える時シリコン領域に関し非常に高
価になる。合理的な数のネストされた割込みを許容する
ためにすべての必要なレジスタを２重化することは不合
理な数のレジスタを要求することになる。

【０００５】さらに、多重レジスタバンクを有するマシ
ンにおいてさえも、すべてのバンクが使用されている場
合（戻りの危険性が存在する場合）を判定しかつその問
題に対する何らかの解決方法を提供するために何らかの
メカニズムを設けなければならない。

【０００６】従って、本発明の目的は、マイクロプロセ
ッサその他における戻りの危険性を防止するための装置
および方法を提供することにある。

【０００７】本発明の他の目的は、マイクロプロセッサ
その他における戻りの危険性を表示するための装置を提
供することにある。

【０００８】本発明のさらに他の目的は、制限された数
のオンチップレジスタを利用して無制限の数のネストさ
れた割込みに供することにある。

【０００９】

【課題を解決するための手段および作用】これらおよび
他の目的は、第１のレジスタバンク、第２のレジスタバ
ンク、第１のステータスビット、第２のステータスビッ
ト、および割込み信号を受ける割込みロジックを含むデ
ジタルデータを処理するためのプロセッサシスタムにお
いて実現される。受信された割込み信号が第１のタイプ
のものであるかあるいは第２のタイプのものであるかに
応じてかつ２つのステータスビットの値に応じて、割込
みロジックはバンク切換動作を行なうべきか否かを決定
し、スタッキング動作を行なうべきか否かを決定し、か
つまた前記第１および第２のステータスビットに対する
新しい値を選択する。

【００１０】

【実施例】本発明のこれらおよび他の目的および利点は
以下の詳細な説明から当業者に明らかになるであろう。 以下の説明において、用語「セット（ｓｅｔ）」および
「クリア（ｃｌｅａｒ）」はステータスビットまたは同
様の装置をそれぞれその論理的に真（ｔｒｕｅ）の状態
または論理的に偽（ｆａｌｓｅ）の状態にすることを言
及する場合に使用される。

【００１１】図１を参照すると、デジタルデータ処理シ
ステム１０が図示されており、これはこの単純化した形
式において通常用レジスタセット１６、交替用レジスタ
セット１８、アンプライム（ｕｎｐｒｉｍｅ）レジスタ
２０、プライム（ｐｒｉｍｅ）レジスタ２２、および他
のレジスタ２４を含むＣＰＵ１４を有する半導体チップ
１２を具備する。該ＣＰＵはバス４０に接続され、該バ
ス４０はまたオフチップ（ｏｆｆ−ｃｈｉｐ）、即ち外
部、メモリスタック５０に接続されている。ある特定の
プロセッサシステムにおいてはメモリスタック５０およ
びバス４０はオンチップに含まれてもよくかつオフチッ
プ・メモリスタックは例示のためだけに示されているこ
とが理解できるであろう。メモリスタック５０はアクセ
スされるためにはバス４０の動作が必要でありかつレジ
スタセットのアクセスは高速動作であり一方バス４０を
介するメモリスタックのアクセスは比較的低速の動作で
あることも理解できるであろう。従って、処理中にでき
るだけ多くのレジスタを利用しかつメモリスタックは必
須の場合にのみ利用することが望ましい。

【００１２】デジタルデータプロセッサシステム１０に
おいては、ある割込みがいずれかの他の割込みの対し優
先度を持つか否かを決定する複数の割込みレベルがある
。従って、より高い優先度を有する割込みはより低い優
先度を有する割込みより早く処理されることになりより
低い優先度の割込みは処理を待たなければならない。 割込みの優先度の概念は当業者によく知られている。も
ちろんこの特定の実施例は複数の割込みが同じレジスタ
資源を使用しようと試みる場合に生じ得る戻りの危険性
を取扱うが、開示された発明は任意の形式の集積回路に
おける任意の記憶手段における戻りの危険性を防止する
ために使用できることが理解されるべきである。

【００１３】デジタルデータ処理システム１０は２つの
形式の割込みを利用する。即ち、伝統的な割込み（ｃｏ
ｎｖｅｎｔｉｏｎａｌ　　ｉｎｔｅｒｒｕｐｔｓ）およ
び高速割込み（ｆａｓｔ　　ｉｎｔｅｒｒｕｐｔｓ）で
ある。割込みの形式は割込み処理ルーチンが通常用のレ
ジスタセット１６または交替用レジスタセット１８の使
用をデフォールトするかを決定する。伝統的な割込みは
通常用レジスタセット１６の使用をデフォールトしかつ
高速割込みは交替用レジスタセット１８の使用をデフォ
ールトする。割込み形式は優先度機構に影響を与えない
。 伝統的な割込みは通常の動作またはより低い優先レベル
を有するいずれかの他の割込みに割込みをかける。同様
にして、高速割込みは通常の動作またはより低い優先レ
ベルを有するいずれかの他の割込みに割込みをかける。

【００１４】図２を参照すると、通常用レジスタセット
１６は８個のデータレジスタ（Ｄ０〜Ｄ７）および８個
のアドレスレジスタ（Ａ０〜Ａ７）を有し、最後のアド
レスレジスタＡ７はまたユーザスタックポインタとして
も動作する。交替用レジスタセット１８は通常用レジス
タセット１６におけるレジスタを２重化または複製（ｄ
ｕｐｌｉｃａｔｅ）する。ＣＰＵは通常用レジスタセッ
ト１６または交替用レジスタセット１８にアクセスしか
つ使用するが、決して両方のレジスタセットを同時にア
クセスおよび使用しない。ＣＰＵに対するソフトウェア
を作るユーザの見地から、どのレジスタセットが使用さ
れているかは比較的よく分っている。即ち、ユーザは単
に特定の命令がオペランドのソースまたはオペレーショ
ンのディスティネーションとしてデータレジスタＤ２を
使用することを指令すればよい。ハードウェアが通常用
レジスタセット１６のＤ２レジスタまたは交替用セット
１８のＤ２レジスタのいずれがアクセスされるかを決定
するであろう。いずれかのモトローラ社の６８０００フ
ァミリのマイクロプロセッサ（例えば、ＭＣ６８０００
、ＭＣ６８０１０、ＭＣ６８０２０およびＭＣ６８０３
０であって、すべてアメリカ合衆国テキサス州オースチ
ンのモトローラ・インコーポレイテッドから入手可能な
もの）のユーザには明らかなように、ＣＰＵはユーザモ
ードまたはスーパバイザモードのいずれかで動作する。 動作モードはステータスレジスタＳＲに位置するビット
によって制御される。

【００１５】再び図２を参照すると、アンプライムレジ
スタ２０はステータスレジスタ（ＳＲ）、コンテクスト
切換制御レジスタ（ＣＳＣ）３１およびプログラムカウ
ンタ（ＰＣ）を有する。図３を参照すると、プライムレ
ジスタ２２はアンプライムレジスタ２０を複製しており
、例外としてＦＯ（高速割込み発生）ステータスビット
２６、ＦＦ（最初の高速割込み）ステータスビット２８
、およびＣＦ（現在の高速割込み）ステータスビット３
０がＣＳＣレジスタ３１にある。ＦＯステータスビット
２６、ＦＦステータスビット２８、およびＣＦステータ
スビットは複製されていない。ＣＰＵはアンプライムレ
ジスタ２０またはプライムレジスタ２２のいずれかにア
クセスしかつ使用するが、決して同時に両方のレジスタ
セットにアクセスしかつ使用することはない。ＣＳＣレ
ジスタ３１またはＣＳＣ′レジスタ３２のいずれかへの
アクセスは同じＦＯステータスビット２６、ＦＦステー
タスビット２８、およびＣＦステータスビット３０がア
クセスされる結果となるであろう。しかしながら、Ａ／
Ｎビット３４は複製されている。これらの種々のビット
の識別および使用は以下に説明される。

【００１６】図３を参照すると、Ａ／Ｎビット３４はＣ
ＳＣレジスタ３１に配置されている。複製されたＡ／Ｎ
′ビット３６がＣＳＣ′レジスタ３２に配置されている
。ＣＰＵ１４がアンプライムレジスタ２０を使用してい
る時、Ａ／Ｎビット３４のみがアクセスできる。同様に
して、ＣＰＵがプライムレジスタ２２を使用している場
合には、Ａ／Ｎ′ビット３６のみがアクセスされ得る。 Ａ／Ｎビット３４およびＡ／Ｎ′ビット３６のいずれも
ユーザモードにおいてソフトウェアによってアクセスで
きないが、ＣＰＵ１４のハードウェアは常にこれらのビ
ットのステータスを読むことができる。この特定の実施
例においては、Ａ／Ｎビット３４またはＡ／Ｎ′ビット
３６がスーパバイザモードにおいてＣＰＵに通常用レジ
スタ１６または交替用レジスタ１８の対応するセットを
使用させるために制御ビットとしてアクセス可能である
。これは本発明を実施するために必要とされない付加的
な特徴である。明瞭化のため、以後の説明においてはＡ
／Ｎビット３４およびＡ／Ｎ′ビット３６はＣＰＵ１４
のハードウェアによりリードオンリ・ステータスビット
として使用されているものと仮定する。

【００１７】Ａ／Ｎビット３４またはＡ／Ｎ′ビット３
６のいずれかがＣＰＵ１４が現在通常用レジスタセット
１６または交替用レジスタセット１８のいずれを使用し
ているかを表示する。“０”の値は交替用レジスタセッ
ト１８が使用されていることを表示しかつ“１”の値は
通常用レジスタセット１６が使用されていることを示す
。もしＡ／Ｎビット３４またはＡ／Ｎ′ビット３６が通
常用レジスタセット１６あるいは交替用レジスタセット
１８のいずれかからの情報と共にスタックされれば、Ｃ
ＰＵ１４のハードウェアまたはソフトウェアルーチンは
それがアンスタックされて情報が通常用レジスタセット
１６に復帰されるべきかあるいは交替用レジスタセット
１８に復帰されるべきかを決定する場合にＡ／Ｎビット
３４またはＡ／Ｎ′ビット３６を使用することができる
。

【００１８】アンプライムレジスタ２０はいずれの高速
割込みも処理を始めていない場合にのみ使用される。い
ったん高速割込みが受信されかつ処理を始めると、プラ
イムレジスタ２２が最初の高速割込みおよびいずれの新
しい入力高速または伝統的な割込みに対しても排他的に
使用される。ＣＰＵ１４は最初の高速割込みが完了しそ
れ以上の処理すべき高速割込みがなくなるまでアンプラ
イムレジスタ２０の使用に戻らない。また、より高い優
先度の割込みがより低い優先度の割込みの処理に割込む
たびごとに、Ａ／Ｎ′ビット３６、ＦＯステータスビッ
ト２６、ＦＦステータスビット２８、およびＣＦステー
タスビット３０を含む、プライムレジスタ２２はＣＰＵ
１４のハードウェアによりメモリスタック５０に自動的
にスタックされる。このスタッキングは常に必要である
が、それはプライムレジスタ２２はより低い優先度の割
込みの処理を完了するのに必要な情報を含んでいるから
である。

【００１９】この特定の実施例においては、通常用レジ
スタセット１６および交替用レジスタセット１８に比較
してアンプライムレジスタ２０およびプライムレジスタ
２２の間に重要な区別がある。ＣＰＵ１４はいったん高
速割込みが受信されるとすべての割込み処理の間プライ
ムレジスタ２２を使用し、これに対しＣＰＵ１４は、割
込みのタイプに応じて、割込み処理の間に通常用レジス
タセット１６または交替用レジスタセット１８のいずれ
かを使用することができる。この区別はこの特定の実施
例における便宜のためになされたものである。アンプラ
イムレジスタ２０およびプライムレジスタ２２を具備す
るレジスタは新しいより高い優先度の割込みが受信され
た時は常にスタックされなければならない情報を含むレ
ジスタであるから、この特定の実施例におけるＣＰＵ１
４は自動的にソフトウェアの処理時間を節約するために
戻りの危険性がある時にこれらのレジスタをスタックす
る。これに対し、通常用レジスタセット１６および交替
用レジスタセット１８はもし新しいより高い優先度の割
込みがその特定のレジスタにある情報を変更しようとし
ておれば特定のレジスタがスタックされることを要求す
るのみのデータおよびアドレスレジスタである。従って
、通常用レジスタセット１６および交替用レジスタセッ
ト１８におけるいずれかのレジスタのスタッキングはソ
フトウェア制御を使用するプログラマに委ねられており
、それにより不必要なスタッキングに費やされる処理時
間がなくなる。

【００２０】図２を参照すると、他のレジスタ２４は複
製されずかつＣＰＵ１４によって任意の時に該ＣＰＵが
通常動作を行なっているかあるいは割込み処理を行なっ
ているかにかかわりなく使用することができるレジスタ
からなる。複製がないから、割込みルーチンがこれらの
他のレジスタ２４のいずれかにおけるデータに影響を与
える場合には常に割込みルーチンはそれが影響を与えよ
うとしているレジスタをスタックしなければならない。 １つまたはそれ以上の他のレジスタ２４を使用している
１つのソフトウェアルーチンが１つまたはそれ以上の該
他のレジスタ２４を使用する他のソフトウェアルーチン
に割込む可能性がある場合には、常に戻りの危険性の可
能性が存在する。他のレジスタ２４に対する戻りの危険
性の問題を取扱う上で助けになるステータスビットまた
は制御回路はない。戻りの危険性が実際に存在するか否
かを決定する方法がないから、他のレジスタ２４を使用
する各ソフトウェアルーチンは常に戻りの危険性があり
かつ該割込みソフトウェアルーチンが影響を与えるであ
ろういずれの他のレジスタ２４をもスタックしなければ
ならないものと推測しなければならない。この特定の実
施例においては、他のレジスタ２４はＣＰＵ１４がスー
パバイザモードにある場合にのみ使用されるものである
。他のレジスタ２４は大部分のアプリケーションにおい
てめったにスタックされる必要がないレジスタであり、
かつ従って該レジスタを複製するシリコン領域を浪費す
る理由がなくかつＣＰＵに自動的にこれらのレジスタを
スタックさせる処理時間を浪費する理由もない。

【００２１】ここに述べられたレジスタには３つの「ク
ラス」があることが明らかである。即ち、複製されかつ
常に自動的にスタックされるもの（アンプライムおよび
プライムレジスタ）、複製されるが必要に応じてのみか
つソフトウェア制御によりスタックされるもの（通常用
および交替用レジスタ）、そして複製されずかつ必要に
応じてのみかつソフトウェア制御によってスタックされ
るもの（他のレジスタ）がある。本発明を適用できる多
くの異なるレジスタ構成があることが理解されるべきで
ある。この明細書において説明されたレジスタ構成は使
用できる多くの可能なレジスタ構成の内の１つの構成に
すぎない。例えば、上の説明は容易に多重レジスタバン
クの場合に拡張できるであろう。この場合は、戻り危険
性が生ずる前に幾つかのネストされた割込みがあるであ
ろう。しかしながら、原理は同じである。また、メモリ
スタック５０に情報をスタックしかつメモリスタック５
０から情報をアンスタックするためにソフトウェア命令
あるいはＣＰＵ１４のハードウェアのをいずれを使用す
ることも可能であることが理解されるべきである。

【００２２】図３を参照すると、ＦＯステータスビット
２６、ＦＦステータスビット２８、およびＣＦステータ
スビット３０はすべてＣＰＵ１４の動作によって自動的
にセットされるリードオンリステータスビットである。 ３つのステータスビットの内の最初のもの、ＦＯ（高速
インターラプト発生）２６、は１つまたはそれ以上の高
速割込みが開始されたがまだ終了していない場合にセッ
トされる。このビットは本発明のシステムにおける戻り
の危険性を表示しかつすべての現在の高速割込み処理の
完了に応じてクリアされるまでセットされたままになっ
ている。３つのステータスビットの内の第２のもの、Ｆ
Ｆ（最初の高速割込み）２８、は高速割込みが発生しか
つ他の高速割込みが処理されていない場合（即ち、それ
が最初の高速割込みである場合）にセットされる。それ
は最初の高速割込みの後のすべての後続の割込みに対し
クリアされる。３つのステータスビットの内の第３のも
の、ＣＦ（現在の高速割込み）３０、はＣＰＵ１４が高
速割込みモードの動作にある間にのみセットされる。Ｃ
Ｆステータスビット３０は処理されている割込みが伝統
的な割込みであるかあるいは高速割込みであるかを決定
するためにハードウェアおよびソフトウェアの双方によ
って使用され得る。従って、３つのステータスビット、
ＦＯステータスビット２６、ＦＦステータスビット２８
、およびＣＦステータスビット３０、は通常用レジスタ
セット１６、交替用レジスタセット１８、アンプライム
レジスタ２０およびプライムレジスタ２２の戻りの危険
性の状態に関する情報を発生しかつ維持する。ステータ
スビットはＣＰＵ１４によって監視することができかつ
プログラミングの間に通常用レジスタセット１６、交替
用レジスタセット１８、アンプライムレジスタ２０、プ
ライムレジスタ２２、およびメモリスタック５０の最適
な使用を提供するために利用することができる。

【００２３】通常用レジスタセット１６が通常動作およ
び伝統的な割込みのために使用されかつ交替用レジスタ
セット１８が高速割込みのために使用される本発明の実
施例においては、もし１つの割込みが他の割込みによっ
て割込まれた場合には戻りの危険性があるが、これは第
２の割込みはレジスタの情報を保存することなく第１の
割込みと同じレジスタセットを使用しようと試みるかも
しれないからである。割込みに関するステータスを提供
することにより、ソフトウェアを、（１）レジスタセッ
トの一部または全部に格納されている情報がメモリスタ
ック５０に保存されなければならないことを検出するた
め、（２）先に格納された情報がアンスタックされかつ
１つまたはそれ以上のレジスタにリストアされなければ
ならないことを検出するため、そして（３）どのような
形式の割込みが現在処理されているかを検出するために
書くことができる。伝統的な割込みが通常動作中に受け
られた場合にも戻りの危険性があるが、それは伝統的な
割込みの処理は同じ通常用レジスタセット１６および同
じプライムレジスタ２２を使用するからである。最初の
高速割込みが受信された時には戻りの危険性はないが、
それは最初の高速割込みはＣＰＵ１４を通常用レジスタ
セット１６の使用から交替用レジスタセット１８の使用
へと切換えさせかつアンプライムレジスタ２０の使用か
らプライムレジスタ２２の使用に初めて切換えさせるか
らである。

【００２４】この特定の実施例においては、ＣＰＵ１４
のハードウェアはＦＯステータスビット２６、ＦＦステ
ータスビット２８、およびＣＦステータスビット３０を
、アンプライムレジスタ２０およびプライムレジスタ２
２の間で切換えるか、あるいはプライムレジスタ２２を
スタックしかつ次にプライムレジスタ２２を使用するか
を決定するために係属中の割込みの割込みタイプと共に
使用する。この決定はまたソフトウェアで行なうことも
できる。この特定の実施例においては、ＣＰＵ１４は最
初の高速割込みが受信された時にプライムレジスタ２２
の使用へとスイッチする。もし何らかの付加的な高速ま
たは伝統的な割込みがその最初の高速割込みが処理を終
了する前に受信されれば、ＣＰＵはプライムレジスタ２
２を使用し続ける。ＣＰＵ１４は係属中の高速割込みル
ーチンが処理を終了するまでアンプライムレジスタ２０
の使用に戻るよう切換えない。

【００２５】ＣＰＵ１４のハードウェアは決して通常用
レジスタセット１６または交替用レジスタセット１８の
レジスタのいずれのものをもスタックしない。必要とさ
れるこれらのレジスタのいずれのスタッキングもソフト
ウェアにより行なうようにユーザに委ねられている。し
かしながら、ＣＰＵ１４のハードウェアルーチンは、Ｃ
ＰＵ１４が通常動作を行なっているか、伝統的な割込み
を処理しているか、あるいは高速割込みを処理している
かにもとづきアンプライムレジスタ２０およびプライム
レジスタ２２の間で切換えるか否かを決定する。再び、
１組のレジスタをスタックするか否かあるいは他のセッ
トのレジスタに切換えるか否かの決定もまたソフトウェ
アまたはＣＰＵ１４のハードウェアのいずれかを用いて
行なうことができる。

【００２６】通常用レジスタセット１６は伝統的な割込
みのためのみならず通常動作のために使用されるから、
汚されるかもしれない情報は伝統的な割込み処理ルーチ
ンの最初の動作の時に通常用レジスタセット１６からス
タックされなければならない。しかしながら、交替用レ
ジスタセット１８は高速割込みのためにのみ利用される
から、処理される最初の高速割込みのために交替用レジ
スタセット１８から情報をスタックする必要はない。し
かしながら、いったん高速割込みが交替用レジスタセッ
ト１８を用いて処理されれば、戻りの危険性があるが、
それはより高い優先度を有する高速割込みが現在の高速
割込みに割込みを行ないかつ従って同じレジスタセット
を用いることを試みるかもしれないからである。従って
、汚染されるかもしれない情報は常により高い優先度の
高速割込みが受信されかつ常にそれに対して処理が完了
していない１つまたはそれ以上の高速割込みがあれば交
替用レジスタセット１８からスタックされなければなら
ない。

【００２７】前に述べたように、ＦＯステータスビット
２６は１つまたはそれ以上の高速割込みの処理が開始さ
れているが今だ完了していないかどうかを表示する。Ｆ
Ｏステータスビット２６はすべての高速割込みの処理が
完了するまでセットされたままでありクリアされない。 ＦＯステータスビット２６は従って交替用レジスタセッ
ト１８およびプライムレジスタ２２に対し戻りの危険性
があるか否かを判定するために用いることができる。交
替用レジスタセット１８およびプライムレジスタ２２の
スタッキングは両方の戻りの危険性がある場合および入
力割込みが高速割込みである場合に必要とされる。ＣＰ
Ｕの回路それ自体がレジスタ情報のすべてまたは一部を
スタックするか否かあるいはスタッキングがソフトウェ
ア命令を用いて行なうようユーザに委ねられているか否
かは任意選択的なものである。

【００２８】ＦＦステータスビット２８は「最初の」高
速割込みに対してのみセットされ、これはＦＯステータ
スビット２６の前の状態がクリアされた状態であり現在
係属中の高速割込みがなかったことを示している場合に
のみ生ずる。ＦＯステータスビット２６はまたＦＦステ
ータスビット２８をセットする最初の高速割込みによっ
てセットされるから、該最初の高速割込みが完了する前
に開始されるより高い優先レベルのいずれの高速割込み
も戻りの危険性の状況を生じさせ交替用レジスタセット
１８に位置する最初の高速割込みからの情報が割込み処
理ルーチンの最初の動作時にスタックされる（即ち、メ
モリスタック５０に転送される）ことを要求する。ＦＯ
ステータスビット２６、ＦＦステータスビット２８、Ｃ
Ｆステータスビット３０、およびＡ／Ｎ′ビット３６を
含むプライムレジスタ２２の情報もまたスタックされる
。第２の高速割込み動作の終了に応じて、最初の高速割
込み動作のためのレジスタおよびステータスビット情報
がアンスタックされ（即ち、メモリスタック５０から取
出され）かつ最初の高速割込み動作が回復されるであろ
う。最初の高速割込みはＦＦステータスビット２８がセ
ットされる唯一の高速割込みであろう。すべての他の高
速割込みの処理の間は、ＦＦステータスビット２８はク
リアされるであろう。従って、ＦＦステータスビット２
８は係属中のいずれかの他の高速割込みがあるか否かお
よびスタックに残っている１つまたはそれ以上の高速割
込みからの情報があるか否かを決定するために使用でき
る。ＣＰＵ１４の回路それ自体がレジスタ情報のすべて
または一部をアンスタックするか否かあるいはアンスタ
ッキングがソフトウェア命令を用いて行なうようユーザ
に委ねられているか否かは任意選択的なものである。

【００２９】ＣＦステータスビット３０は高速割込みが
現在処理されていることを示すために用いられる。ＣＦ
ステータスビット３０はＣＰＵ１４が現在高速割込みを
処理している場合にセットされかつ該高速割込みが完了
した時あるいはより高い優先レベルの伝統的な割込みが
高速割込みに割込みを行ないかつ現在処理されている場
合にクリアされる。

【００３０】当業者はもちろん付加的なレジスタセット
を半導体チップ１０上に設けメモリスタック５０へのセ
ーブ動作への要求を低減することができることを理解す
るであろう。しかしながら、問題は与えられたレジスタ
セットの数にかかわらず余分のレジスタセットがスタッ
キング無しに収容できるよりもう１つ上のレベルのネス
トされた割込みが常にあるかもしれないということであ
る。スタッキングが要求されないほど多くのレジスタセ
ットを与えることは決して効率的ではない。もし高レベ
ルのネスティングがそれほど頻繁に発生しなければ、開
示された２つのオンチップレジスタセットを設けネステ
ィングの間メモリスタック５０を利用するのが一般によ
り効率的である。この場合、割込み動作の間のメモリス
タック５０へのセービングまたはメモリスタック５０か
らの回復に関連するオーバヘッドの大部分が除去される
が、それは通常用レジスタセット１６および／または交
替用レジスタセット１８における情報はネスティングが
起こらない限りメモリスタック５０にセーブされる必要
がないからである。

【００３１】この考えを“Ｎ”の深さのセットのレジス
タに拡張すると、戻りの危険性は“Ｎ”の深さの割込み
のネスティングがある時に起こり、それによりネスティ
ングにおける“Ｎ＋１”の割込みが前の割込み動作がメ
モリスタックに格納されることを要求するであろう。こ
の場合、最初のステータスビットは「処理中の少なくと
もＮの深さのネストされた割込み」を表示し（または、
戻りの危険を表示し）かつＣＰＵが他のレジスタバンク
に切換えるべきか否かあるいはレジスタのすべてが使用
されておりＣＰＵはレジスタバンクを使用する前にもっ
と時間を消費するスタッキング手順を行なわなければな
らないか否かを表示するであろう。第２のステータスビ
ットはどの割込みが「最初の割込み」であるかを表示し
それによりＣＰＵはもはや係属中の割込みがなくなった
時を知るであろう。もし複数タイプの割込みがある時に
は付加的なステータスビットを任意選択的に使用するこ
とができる。例えば、ＣＰＵが現在伝統的な割込みを処
理しているかあるいは高速割込みを処理しているかを表
示するために第３のステータスビットを使用することが
できる。これらのビットの取扱いは同じでよく、従って
最初の割込みに対しては、「最初の割込み」ステータス
ビットがセットされ、かつＮ番目のネスティングに応じ
て「戻りの危険性（ｒｅｃｕｒｓｉｏｎ　　ｈａｚａｒ
ｄ）」ステータスビットがセットされるであろう。「戻
りの危険性」ステータスビットは少なくとも処理中の“
Ｎ”の深さのネストされた割込みがある限りセットされ
続けるであろう。「最初の割込み」ステータスビットは
いずれかの後続の割込みによってまたは「最初の割込み
」ステータスビットのセッティングを引起した最初の割
込みの完了によりクリアされるであろう。

【００３２】次に、図４を参照すると、割込みネスティ
ングの例のフローチャートが示されている。この例にお
いては、通常動作が優先レベル“ｗ”を有する高速割込
みによって割込まれている。これが最初の高速割込みで
あるから、ＣＰＵ１４はアンプライムレジスタ２０の使
用からプライムレジスタ２２の使用へとスイッチする。 交替用レジスタセット１８は高速割込み動作用に使用さ
れかつ現在戻りの危険性はないから、ＣＰＵ１４はスタ
ックしないが、その代わり、レジスタバンクを切換えか
つレベル“ｗ”の高速割込みの開始に先立ち交替用レジ
スタセット１８を選択する。また、これが最初の高速割
込みでありかつＣＰＵ１４は現在高速割込みモードにあ
るから、ＦＯステータスビット２６、ＦＦステータスビ
ット２８、およびＣＦステータスビット３０はすべてセ
ットされる。

【００３３】レベル“ｗ”の高速割込み動作が完了され
る前に、優先レベル“ｘ”（これは優先レベルｗより大
きい）を有する高速割込みが要求され引続き開始される
。交替用レジスタセット１８はイネーブルされたままで
あるが、それは入力している割込みが高速割込みである
からである。ＣＰＵ１４のハードウェアはレベル“ｗ”
の割込みに関連する情報をプライムレジスタ２２からメ
モリスタック５０にスタックする。ユーザは、ソフトウ
ェアにより、新しい割込み“ｘ”によって汚染されるか
もしれないレベル“ｗ”の割込みに関連する何らかの情
報を交替用レジスタセット１８からメモリスタック５０
にスタックするオプションを有している。ＣＰＵ１４は
次にレベル“ｘ”の高速割込み動作をスタートすること
ができる。ＦＦステータスビット２８がクリアされるが
、それはＣＰＵ１４が「最初の高速割込み」をもはや処
理していないからである。しかしながら、ＦＯステータ
スビット２６およびＣＦステータスビット３０はセット
されたままであり、これは高速割込みが開始されたがま
だ完了しておらずかつＣＰＵ１４が現在高速割込みを処
理しているからである。

【００３４】レベル“ｘ”の高速割込み動作が完了する
前に、優先レベル“ｙ”（これは優先レベルｘより大き
い）を有する伝統的な割込みが要求される。ＣＰＵ１４
のハードウェアはレベル“ｘ”の割込みに関連する情報
をプライムレジスタ２２からメモリスタック５０にスタ
ックする。ＣＰＵは交替用レジスタセット１８の使用か
ら通常用レジスタセット１６の使用へとスイッチするが
、これは通常用レジスタセット１６がすべての伝統的な
割込みに使用されるからである。ユーザは、ソフトウェ
アにより、新しい割込み“ｙ”によって汚染されるかも
しれない通常動作に関連する任意の情報を通常用レジス
タセット１８からメモリスタック５０にスタックするオ
プションを有している。レベル“ｙ”の伝統的な割込み
の開始と共に、ＣＦステータスビット３０がクリアされ
るが、これはＣＰＵ１４が現在伝統的な割込みを処理し
ているからである。

【００３５】レベル“ｙ”の伝統的な割込み動作が完了
する前に、優先レベル“ｚ”（これは優先レベルｙより
大きい）を有する高速割込みが要求される。ＣＰＵ１４
のハードウェアはレベル“ｙ”の割込みに関連する情報
をプライムレジスタ２２からメモリスタック５０にスタ
ックする。ＣＰＵ１４は通常用レジスタセット１６の使
用から交替用レジスタセット１８の使用へと切換えるが
、これは交替用レジスタセット１８がすべての高速割込
みに対して使用されるからである。ユーザは、ソフトウ
ェアにより、新しい割込み“ｚ”によって汚染されるか
もしれないレベル“ｘ”の割込みに関連する任意の情報
を交替用レジスタセット１８からメモリスタック５０へ
とスタッキングするオプションを有している。ＣＰＵ１
４はレベル“ｚ”の高速割込み動作を開始しかつＣＦス
テータスビット３０が再びセットされるが、これはＣＰ
Ｕ１４は現在高速割込みを処理しているからである。

【００３６】これ以上の割込みは要求されずかつＣＰＵ
１４はレベル“ｚ”の高速割込み動作を完了することを
許容される。もしユーザが、ソフトウェアにより、レベ
ル“ｚ”の割込み処理の始めにレベル“ｘ”の高速割込
み動作に関連する任意の情報をスタックすれば、レベル
“ｘ”の高速割込み動作に関連するその情報はレベル“
ｚ”の割込み処理の終わりにアンスタックされかつ回復
されなければならないことに注意を要する。いったんレ
ベル“ｚ”の高速割込み動作が完了すると、レベル“ｙ
”の伝統的な割込み動作に関連する情報がメモリスタッ
ク５０からアンスタックされかつプライムレジスタ２２
にロードされる。ＣＦステータスビット３０は残りの割
込みが伝統的な割込みであり通常用レジスタセット１６
を使用すべきであるか、あるいは残りの割込みが高速割
込みでありかつ交替用レジスタセット１８を使用すべき
であるかを決定するために利用できる。アンスタックさ
れたＣＦステータスビット３０は次の割込みが伝統的な
割込み（レベル“ｙ”）であることを示しかつこの動作
に対する情報がまだ通常用レジスタセット１６にあるか
ら、ＣＰＵ１４は通常用レジスタセット１６をイネーブ
ルしかつレベル“ｙ”の伝統的な割込み動作を継続する
。

【００３７】レベル“ｙ”の伝統的な割込みの完了の前
に、ユーザは、ソフトウェアにより、メモリスタック５
０から通常用レジスタセット１６に先にスタックされた
通常動作に関連する何らかの情報をアンスタックしなけ
ればならない。いったんレベル“ｙ”の伝統的な割込み
が完了すると、レベル“ｘ”の高速割込み動作に関連す
るメモリスタック５０に保存された情報はプライムレジ
スタ２２に転送し戻される。ＣＦステータスビット３０
のアンスタックされた値はこの残っている割込みが高速
割込みであることを示すから、レベル“ｘ”の高速割込
み動作に関連する情報を含む、交替用レジスタセット１
８がイネーブルされかつレベル“ｘ”の高速割込み動作
が継続される。

【００３８】レベル“ｘ”の割込みルーチンの終わりに
、ユーザは、ソフトウェアにより、先にスタックされた
レベル“ｗ”の高速割込み動作に関連する何らかの情報
をメモリスタック５０から交替用レジスタセット１８に
アンスタックしなければならない。いったんレベル“ｘ
”の高速割込み動作が完了すると、レベル“ｗ”の高速
割込み動作に関連する情報がメモリスタック５０からア
ンスタックされかつプライムレジスタ２２にロードされ
る。アンスタックされたＣＦステータスビット３０は次
の割込みが高速割込み（レベル“ｗ”）であることを示
すから、かつこの動作のための情報は常に交替用レジス
タセット１８に置かれているから、ＣＰＵ１４は交替用
レジスタセット１８をイネーブルされた状態に保ちかつ
レベル“ｗ”の高速割込み動作を継続する。ＦＦステー
タスビット２８がレベル“ｗ”の高速割込みのためにセ
ットされるから、この割込みが処理されている最後に残
っている高速割込みであることを知ることができる。

【００３９】いったんレベル“ｗ”の最初の高速割込み
の処理が終了すると、ＣＰＵ１４はアンプライムレジス
タ２０の使用に戻るよう切換える。最初の高速割込み動
作は何らのスタッキングも行なう必要がないが、これは
それが常に交替用レジスタセット１８およびプライムレ
ジスタ２２の両方を使用するための最初のプロセスであ
るためである。最初の高速割込み動作の完了により、Ｃ
ＰＵ１４は通常動作に自由に戻ることができる。通常用
レジスタセット１６は既に通常動作に関連する情報を含
んでおりかつＣＰＵ１４が通常動作を回復する時に単に
イネーブルされるだけである。

【００４０】上に説明したネスティング手順にわたり、
ステータスビットＦＯ　　２６、ＦＦ２８、およびＣＦ
　　３０はＣＰＵ１４の現在の状態およびネスティング
手順の進行を表示するために使用されたことに注意すべ
きである。さらに、３つのステータスビット、ネスティ
ング手順、および通常用レジスタセット１６、交替用レ
ジスタセット１８、アンプライムレジスタ２０、プライ
ムレジスタ２２、およびメモリスタック５０の内容の間
の相関が理解されるべきである。従って、当業者には通
常用レジスタセット１６、交替用レジスタセット１８、
アンプライムレジスタ２０、プライムレジスタ２２、お
よびメモリスタック５０の内容および動作はステータス
ビットＦＯ　　２６、ＦＦ　　２８、およびＣＦ　　３
０の使用により簡単にかつ効率的に制御できることが理
解できるであろう。

【００４１】次に図５および図６を参照すると、これら
の図は戻りの危険性を処理するために使用できるステー
タスビットに対する２つの可能な状態図表現である。図
５はこの明細書で説明されているようにＦＯステータス
ビット２６、ＦＦステータスビット２８、およびＣＦス
テータスビット３０を用いる好ましい実施例の状態図４
０である。矢印は割込みの発生を表わしている。その特
定の割込みの処理が完了した時、先の割込みに対するス
テータスビットが回復されかつ従ってＣＰＵ１４はその
元の状態に戻る。

【００４２】状態“０００”は何らの高速割込みも処理
されていない状態を表わす。状態“１１１”は、１つだ
けの高速割込みが発生しかつ発生する最も最近の割込み
が高速割込みであった状態を表わしている。状態“１０
１”は、１つより多くの高速割込みが発生しかつ発生す
る最も最近の割込みは高速割込みであった状態を表わし
ている。状態“１１０”は、１つだけの高速割込みが発
生しかつ発生する最も最近の割込みが伝統的な割込みで
あった状態を表わしている。状態“１００”は、１つよ
り多くの高速割込みが発生しかつ発生する最も最近の割
込みが伝統的な割込みであった状態を表わしている。こ
れらの特定の状態および対応するビット表現はソフトウ
ェアのプログラミングの容易さのために選択されたが、
他の状態および他のビット表現もまた可能である。

【００４３】図６を参照すると、状態図５０は２つだけ
のステータスビットを用いて戻りの危険性を処理するこ
とも可能であることを示している。リセットから出てく
ると、２つのステータスビットは状態“００”でスター
トするであろう。伝統的な割込みはステータスビットに
何らの変化も起こさないが、高速割込みはステータスビ
ットの値を“０１”に変えるであろう。いったん状態“
０１”に入ると、高速割込みは該ステータスビットの値
を“１０”に変え、一方伝統的な割込みは該ステータス
ビットの値を“１１”に変えるであろう。状態“１０”
においては、高速割込みはステータスビットの値を変え
ないが、伝統的な割込みはステータスビットの値を“１
１”に変えるであろう。状態“１１”においては、伝統
的な割込みはステータスビットの値を変えないが、高速
割込みはステータスビットの値を“１０”に変えるであ
ろう。ＣＰＵ１４のハードウェアまたはソフトウェアの
プログラマは戻り危険性があったか否か、割込みが最初
の高速割込みであるか、そして最も最近の割込みが高速
割込みであったかあるいは伝統的な割込みであったかを
２つのステータスビットの値を見ることにより常に知る
ことができる。状態“００”は高速割込みに対し何らの
戻りの危険性もない唯一の状態である。状態“０１”は
現在の割込みが最初の高速割込みであることを示す。そ
して、状態“０１”および“１０”は高速割込みのみに
対応するものであり、一方状態“００”および“１１”
は伝統的な割込みにのみ対応するものである。

【００４４】

【発明の効果】この発明は、（１）戻りの問題が生ずる
時を決定し、それにより資源を利用しようとする何らか
のさらに他の試みが戻りの制限にさらされない同様の資
源に向けられるようにする、および（２）急速な戻りの
問題の危険からの回復がある時を決定し、それにより戻
りの問題の可能性を有していた資源を再び利用できるよ
うにする、機構を提供することにより戻りの危険性にさ
らされる資源の実施および使用を許容する。このことは
戻りの危険性にさらされるものの、戻りの危険性を有し
ない第２の資源よりもより高い性能の解決を与える資源
の実施を許容する。さらに、本発明により、依然として
より例外的なケースの戻りの危険性を解決しながら、よ
り高い性能の資源が全体のシステムの性能の増強を与え
るよう十分な深さを有するように装置を構成することが
できる。

【００４５】本発明の特定の実施例が示されかつ説明さ
れたが、さらに別の変更および改善も当業者には可能で
あろう。従って、この発明は上に示された特定の形式に
制限されるものではなくかつ添付の請求の範囲において
本発明の精神および範囲から離れることのないすべての
修正を含むことを理解すべきである。

【図面の簡単な説明】

【図１】本発明の特定の実施例を含むデジタルデータプ
ロセッサシステムを示す単純化された機能的ブロック図
である。

【図２】図１のデジタルデータプロセッサシステム内に
含まれるレジスタを示す説明図である。

【図３】図２に示される２つの特定のレジスタ内に含ま
れるビットを示す説明図である。

【図４】本発明に係わる装置および方法を用いた割込み
ネスティングの例を示すフローチャートである。

【図５】種々の状態を区別するためにステータスビット
を使用しかつデジタルデータプロセッサが割込み処理を
取扱いかつ戻りの危険性を避けることができる２つの可
能な方法の内の１つを示す状態図である。

【図６】種々の状態を区別するためにステータスビット
を使用しかつデジタルデータプロセッサが割込み処理を
取扱いかつ戻りの危険性を避けることができる可能な方
法の内の他の１つを表わす状態図である。

【符号の説明】

１２　　半導体チップ １４　　ＣＰＵ １６　　通常用レジスタセット １８　　交替用レジスタセット ２０　　アンプライムレジスタ ２２　　プライムレジスタ ２４　　他のレジスタ ４０　　バス ５０　　外部メモリスタック １０　　デジタルデータ処理システム ２６　　ＦＯステータスビット ２８　　ＦＦステータスビット ３０　　ＣＦステータスビット ３１　　ＣＳＣレジスタ ３２　　ＣＳＣ′レジスタ ３４　　Ａ／Ｎビット ３６　　Ａ／Ｎ′ビット

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　第１の格納手段、第２の格納手段、第
   １のステータスビット、第２のステータスビット、そし
   て前記第１または第２の格納手段の１つを用いるための
   要求を受け、前記第１および第２のステータスビットお
   よび前記要求が第１の記憶手段に対するものかまたは第
   ２の記憶手段に対するものかにもとづき、バンク切換動
   作を行なうべきかおよびスタッキング動作を行なうべき
   かを決定し、かつ、前記第１および第２のステータスビ
   ットおよび前記要求が前記第１の格納手段に対するもの
   かまたは前記第２の格納手段に対するものかにもとづき
   、前記第１および第２のステータスビットに対する新し
   い値を決定するための論理手段、を具備することを特徴
   とする集積回路。
2. 【請求項２】　　第１のレジスタバンク、第２のレジス
   タバンク、第１のステータスビット、第２のステータス
   ビット、および要求信号を受け、前記第１のステータス
   ビットおよび前記要求信号が第１の形式のものかまたは
   第２の形式のものかにもとづき、バンク切換動作を行な
   うべきかおよびスタッキング動作を行なうべきかを決定
   し、かつ、前記第１および第２のステータスビットおよ
   び前記要求信号は第１の形式のものかまたは第２の形式
   のものかにもとづき、前記第１および第２のステータス
   ビットに対する新しい値を決定するための論理手段、を
   具備することを特徴とするデジタルデータプロセッサ。
3. 【請求項３】　　第１の種類の割込みの間に使用される
   第１の組のレジスタ、第２の種類の割込みの間に使用さ
   れる第２の組のレジスタ、第１のステータスビット、第
   ２のステータスビット、を具備し、前記第１および第２
   のステータスビットは、前記第２の種類の割込みが何ら
   発生していない第１の状態、前記第２の種類の割込みが
   １つだけ発生しておりかつ発生した最も最近の割込みが
   前記第２の種類の割込みであった第２の状態、１つより
   多くの前記第２の種類の割込みが発生しておりかつ発生
   した最も最近の割込みが前記第２の種類の割込みの１つ
   であった第３の状態、および少なくとも１つの前記第２
   の種類の割込みが発生しておりかつ発生した最も最近の
   割込みが前記第１の種類の割込みであった第４の状態、
   の１つを表わす、デジタルデータプロセッサを作動させ
   るための方法であり、該方法は、前記第１および第２の
   ステータスビットから切換え動作が必要であるかおよび
   スタッキング動作が必要であるかを決定する段階、そし
   て前記第１および第２のステータスビットに対する直前
   の値にもとづきかつ前記第１または前記第２の種類の割
   込みが発生したかにもとづき前記第１および第２のステ
   ータスビットに対する新しい値を決定する段階、を具備
   することを特徴とするデジタルデータプロセッサを作動
   させるための方法。
4. 【請求項４】　　第１の種類の割込みの間に使用される
   第１の組のレジスタ、第２の種類の割込みの間に使用さ
   れる第２の組のレジスタ、第１のステータスビット、第
   ２のステータスビット、第３のステータスビット、を具
   備し、前記第１、第２および第３のステータスビットは
   、前記第２の種類の割込みが発生していない第１の状態
   、前記第２の種類の割込みが１つだけ発生しておりかつ
   発生した最も最近の割込みが前記第２の種類の割込みで
   あった第２の状態、１つより多くの前記第２の種類の割
   込みが発生しておりかつ発生した最も最近の割込みが前
   記第２の種類の割込みであった第３の状態、前記第２の
   種類の割込みが１つだけ発生しておりかつ発生した最も
   最近の割込みが前記第１の種類の割込みであった第４の
   状態、１つより多くの前記第２の種類の割込みが発生し
   ておりかつ発生した最も最近の割込みが前記第１の種類
   の割込みであった第５の状態、の１つを表わす、デジタ
   ルデータプロセッサを作動させるための方法であり、該
   方法は、前記第１および第２のステータスビットから切
   換え動作が必要であるかおよびスタッキング動作が必要
   であるかを決定する段階、そして前記第１および第２の
   ステータスビットに対する直前の値にもとづきかつ前記
   第１または第２の種類の割込みが発生したかにもとづき
   前記第１および第２のステータスビットに対する新しい
   値を決定する段階、を具備することを特徴とするデジタ
   ルデータプロセッサを作動させるための方法。