JPH04211804A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器を自動制御す
るプログラマブルコントローラに関し、特に電子機器に
対する入出力信号の入出力点数を可変に設定することの
可能なプログラマブルコントローラに関する。

【０００２】

【従来の技術】従来のプログラマブルコントローラの中
で、ブロック型と称される形態のものは、一般的に電気
回路を一つの筐体内に設置しているので、情報信号のレ
ベル変換を行う入出力素子が故障したときに入出力素子
を取り替えることが難しく、発生した故障箇所がたとえ
入出力素子１点であってもそれに係わるユニット全てや
、その故障に係わるカードを交換しなければならず、ま
た製造メーカでなければ入出力素子の交換ができなかっ
た。

【０００３】このため図１５に示すようにブロック型の
プログラマブルコントローラで、出力素子のみ交換可能
なものが提案されている。図１５において、５１，　５
２はケースに収納されている制御部と電源部である。５
３は制御対象の電子機器からの情報信号を入力する入力
部、５４は上記電子機器に情報信号を出力する出力部で
あり、５７が出力信号のレベル変換を行い、かつ、脱着
自在に交換可能な出力素子である。不図示の素子用ソケ
ットに出力素子を装着しているため、交換可能となって
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
上述したような形態をもつプログラマブルコントローラ
においても、出力素子のみの交換にとどまり、入力部の
故障については、従来通りユニット毎またはカード毎に
交換しなければならないという欠点があった。

【０００５】本発明の目的は、上述した従来の課題に着
目し、その解決を図るべく、入力部においても入力素子
を交換することができ、かつ、装置の小型化に寄与する
ことができるプログラマブルコントローラを提供するこ
とにある。

【０００６】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、制御対象機器から入力した情報信
号を転送信号の形態から制御信号の形態に変換する入力
素子および前記制御対象機器へ出力する情報信号を前記
制御信号の形態から前記転送信号の形態に変換する出力
素子とを同一の外形形状およびピン配置となし、前記入
力素子および前記出力素子のいずれをも脱着可能に交換
接続の可能な素子用ソケットを具えたことを特徴とする
。

【０００７】さらに、本発明は、制御対象機器から入力
した情報信号を転送信号の形態から制御信号の形態に変
換する入力素子および前記制御対象機器へ出力する情報
信号を前記制御信号の形態から前記転送信号の形態に変
換する出力素子とを同一の外形形状およびピン配置とな
し、前記入力素子および前記出力素子のいずれをも脱着
可能に交換接続の可能な複数の素子用ソケットを有する
信号入出力手段と、該信号入出力手段の各前記ソケット
に装着された素子が入力素子であるか出力素子であるか
を指示する指示手段と、該指示手段の指示に対応させて
、前記入力素子の装着されたソケットからの制御信号の
形態の情報信号を保持記憶し、前記出力素子の装着され
たソケットに対しては記憶の情報信号を制御信号の形態
で保持出力する信号保持手段とを具えたことを特徴とす
る。

【０００８】

【作用】本発明では、素子用ソケットに入力素子および
出力素子を交換的に装着可能としたので、情報信号の入
力回路および出力回路を予め別個に設ける必要はなく、
情報信号の入出力回路の設置スペースを従来よりも小さ
くすることができる。また、装着された素子の形態を保
持手段に指示し、保持手段において入力素子により変換
された情報信号を保持記憶し、出力素子に出力すべき情
報信号を保持出力するようにしたので、入力素子および
出力素子の交換毎に素子用ソケットの配線を変える必要
はない。

【０００９】

【実施例】以下に図面を参照して本発明の実施例を具体
的に説明する。

【００１０】まず、本発明にかかわるプログラマブルコ
ントローラ本体ユニットの外観を図１にしたがって説明
する。

【００１１】図１において１は本体ユニットであり、信
号の入出力動作および、シーケンス演算を実行する制御
部２が内蔵されている。３が入出力用の端子台であり、
端子台３に隣接して配線基板（不図示）が設けられてい
る。この配線基板上に入力および出力の素子用ソケット
３０が実装されている。

【００１２】次に、入力素子の形状について図２にした
がって説明する。

【００１３】図２において１０は入力素子本体であり、
１１は接続用のピンである。３０は素子用ソケット、３
１は接続用のピン１１と電気的・機械的に係合するコン
タクトピンである。また、素子の着脱時に着脱用具と係
合する係合突起１２が素子の側面に設けられている。以
上のような本体とソケットの形状により、入力素子を１
点単位で交換が可能となる。また、入力素子１０と素子
ソケットの他の形態を図３に示す。

【００１４】なお入力素子は出力素子と同一の外観形状
およびピン構成となるように考慮されている。

【００１５】図４は本発明実施例の入力素子１０のピン
配置の一例を示す。

【００１６】１１１　は入力端子へ接続される入力端子
ピン、１１２　は入力素子駆動用電源ピン、１１３　は
プログラマブルコントローラの制御部２と接続される入
力制御信号ピンである。

【００１７】図５は本発明実施例の出力素子２０のピン
配置の一例を示す。

【００１８】２１１　は出力端子へ接続される出力端子
ピン、２１２　はプログラマブルコントローラの制御部
２と接続される出力制御信号ピン、２１３　は駆動用の
電源ピンである。

【００１９】このように、入力素子と出力素子のピン配
置を同一としており、１つのソケット３０に対して入力
，出力どちらの素子でも装着が可能である。

【００２０】本実施例において使用可能な入力素子およ
び出力素子の回路構成を図６〜図１０に示す。

【００２１】図６はオン／オフの情報信号を直流（ＤＣ
）の形態で入力し、中央演算処理装置（ＣＰＵ）　の処
理が可能な制御信号レベルに変換する例を示す。図６の
入力素子は、入力端子ピン１１１（端子記号Ａ，Ｂ）に
抵抗器３０１　とフォトカプラ３０３　の発光ダイオー
ドが直列に接続され、前記フォトカプラ３０３　の発光
ダイオードに並列に抵抗器３０５，コンデンサ３０２，
ダイオード３０４　が接続され、フォトカプラ３０３　
のフォトトランジスタが５Ｖ電源ピン１１３（端子記号
Ｄ）と入力制御信号ピン１１２（端子記号Ｃ）に接続さ
れている。

【００２２】図７は情報信号を交流の形態で入力する例
を示す。この入力素子は入力端子ピン１１１（端子記号
Ａ，Ｂ）にダイオードブリッジ整流器３０５の交流入力
端子に接続され、ダイオードブリッジ整流器３０５の直
流出力端子にフォトカプラ３０３の発光ダイオードが接
続されている。３０１Ｂ〜３０１Ｅは抵抗器、３０２Ａ
，３０２Ｂ　はコンデンサである。

【００２３】図８はメカニカルリレーを用いて制御信号
レベルの情報信号をレベル変換して出力する例を示す。 この出力素子は出力端子ピン２１１（端子記号Ａ，Ｂ）
にリレーＲｙのリレー接点３０７が接続され、リレーＲ
ｙに直列接続されたスイッチングトランジスタ３０８　
のエミッタが５Ｖ電源ピン２１２（端子記号Ｄ）、ベー
スが出力制御信号ピン２１３（端子記号Ｅ）、コレクタ
がリレーＲｙを介して０Ｖ電源ピン２１４（端子記号Ｆ
）に接続されている。３０６　はリレーＲｙに並列に接
続されたダイオードである。

【００２４】図９は出力リレーにソリッドステートリレ
ー　（ＳＳＲ）を用いる例を示す。この出力素子は出力
端子ピン２１１（端子記号Ａ，Ｂ）にソリッドステート
リレー３１１　のフォトトライアックが接続され、この
フォトトライアックに抵抗器３０１Ｆとコンデンサ３０
２Ｃとの直列回路およびサージアブソーバ３０９　が並
列に接続されている。ソリッドステートリレー３１１　
の発光ダイオードに直列にスイッチングトランジスタ３
０８　のエミッタ・コレクタ通路が接続されている。

【００２５】図１０は出力リレーにトランジスタ（Ｔｒ
）を用いる例を示す。この出力素子は出力端子ピン２１
１（端子記号Ａ，Ｂ）にゲートトランジスタ３１０　の
ソース・ドレイン通路が接続され、ゲートトランジスタ
３１０　のゲートにフォトボルカプラ３１２　の受光素
子と抵抗器３０１Ｅの接続点が接続され、フォトボルカ
プラ３１２　の発光素子が５Ｖ電源ピン２１２（端子記
号Ｄ）と出力制御信号ピン２１３（端子記号Ｅ）に接続
されている。

【００２６】このような入力素子および出力素子を用い
るプログラマブルコントローラの回路構成を図１１，図
１２に示す。

【００２７】図において、プログラマブルコントローラ
の制御部２は、次の機器から主に構成されている。

【００２８】ＣＰＵ２−１は回路全体の動作制御を司ど
ると共に、制御対象機器から受信した情報信号を不図示
の接点メモリに格納する。また接点メモリに格納されて
いるシーケンス演算後の情報信号を読出し、制御対象器
に送信する。信号保持手段としての入出力インタフェー
ス（Ｉ／Ｏ）２−２は、入力バッファ２−２Ａおよび出
力バッファ２−２Ｂを有し、制御対象機器との間で授受
する情報信号を一時記憶する。

【００２９】入力バッファおよび出力バッファは、それ
ぞれ複数のレジスタ群からなり、デコーダ２−１Ａを介
したＣＰＵ２−１の指示により、入力信号の一時記憶お
よび一時記憶の情報信号の保持出力が可能である。

【００３０】本例では１個の素子用ソケットに対して入
力用レジスタおよび出力用レジスタをそれぞれ１個ずつ
接続させており、１対の入力および出力用レジスタに対
して同一のアドレスを割当て、他の１ビットのアドレス
指示により入力用レジスタおよび出力用レジスタのいず
れかを選択する。

【００３１】ローダ４０は制御対象機器の制御動作を規
定するシーケンスプログラムを作成し、Ｉ／Ｏ　２−３
　を介して入力する。またＩ／Ｏ　２−２　のレジスタ
群の種類、すなわち、入力用か出力用かの種類の指定情
報をも指示手段として入力する。

【００３２】システムＲＡＭ（ランダムアクセスメモリ
）２−４　はＣＰＵ２−１の演算に用いるデータを一時
記憶する。また、ローダから入力された指定情報をＩ／
Ｏ　２−２　のレジスタ群の各アドレスに対応させて格
納する接点テーブルを有する。

【００３３】システムＲＯＭ２−５にはＣＰＵ２−１が
実行する制御プログラムが格納され、この制御プログラ
ムをＣＰＵ２−１により実行することにより、ＣＰＵ２
−１は各種制御動作を実行する。

【００３４】各素子用ソケット３０は入力または出力制
御信号用端子ＣがＩ／Ｏ　２−２　と接続され、転送信
号レベルの情報信号の入力または出力用端子Ａ，Ｂが端
子台３に接続されている。この素子用ソケット３０に対
して入力素子または出力素子が差し込まれる。素子ソケ
ット３０および端子台３が信号入出力手段として動作す
る。

【００３５】次にこのような回路構成における情報信号
の入出力動作を説明する。

【００３６】なお、本例においては素子用ソケットは１
６個設けてあり、このために入力バッファ２−２Ａおよ
び出力バッファそれぞれのレジスタ個数も１６個設けて
いる。またレジスタ群にはアドレスには“０”〜“１５
”（１０進数）、また、入力用レジスタには“０”、出
力用レジスタには“１”の１ビットのアドレスを予め割
当ているものとする。

【００３７】さらに、制御対象機器からは１０個のオン
／オフの情報信号を入力し、６個のオン／オフの情報信
号を制御対象機器に出力する。このために、アドレス“
０”〜“９”までのレジスタと接続する素子用ソケット
３０には入力素子を装着し、アドレス“１０”〜“１５
”のレジスタと接続する素子用ソケット３０には出力素
子を装着する。

【００３８】また、ローダからアドレス“０”〜“９”
までのレジスタは入力用である旨を指示し、アドレス“
１０”〜“１５”までのレジスタは出力用である旨を指
示する。この入力の指示情報はＣＰＵ２−１によりシス
テムＲＡＭ２−４の接点テーブル２−４Ａに記憶される
。

【００３９】このような状態で、システムが起動される
と、制御対象機器から送られてくる情報信号は入力素子
により制御信号レベルに変換された後、入力バッファ２
−２Ａのレジスタに一時記憶される。ＣＰＵ２−１は接
点テーブル２−４Ａを参照し、アドレス“０”〜“９”
のアドレス信号および読出し信号を順に発生してレジス
タの記憶情報を読出す。読出し情報は接点メモリに転送
する。続いてＣＰＵ２−１は接点メモリから、入力の情
報信号を読出し、シーケンス演算を行った後、演算の結
果として、得られる送信対象の信号を接点メモリに書き
込む。次に、接点メモリに格納された情報信号を読出し
、接点テーブルの示す出力用のレジスタに読出しの情報
を書き込む。

【００４０】出力用レジスタに送信情報を書き込んだ後
、ＣＰＵ２−１は上述の情報信号の入力，シーケンス演
算および情報信号の出力処理を繰返し実行する。

【００４１】出力バッファ２−２Ｂに書き込まれた情報
信号は対応の素子ソケット３０の出力素子により転送信
号レベルに変換され、端子台３を経由して制御対象機器
に送信される。

【００４２】図１３は本発明の異なる実施例の入力素子
１００　のピン配置の一例を示し、この実施例ではピン
数が４本の場合を示す。

【００４３】１１１　は入力端子へ接続される入力端子
ピン、１１３　は入力素子駆動用電源ピン、１１２　は
プログラマブルコントローラの制御部２と接続される入
力制御信号ピンである。

【００４４】図１４は本発明の異なる実施例の出力素子
２００　のピン配置の一例を示し、この実施例ではピン
数が４本の場合を示す。

【００４５】２１１　は出力端子へ接続される出力端子
ピン、２１２　は駆動用の電源ピン、２１３　はプログ
ラマブルコントローラの制御部２と接続される出力制御
信号ピンである。

【００４６】この実施例では入力素子と出力素子におけ
る端子記号Ａ，ＢおよびＤのピン配置を同一としており
、１つのソケット３０に対して入力，出力どちらの素子
でも装着が可能である。

【００４７】本実施例において入力素子の回路構成は図
６および図７に示すものと端子記号Ｅのピンがない点を
除けば同一であり、その説明は省略する。

【００４８】図１５は出力素子としてソリッドステート
リレーを用いた例を示す。この出力素子は５Ｖ電源ピン
２１２（端子記号Ｄ）と出力制御信号ピン２１３（端子
記号Ｃ）にフォトカプラ４１１　の発光ダイオードが抵
抗器４０１　を介して接続され、フォトカプラ４１１の
フォトトライアックが抵抗器４０２　を介して抵抗器４
０４　とコンデンサ４０５　の接続点とトライアック４
１２　のゲート抵抗器４１２　に接続され、トライアッ
ク４１２　の主電流路が出力端子ピン２１１　に接続さ
れている。４０６　はサージアブソーバである。

【００４９】図１６は出力素子としてトランジスタを用
いた例を示す。この出力素子は５Ｖ電源ピン２１２（端
子記号Ｄ）と出力制御信号ピン２１３（端子記号Ｃ）に
フォトボルカプラ４１３　の発光素子が接続され、フォ
トボルカプラ４１３　の受光素子がゲートトランジスタ
４１４　に接続され、ゲートトランジタ４１４　が出力
端子ピン２１１（端子記号Ａ，Ｂ）に接続されている。 ４０７　は抵抗器、４０８　はダイオード、４０９　は
ツェナーダイオードである。

【００５０】このような入力素子および出力素子を用い
るプログラマブルコントローラの回路構成を図１７およ
び図１８に示し、図において図１１および図１２と同一
の部分には同一の符号を付してその説明を省略する。

【００５１】図１７および図１８において図１１，　図
１２と相違する点は素子用ソケット３００　が２本の入
出力信号ピン３５１　と電源ピン３３１　と制御信号ピ
ン３２１　と空きピン３４１　の５本からなる点である
。この空きピン３４１　は素子用ソケット３００　に入
力素子が装着された場合には文字通りの空きであるが、
出力素子が接続された場合には出力制御信号ピンとして
使用されるものである。

【００５２】以上説明したように、本実施例は素子用ソ
ケットに入力素子および出力素子のいずれをも装着可能
としているので、従来のように情報入力部と情報出力部
とを別個に設ける必要はなく、情報信号の入出力回路の
設置スペースを従来よりも小さくすることが可能となる
。また、設置された素子用ソケット３０の中の入力素子
と出力素子の装着比率は、ユーザにより任意に決定でき
るので、ユーザ側に取っては制御対象の機器に合わせ必
要な入力素子および出力素子を別途用意すればよい。ま
た、プログラマブルコントローラの製造者側にとっては
、制御対象機器の仕様（入力および出力点数）に合わせ
て情報信号の入出力回路を製作する必要がなく、汎用性
に優れたプログラマブルコントローラを提供することが
できるというメリットがある。

【００５３】本実施例の他、次の例を挙げることができ
る。

【００５４】 １）本実施例では、１個の素子用ソケット３０に対して
入力用レジスタおよび出力用レジスタを接続しているが
、入力および出力兼用可能なレジスタを用いればレジス
タは１個でよい。この場合はこの兼用レジスタに対して
情報信号の入力（一時記憶）出力（情報信号の保持出力
）の指示をＣＰＵ２−１により一定周期で行う。

【００５５】 ２）本実施例では素子用ソケット３０に装着された素子
の種類をローダ１０からＣＰＵ２−１に対して指示する
ようにしているが、入力素子また出力素子に電気スイッ
チを設け入力素子および出力素子の種類を示す識別信号
をこの電気スイッチ等により発生させて、この識別信号
をＣＰＵ２−１により自動的に識別するようにしてもよ
い。

【００５６】

【発明の効果】以上、説明したように、本発明によれば
、入力素子および出力素子を１つのソケットで共有使用
できるので、入出力回路の設置スペースを小さくでき、
もってプログラマブルコントローラの小型化に寄与する
ことができる。また、ソケットに装着した素子の種類に
応じてその素子への情報信号の入出力を行うことができ
るので、ソケットの配線を固定させることができ、違う
種類の素子を交換接続してもソケットの配線を変える必
要がない。

【図面の簡単な説明】

【図１】本発明実施例のプログラマブルコントローラの
外観を示す斜視図である。

【図２】本発明実施例の入力素子および素子用ソケット
の外観を示す斜視図である。

【図３】本発明実施例の他の入力素子および素子用ソケ
ットの外観を示す斜視図である。

【図４】入力素子のピン配置を示す平面図である。

【図５】出力素子のピン配置を示す平面図である。

【図６】本発明実施例において使用可能な入力素子の回
路構成例を示す回路図である。

【図７】本発明実施例において使用可能な入力素子の回
路構成例を示す回路図である。

【図８】本発明実施例において使用可能な出力素子の回
路構成例を示す回路図である。

【図９】本発明実施例において使用可能な出力素子の回
路構成例を示す回路図である。

【図１０】本発明実施例において使用可能な出力素子の
回路構成例を示す回路図である。

【図１１】本発明実施例の回路構成を示すブロック図で
ある。

【図１２】本発明実施例の回路構成を示すブロック図で
ある。

【図１３】本発明の異なる実施例の入力素子のピン配置
を示す平面図である。

【図１４】本発明の異なる実施例の出力素子のピン配置
を示す平面図である。

【図１５】本発明実施例において使用可能な出力素子の
回路構成例を示す回路図である。

【図１６】本発明実施例において使用可能な出力素子の
回路構成例を示す回路図である。

【図１７】本発明の異なる実施例の回路構成を示すブロ
ック図である。

【図１８】本発明の異なる実施例の回路構成を示すブロ
ック図である。

【図１９】従来例の外観を示す斜視図である。

【符号の説明】 １　　本体ユニット ２　　制御部 ２−１　　　ＣＰＵ ２−１Ａ　　デコーダ ２−２Ａ　　入力バッファ ２−２Ｂ　　出力バッファ ２−３　　　Ｉ／Ｏ ２−４　　　システムＲＡＭ ２−４Ａ　　接点テーブル ２−５　　　システムＲＯＭ ３　　端子台 １０　　入力素子 １１　　ピン １２　　係合突起 １３　　脱着突起 ２０　　出力端子 ３０　　素子用ソケット ３１　　コンタクトピン ３２　　装着ガイド ３３　　電源ピン ３４　　制御ピン ３５　　入出力信号ピン ４０　　ローダ ５１　　制御部 ５２　　電源端子 ５３　　入力部 ５４　　出力部 ５５　　入力端子 ５６　　出力端子 ５７　　出力素子 １１０　　　フォトボルカプラ １１１　　　入力端子ピン １１２　　　電源ピン １１３　　　入力制御信号ピン ２１１　　　出力端子ピン ２１２　　　出力制御信号ピン ２１３　　　電源ピン ３０１　　　抵抗 ３０２　　　コンデンサ ３０３　　　フォトカプラ ３０４　　　ダイオード ３０５　　　整流器 ３０７　　　リレー接点 ３０９　　　サージアブソーバ ３１０　　　ゲートトランジスタ ３１１　　　ソリッドステートリレー

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　制御対象機器から入力した情報信号を
   転送信号の形態から制御信号の形態に変換する入力素子
   および前記制御対象機器へ出力する情報信号を前記制御
   信号の形態から前記転送信号の形態に変換する出力素子
   とを同一の外形形状およびピン配置となし、前記入力素
   子および前記出力素子のいずれをも脱着可能に交換接続
   の可能な素子用ソケットを具えたことを特徴とするプロ
   グラマブルコントローラの入出力信号変換回路。
2. 【請求項２】　　制御対象機器から入力した情報信号を
   転送信号の形態から制御信号の形態に変換する入力素子
   および前記制御対象機器へ出力する情報信号を前記制御
   信号の形態から前記転送信号の形態に変換する出力素子
   とを同一の外形形状およびピン配置となし、前記入力素
   子および前記出力素子のいずれをも脱着可能に交換接続
   の可能な複数の素子用ソケットを有する信号入出力手段
   と、該信号入出力手段の各前記ソケットに装着された素
   子が入力素子であるか出力素子であるかを指示する指示
   手段と、該指示手段の指示に対応させて、前記入力素子
   の装着されたソケットからの制御信号の形態の情報信号
   を保持記憶し、前記出力素子の装着されたソケットに対
   しては記憶の情報信号を制御信号の形態で保持出力する
   信号保持手段とを具えたことを特徴とするプログラマブ
   ルコントローラ。