JPH02287665A - インタフエースモジユール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、インタフェースを介して処理ユニットをバス
と結合するための装置に関するものである。

（従来の技術） バスと処理ユニットとの間のデータの授受のために、選
択的に並列または直列であってよい固定的なインタフェ
ースは既に公知である。その際、処理ユニットがバスと
のデータの交換のためにバス作動に誂えられたマツチン
グ部分を有することが必要である。このようなマツチン
グ部分は、処理ユニット内に使用されるホストマイクロ
プロセッサに関係して、種々に構成されている。そのた
めにさまざまな処理ユニットに対して種々のマツチング
部分を必要とすることはコストの点で不利である。

〔発明が解決しようとする課題〕

本発明の課題は、データバスと処理ユニットとの間のマ
ツチング可能なインタフェースを提供することである。

〔課題を解決するための手段〕

この課題は、インタフェースがインタフェースモジュー
ルとして構成されており、マイクロプロセッサ、バスへ
の接続のためのバスインタフェースおよび処理ユニット
との結合のためのホストインタフェースとを有し、また
マイクロプロセッサの作動のために、バスおよびインタ
フェースモジュールならびに処理ユニ・ントの間のデー
タ交換を可能にするプログラムが用意されていることに
より解決される。

〔作用効果〕

このようなインタフェースモジュールは小形に構成可能
であり、また汎用的に応用可能である。

インタフェースモジュールが差し込み可能なユニットと
して構成されていれば、その接続および交換が容易であ
る。

インクフェースモジュールのホストインクフェースが並
列インタフェースであり、またインタフェースモジュー
ル上にマイクロプロセッサと処理ユニットのホストマイ
クロプロセッサとの間のデータ交換を後者の書込み一読
出し挙動に適応させるためのパラメータ設定可能な第１
のユーザー固有の回路が設けられていれば、それによっ
てインタフェースモジュールと並列インタフェースを有
するホストマイクロプロセッサとの間のデータ交換が可
能である。ユーザー固有の回路が多数の作動モードを用
意することにより、たとえば伝送速度の最大化が可能で
ある。パラメータ設定がマイクロプロセッサのプログラ
ム内への第１のコードの入力を介して行われることは有
利であることが判明している。多くのホストマイクロプ
ロセンサは直列ホストインタフェースを有するので、イ
ンタフエースモジュールがそれによって相応に少数の接
続で作動し得ることは有利であり、このことはコスト低
減に寄与する。ホストインタフェースが直列授受部も並
列授受部も有するならば、選択的にホストマイクロプロ
セッサの存在するインタフェースに応じてホストマイク
ロプロセッサへの接続が行われ得る０種々のバスプロト
コルを有するバスによる作動に関してフレキシブルであ
るため、プログラム内への第２のコードの入力を介して
マイクロプロセッサと種々のバスプロトコルにより作動
するバスとの間のデータ交換がマツチング可能であるこ
とは好ましい。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

図面には、最大２つのバス線１　ａｓ　１　ｂを存する
標準化されたバスｌを処理ユニット２のホストマイクロ
プロセッサ６にマツチングさせるための役割をするイン
タフェースモジュール４が示されている。標準化された
バス１は、インタフェースモジュール４内で処理される
バスプロトコルを有する。ホストマイクロプロセッサ６
は形式に応じてホストインタフェース３として並列授受
部１４および（または）直列授受部１３を存する。さら
にホストマイクロプロセッサ６は、同じくインタフェー
スモジュール４によるマツチングを必要とする非常にさ
まざまな書込み一読出し挙動を有し得る。

バス１からマイクロプロセッサ５へ受は入れられたデー
タを並列ホストインタフェース１４を介してホストマイ
クロプロセッサ６へ伝達するため、メモリ７および第１
のユーザー固有の回路８を有するインタフェースモジュ
ール４が設けられている。データはマイクロプロセッサ
５内への受は入れの後にメモリ７に記憶される。メモリ
７内のデータへのアクセスはそのつどのホストマイクロ
プロセッサ６の書込み一読出し挙動に相応して制御され
なければならず、その役割をユーザー固有の回路８がす
る。従ってユーザー固有の回路８はマイクロプロセッサ
５とホストマイクロプロセッサ６との間のデータ交換を
サポートする。たとえば受信確認およびアーキテクチユ
ア（たとえば８ビツトマイクロプロセツサ１６ビツト）
に関する、種々の形式のホストマイクロプロセッサ６の
種々の書込み一読出し挙動へのマツチングはインタフェ
ースモジュール４のパラメータ設定により行われる。パ
ラメータ設定は、マイクロプロセッサ５にそのプログラ
ムを介して第１のコードが入力され、それによってその
つどのホストマイクロプロセッサ６の書込み一読出し挙
動に該当し、またマイクロプロセッサ５のなかに記憶さ
れている特定のデータがアクセスされる。並列ホストイ
ンタフェース１４は一般にかなり広く、またホストマイ
クロプロセッサ６に相応する数のデータおよびアドレス
線を存する。

ホストマイクロプロセッサ６が直列インタフェース１３
を有する場合には、インタフェースモジュール４内で５
−ザー固有のモジュール８は省略され得る。その場合、
直列インタフェース１３に対するマツチングは主として
マイクロプロセッサにより相応のファームウェアを使っ
て行われる。

並列ホストインタフェース１３を有するインタフェース
モジュール４と比較してコストは直列ホストイン、タフ
エース１３を存するインタフェースモジュール１４では
、少数の接続しか必要としないので、顕著に低減され得
る。

バス１が標準化されている、すなわち特定のプロトコル
により作動するという上記の仮定から偏差して、種々の
バスプロトコルにより作動する種々のバスによる作動も
考えられる。そのためにマイクロプロセッサ５のプログ
ラムにバスプロトコルに相応して、マイクロプロセッサ
５とバス１との間のデータ交換を可能にし、またプログ
ラムへの第２のコードの入力により予め選択可能である
処理ルーチンを設けることが可能である。

インタフェースモジュールに差し込み端子が設けられる
ことは有利であり、それによって電気的接続が容品に再
び解除可能であり、従ってまたインタフェースモジュー
ル４の交換が大きな費用を伴わずに可能である。汎用的
に応用可能であること、また小形に構成可能であること
は、このようなインタフェースモジュールの主な利点で
ある。

インタフェースモジュール４はその直列ホストインタフ
ェース１３を介してパラメータ設定可能な非同期のＵＡ
ＲＴインタフェース（Ｕｎｉｖａｒｓａｌ　　Ａｓｙｎ
ｃｈｒｏｎ　　Ｒｅｃｅｉｖｅ工ｒａｎｓｍｉｔ）を提
供する。

並列ホストインタフェースはホールド／ホールド肯定応
答原理（ＨＬＤ／ＨＬＤＡ）に従って動作する。インタ
フェースモジュール４はホールドによりホストプロセッ
サ６との通信の希望を通報する。インタフェースモジュ
ール４は原理的に任意に長く待ち得る。バスインタフェ
ース９およびホストインタフェース３はこうして時間的
に脱結合されている。ホストインタフェース１４がホー
ルド肯定応答により割り当てられると、バスアクセスが
行われる。ホストマイクロプロセッサ６はホストインタ
フェース３を介して完全なコントロールを有し、またＨ
ＬＤＡ信号の拒否によりインタフェースモジュール４を
遮断し得る。

ユーザー固有のモジュール８は３つの作動モードを提供
する。これには第１にメモリ７からホスト６への完全に
独立して進行するブロック転送（ＤＭＡ）が属する。第
２の作動モード（ＳＴＭ＝Ｓｔｎｇｌｅ　　Ｔｒａｎｓ
ｆｅｒ　　Ｍｏｄｕｓ）ではホストマイクロプロセッサ
６内の各任意のメモリアドレスが応答され得る。第３に
セマフォーアーモード（ＳＥＭ）の実行のために自動的
にメモリ範囲が予約され得る。ホスト−アクセスはパラ
メータ設定可能にロックのもとでも行われ得る。

すなわちホストインタフェース３はより長い時間にわた
り予約される。

ホストインタフェース３はパラメータ設定可能にバイト
またはワード作動（１６ビツト）を行う。

インタフェースモジュール４は透過モードに切換ねる。

すなわちインタフェースモジュール４は外部に利用可能
なアドレスおよびデータバスを有するワンプロセッサシ
ステムとして使用可能である。

並列インタフェース１４は高いデータスルーブツトを可
能にする。マイクロプロセッサ５に対するプログラムは
それ自体またはメモリ１３に格納されており、また第２
のコードの入力の後にバスインタフェース９を制御する
。可変の第２のコードによりインタフェースモジュール
４は種々の直列データプロトコルを処理し得る。

ユーザー固をのモジュール１０は可変のボーレートの設
定、１チャネルまたは２チャネル作動の制御を行う、２
チャネル作動では冗長システムまたは相異なるボーレー
トを有する２つのバスインタフェースが実現され得る。

内蔵された送信監視装置が故障した加入者によるバス１
の遮断を防止する。さらにモジュール１０はその変！ｊ
ｌ器および復調器を介して、直列チャネルを変調する可
能性を与え、このことは直流電圧成分なしの直列バス信
号の発生、従ってまた変成器結合を可能にする。

バスインタフェース９は外部バス供給電圧の用意のもと
に直流的に絶縁されて構成されている。

バスインタフェース９における簡単な外部のアナログ部
分によりバス−加入者の変成器による脱結合が達成され
得る。

【図面の簡単な説明】

図面は本発明の実施例を示す図である。 １・・・バス ２・・・処理ユニット ３・・・ホストインタフェース ４・・・インタフェースモジュール ５・・・マイクロプロセッサ ６・・・ホストマイクロプロセッサ ８．１０・・・ユーザー固有の回路 ９・・・直列バスインタフェース １３・・・直列インタフェース １４・・・並列インタフェース

Claims (1)

1. 【特許請求の範囲】 １）インタフェースを介して処理ユニットをバスと結合
   するための装置において、インタフェースがインタフェ
   ースモジュール（４）として構成されており、マイクロ
   プロセッサ（５）、バス（１）への接続のためのバスイ
   ンタフェース（９）および処理ユニット（２）との結合
   のためのホストインタフェース（３）とを有し、またマ
   イクロプロセッサ（５）の作動のために、バス（１）お
   よびインタフェースモジュール（４）ならびに処理ユニ
   ット（２）の間のデータ交換を可能にするプログラムが
   用意されていることを特徴とするインタフェースモジュ
   ール。 ２）　インタフェースモジュール（４）が差し込み可能
   なユニットとして構成されていることを特徴とする請求
   項１記載のインタフェースモジュール。 ３）インタフェースモジュール（４）のホストインタフ
   ェース（３）が並列インタフェース（１４）であり、ま
   たインタフェースモジュール（４）上にマイクロプロセ
   ッサ（５）と処理ユニット（２）のホストマイクロプロ
   セッサ（６）との間のデータ交換を後者の書込み−読出
   し挙動に適応させるためのパラメータ設定可能な第１の
   ユーザー固有の回路（８）が設けられていることを特徴
   とする請求項１または２記載のインタフェースモジュー
   ル。 ４）ユーザー固有の回路（８）が多数の作動モードを用
   意することを特徴とする請求項３記載のインタフェース
   モジュール。 ５）ホストインタフェース（３）のパラメータ設定がマ
   イクロプロセッサ（５）のプログラム内への第１のコー
   ドの入力を介して行われることを特徴とする請求項３記
   載のインタフェースモジュール。 ６）ホストインタフェース（３）が直列授受部（１３）
   であることを特徴とする請求項１ないし５の１つに記載
   のインタフェースモジュール。 ７）ホストインタフェース（３）が直列授受部（１３）
   も並列授受部（１４）も有することを特徴とする請求項
   １ないし６の１つに記載のインタフェースモジュール。 ８）マイクロプロセッサ（５）のプログラム内への第２
   のコードの入力を介してマイクロプロセッサ（５）と種
   々のバスプロトコルにより作動するバス（１）との間の
   データ交換がマッチング可能であることを特徴とする請
   求項１ないし７の１つに記載のインタフェースモジュー
   ル。 ９）直列バスインタフェース（９）のモジュール化作動
   または非モジュール化作動をパラメータ設定可能である
   ユーザー固有の回路（１０）が設けられていることを特
   徴とする請求項１ないし８の１つに記載のインタフェー
   スモジュール。 １０）インタフェースモジュール（４）の直列バスイン
   タフェース（９）が１または２チャネルであることを特
   徴とする請求項１ないし９の１つに記載のインタフェー
   スモジュール。 １１）ユーザー固有の回路（１０）がプロトコルサポー
   ト要素として送信監視装置を含んでいることを特徴とす
   る請求項８または９記載のインタフェースモジュール。