JPH0420980B2 - - Google Patents

Info

Publication number
JPH0420980B2
JPH0420980B2 JP8680685A JP8680685A JPH0420980B2 JP H0420980 B2 JPH0420980 B2 JP H0420980B2 JP 8680685 A JP8680685 A JP 8680685A JP 8680685 A JP8680685 A JP 8680685A JP H0420980 B2 JPH0420980 B2 JP H0420980B2
Authority
JP
Japan
Prior art keywords
wafer
stress
film
thin film
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8680685A
Other languages
English (en)
Other versions
JPS61245525A (ja
Inventor
Tooru Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60086806A priority Critical patent/JPS61245525A/ja
Publication of JPS61245525A publication Critical patent/JPS61245525A/ja
Publication of JPH0420980B2 publication Critical patent/JPH0420980B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔概要〕 応力の小なる高融点金属薄膜例えば応力の少な
いX線マスクの吸収体を製造することを可能にす
る。
〔産業上の利用分野〕
本発明は応力の小なる金属薄膜を製造する方法
に関するもので、さらに詳しく言えば、例えばX
線マスクの製造において、X線を吸収する吸収体
を金(Au)、タンタル(Ta)、タングステン
(W)の如き高融点金属の薄膜で形成する際に、
その金属薄膜の応力を小にし、X線マスクのメン
ブレン(膜)の反りを防止する方法に関する。
〔従来の技術〕
例えばシリコンウエハ(以下ウエハという)の
上に塗布されたホトレジスト膜の露光に従来はガ
ラスマスクを用い、紫外線露光によつてホトレジ
ストの露光を行つてきた。
ところが、最近は集積回路を高集積化するため
に形成されるべきパターン幅やパターン間隔が微
細化される傾向にあり、そのためには、波長の短
い光が回析が起り難いので、電子ビーム(EB)
やX線が用いられるようになつてきた。
X線露光を第4図に断面図を参照して説明する
と、ウエハ11の上にホトレジスト膜12が塗布
されていて、X線吸収体で作つたパターン13が
設けられたX線マスク14をウエハ11の上方に
配置し、X線を矢印に示す方向に照射して露光を
なす。
X線マスク14は第5図の断面図に示され、そ
れを作るには、ウエハ15(図に見て直径100mm
のも)の上にポリイミドを塗布して第1ポリイミ
ド膜16を形成し、前面にTa堆積(deposition)
し、それをパターニングしてTaパターン17を
形成し、次いで全面にポリイミドを塗布して第2
ポリイミド膜18を形成し、最後にシリコンを斜
線で示す部分を残す如くにエツチングしてマスク
を完成する。
第1、第2ポリイミド膜はマスク支持体または
メンブレンと呼称され、それはX線を通す材料、
すなわち、ポリイミドの他に窒化ほう素(BN)、
窒化シリコン(SiN)などで5μmの膜圧に形成さ
れ、パターンはX線吸収体と呼称され、Ta、
Au、Wの如きX線を通さない重金属で1.0μmの
厚さに堆積された膜をエツチングして形成され
る。
X線吸収体ではTaが応力が小さくすることが
可能であるため多用されているものであり、それ
の薄膜はスパツタリング法で堆積される。マグネ
トロンスパツタリング法は10-2〜10-3Torrの真
空度のアルゴン(Ar)雰囲気のチヤンバ内でな
され、通常のDCマグネトロンガンを用いてポリ
イミドが塗布されたウエハをポリイミド層がター
ゲツトに面した状態で配置し、ポリイミド層の上
にTaを堆積させる。
〔発明が解決しようとする問題点〕
前記したスパツタリング法によるTaの堆積に
おいては、500μmの厚みのシリコンウエハにTa
を1.0μmの膜厚に成長するもので、Taは応力が
小であるといつても、Ta膜を成膜した後にシリ
コンウエハが反ることが知られている。Arガス
圧力と応力の関係は第6図の線図に示され、同図
で、横軸にArガス圧力、縦軸にウエハに加わる
応力をとると、その関係は同図の曲線Aに示され
る如くになる。ウエハに加わる応力についていう
と、同図の点線Bの上方部分は引張応力が、また
下方部分は圧縮応力がウエハに加えられる部分で
あり、引張応力がウエハに加えられる部分でウエ
ハは上方に凹に反り、ウエハに圧縮応力が加えら
れる部分でウエハは上方に凸に反る。そして、反
りのないウエハは曲線Aと直線Bの交わる点C、
Dのあたりでしか得られない。
このようにウエハが反ると、メンブレン及び吸
収体のクラツク(ひび割れ)が発生するので、反
りを防止する対策として、応力の異なる2種の膜
を重ねる方法などが提案されたが、満足すべき結
果が得られない状態にある。
本発明はこのような点に鑑みて創作されたもの
で、ウエハ上に金属、特に高融点金属の薄膜をス
パツタリング法で成長する場合に、ウエハの反り
が防止される方法を提供することを目的とする。
〔問題点を解決するための手段〕
上記課題は、シリコンウエハ上に、該シリコン
ウエハを加熱した状態におきバイアス電圧を印加
しスパツタリング法により金属膜を成長するにお
いて、アルゴン(Ar)ガス圧力を2パスカル
(Pa)ないし6パスカル(Pa)の範囲内に調節し
た雰囲気において該シリコンウエハ上に金属膜を
堆積することを特徴とする金属薄膜の製造方法に
よつて解決される。
〔作用〕
このようにArガス圧力を2Paから6Paの範囲内
に調節した雰囲気中でウエハを加熱しそれにバイ
アスをかけることにより、応力の小さい金属膜の
成膜が可能となつたのである。
〔実施例〕
第1図と第2図は、本発明の原理を示すための
線図であつて、図において横軸はスパツタリング
装置内のArガス圧力、縦軸はウエハに加わる応
力(1×10ダイン/cm2)をあらわす。
第1図は、スパツタリングを、ウエハを400℃
に加熱して行う本発明の第1実施例を示し、曲線
Aは従来例の如くウエハの加熱を行わない場合、
直線Bは応力0ダイン、すなわち引張応力と圧縮
応力とが加わる部分の分岐線を示し、線Hは本発
明に従いウエハを400℃に加熱してスパツタリン
グを行つた場合の応力とArガス圧の関係を示す。
線Hは曲線Aに比べて直線Bにきわめて近接して
おり、線Hの曲線Aの内部にある領域ではウエハ
の反りが小になることが示される。この温度は装
置により200〜600℃となる。
第2図は本発明の第2実施例、すなわちスパツ
タリングを、ウエハに−100Vのバイアスをかけ
て行う場合を示し、横軸、縦軸および直線Bは第
1図の場合と同様とし、曲線A′は従来の如くウ
エハにバイアスをかけない場合、線H′はバイア
スをかけた場合を示し、第1実施例の場合とほゞ
同じ効果が得られることを示す。このバイアス電
圧は装置により0〜−400Vの間の値となる。
第3図に本発明の方法を実施するスパツタリン
グ装置が断面図で示され、同図において、21は
アースされたチヤンバ、22はウエハ23を保持
するホルダ、24は例えばTaのターゲツト、2
5はホルダ22を支持し回転させる回転軸、26
と27は回転軸とターゲツトを電気的に絶縁する
絶縁体、28は磁石、29は排気口、30は例え
ばArガスを導入するガス導入口、を示す。
本発明の第1実施例においては、ホルダ22の
下方に、好ましくは回転軸25を中心にターゲツ
ト24に対称にヒータ31を配置する。スパツタ
リングにおいて、ホルダ22は回転しているの
で、ウエハ23は交互にヒータ31の上に来て加
熱される。本発明者の実験によると、ウエハが
400℃に加熱されると良好な結果が得られたので、
ヒータ31の上方に熱電対32を配置し、熱電対
の読みがどの値のときにウエハが400℃に加熱さ
れるかを前以つて設定しておく。スパツタリング
中はArガスをガス導入口30から導入し、他方
排気口29から排気することによつてチヤンバ内
を例えば10-2〜10-3Torrの真空に保ち、熱電対
32を読みながらヒータ31を制御してTa薄膜
の成長を行う。
本発明の第2実施例においては、ウエハの加熱
に代え、ウエハにバイアスをかける。図示の装置
において、チヤンバは接地され、ホルダ22とそ
の上のウエハ23は絶縁体26によつて電気的に
フロートしているので、回転軸に−100Vの電位
を印加することによつてウエハにバイアスをかけ
ることができる。この方法はウエハの加熱を避け
たい場合、特にX線の吸収体の形成に有効であ
る。
上記した方法で1μmの膜厚のTa薄膜が形成さ
れた500μmの厚さのウエハに加わる応力は、そ
れぞれ第1図と第2図の線H、H′に示される如
きもので、Arガス圧力が2〜6(Pa)の範囲にお
いてウエハの反りは著しく減少した。
以上は、X線マスクの製造に関して説明した
が、本発明の適用範囲はその場合に限定されるも
のではなく、LSI、VLSIの配線を高融点金属材
料で作成する場合にも及ぶものである。
〔発明の効果〕
以上述べてきた如く、本発明によれば、ウエハ
上に応力の少ない高融点金属膜を成長させ、その
ような薄膜が堆積したウエハの反りを減少し、そ
のことはウエハのクラツク等を減少するので、半
導体装置製造の歩留りの向上効果大である。
【図面の簡単な説明】
第1図は本発明第1実施例におけるウエハに加
わる応力を示す線図、第2図は本発明第2実施例
におけるウエハに加わる応力を示す線図、第3図
は本発明方法を実施するスパツタリング装置の断
面図、第4図はX線露光を説明する断面図、第5
図はX線マスクの断面図。第6図はウエハに金属
薄膜を堆積したときウエハに加わる応力を示す線
図である。 第3図〜第5図において、11はウエハ、12
はホトレジスト、13は吸収体パターン、14は
X線マスク、15はウエハ、16は第1ポリイミ
ド膜、17はTaパターン、18は第2ポリイミ
ド膜、21はチヤンバ、22はホルダ、23はウ
エハ、24はターゲツト、25は回転軸、26と
27は絶縁体、28は磁石、29は排気口、30
はガス導入口、31はヒータ、32は熱電対であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコンウエハ23上に、該シリコンウエハ
    を加熱した状態におきバイアス電圧を印加しスパ
    ツタリング法により金属膜を成長するにおいて、
    アルゴン(Ar)ガス圧力を2パスカル(Pa)な
    いし6パスカル(Pa)の範囲内に調節した雰囲
    気において該シリコンウエハ上に金属膜を堆積す
    ることを特徴とする金属薄膜の製造方法。
JP60086806A 1985-04-23 1985-04-23 金属薄膜の製造方法 Granted JPS61245525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60086806A JPS61245525A (ja) 1985-04-23 1985-04-23 金属薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60086806A JPS61245525A (ja) 1985-04-23 1985-04-23 金属薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPS61245525A JPS61245525A (ja) 1986-10-31
JPH0420980B2 true JPH0420980B2 (ja) 1992-04-07

Family

ID=13897046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60086806A Granted JPS61245525A (ja) 1985-04-23 1985-04-23 金属薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS61245525A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926390B2 (en) * 2003-02-05 2005-08-09 Hewlett-Packard Development Company, L.P. Method of forming mixed-phase compressive tantalum thin films using nitrogen residual gas, thin films and fluid ejection devices including same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644770A (en) * 1979-09-17 1981-04-24 Matsushita Electric Ind Co Ltd Preparation of thin film
JPS5957423A (ja) * 1982-09-27 1984-04-03 Konishiroku Photo Ind Co Ltd 金属導体層の形成方法
JPS59167017A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd アルミニウムあるいはアルミニウム合金のスパツタ方法
JPS59169129A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 高融点金属あるいは高融点金属シリサイドの成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644770A (en) * 1979-09-17 1981-04-24 Matsushita Electric Ind Co Ltd Preparation of thin film
JPS5957423A (ja) * 1982-09-27 1984-04-03 Konishiroku Photo Ind Co Ltd 金属導体層の形成方法
JPS59167017A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd アルミニウムあるいはアルミニウム合金のスパツタ方法
JPS59169129A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 高融点金属あるいは高融点金属シリサイドの成膜方法

Also Published As

Publication number Publication date
JPS61245525A (ja) 1986-10-31

Similar Documents

Publication Publication Date Title
JPH0642480B2 (ja) 半導体ウエファの背面を処理する方法
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
US5512155A (en) Film forming apparatus
JPH0420980B2 (ja)
JPH05320891A (ja) スパッタリング装置
JPS62119924A (ja) 透過マスクの作製方法
JPH0518906B2 (ja)
JPH01191442A (ja) 半導体集積回路装置の製造方法
JPS593952A (ja) アルミニウム配線層の形成方法
JPS59181622A (ja) 半導体装置の製造方法
JP2844779B2 (ja) 膜形成方法
JP2681466B2 (ja) 半導体装置の製造方法
JPS6035820B2 (ja) エツチング構体製造のためのカソードスパツタリング方法
JPH05106046A (ja) 化学気相成長装置及びx線マスクの製造方法
JPS5816545A (ja) 半導体装置の製造方法
JPH0458171B2 (ja)
JPH05299326A (ja) X線マスク
JPS6329504A (ja) バイアススパツタ方法
JPS634066A (ja) バイアススパツタ装置
RU2083025C1 (ru) Способ получения опорного слоя полупроводниковой структуры кремний-на-диэлектрике
JP2782797B2 (ja) 半導体装置の製造方法
JP2909087B2 (ja) 薄膜形成装置
JPS59110777A (ja) 蒸着パタ−ンの形成方法
JPS5910225A (ja) 金属シリサイドの形成方法
JPS637367A (ja) バイアススパツタ装置