JPH04207304A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH04207304A JPH04207304A JP2339884A JP33988490A JPH04207304A JP H04207304 A JPH04207304 A JP H04207304A JP 2339884 A JP2339884 A JP 2339884A JP 33988490 A JP33988490 A JP 33988490A JP H04207304 A JPH04207304 A JP H04207304A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- oscillation
- circuit
- output
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000010355 oscillation Effects 0.000 claims abstract description 39
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、発振起動促進用の半導体回路に関する。
(発明の概要〕
この発明は、発振回路と定電圧回路を内蔵する半導体に
おいて発振起動時に、定電圧回路を動作させないように
するため、定電圧出力用Nチャネルトランジスタと並列
に定電圧カット用Nチャネルトランジスタを接続するこ
とにより、発振起動時に定電圧回路が不安定動作するこ
とを防止するようにしたものである。
おいて発振起動時に、定電圧回路を動作させないように
するため、定電圧出力用Nチャネルトランジスタと並列
に定電圧カット用Nチャネルトランジスタを接続するこ
とにより、発振起動時に定電圧回路が不安定動作するこ
とを防止するようにしたものである。
[従来の技術〕
従来、発振回路と定電圧回路を内蔵する半導体はラダー
抵抗に接続さた定電圧出力用Nチャネルトランジスタを
コンパレータ出力でコントロールして定電圧を出力し、
発振回路は定電圧で動作していた。
抵抗に接続さた定電圧出力用Nチャネルトランジスタを
コンパレータ出力でコントロールして定電圧を出力し、
発振回路は定電圧で動作していた。
(発明が解決しようとする課題〕
しかし、従来の技術の定電圧回路と発振回路を内蔵する
半導体は、発振起動時に発振回路に貫通電流が流れ、定
電圧回路の出力が不安定になり定電圧回路が発振したり
、発振回路の発振起動が遅くなるという欠点があった。
半導体は、発振起動時に発振回路に貫通電流が流れ、定
電圧回路の出力が不安定になり定電圧回路が発振したり
、発振回路の発振起動が遅くなるという欠点があった。
この発明は、従来のこのような欠点を解決するために、
発振起動時に定電圧回路の出力を強制的にVSSレベル
にして、発振回路の電源電圧を、直接印加して起動を促
進することを目的としている。
発振起動時に定電圧回路の出力を強制的にVSSレベル
にして、発振回路の電源電圧を、直接印加して起動を促
進することを目的としている。
上記課題を解決するためにこの発明は、定電圧回路の出
力にNチャふルトランジスタをVSSとの間に接続して
、電源が安定した状態でNチャネルトランジスタをCl
FFして定電圧動作させるようにした。
力にNチャふルトランジスタをVSSとの間に接続して
、電源が安定した状態でNチャネルトランジスタをCl
FFして定電圧動作させるようにした。
電源投入時、定電圧回路の出力は、コンパレータの出力
がゲートに接続されているNチャネルトランジスタと並
列に接続されているNチャネルトランジスタが、ONす
ることによりVSSに引っ張られ、発振回路に電源電圧
が直接印加され、発振の起動を促進する。発振動作が安
定した時点で定電圧回路の出力をVSSに引っ張ってい
るNチャ ネルトランジスタをOFFさせて、発振回路
と内部回路を定電圧で動作させる。
がゲートに接続されているNチャネルトランジスタと並
列に接続されているNチャネルトランジスタが、ONす
ることによりVSSに引っ張られ、発振回路に電源電圧
が直接印加され、発振の起動を促進する。発振動作が安
定した時点で定電圧回路の出力をVSSに引っ張ってい
るNチャ ネルトランジスタをOFFさせて、発振回路
と内部回路を定電圧で動作させる。
第1−図に本発明の半導体回路の実施例を示す。
第1図心こおいて電源投入時、パワーオンクリア回路7
の出力がHとなり、定電圧出力IOをV S Sに引っ
張り内部回路8と水晶発振回路9に電#電圧が印加され
水晶発振F動を促進する。
の出力がHとなり、定電圧出力IOをV S Sに引っ
張り内部回路8と水晶発振回路9に電#電圧が印加され
水晶発振F動を促進する。
パワーオンクリア回路7が、発振が安定した時点でLに
なり定電圧カット用Nチャネルトランジスタと○FFL
、定電圧出力用Nチャネルトランジスタ5とラダー抵抗
3により定電圧出力10がVSSより高い電圧になり通
常の定電圧で、水晶発振回路9と内部回路8を動作させ
る。
なり定電圧カット用Nチャネルトランジスタと○FFL
、定電圧出力用Nチャネルトランジスタ5とラダー抵抗
3により定電圧出力10がVSSより高い電圧になり通
常の定電圧で、水晶発振回路9と内部回路8を動作させ
る。
以上説明したように、この発明は、発振起動時に定電圧
動作を停止し、電源電圧を直接印加するようにして、発
振起動を促進し、発振の安定後足電圧動作にもどすこと
により、発振開始時間を速くする効果と、発振起動時に
定電圧回路が、異常発振すること防止する効果がある。
動作を停止し、電源電圧を直接印加するようにして、発
振起動を促進し、発振の安定後足電圧動作にもどすこと
により、発振開始時間を速くする効果と、発振起動時に
定電圧回路が、異常発振すること防止する効果がある。
第1図は、本発明による半導体回路の概略図である。
VDD・・電源電圧
VSS・・グランド
■・・・・基準電圧回路
2・・・・コンパレータ
3・・・・ラダー抵抗
5・・・・定電圧出力用Nch)ランジスタロ・・・・
定電圧用カットNch)ランジスタフ・・・・パワーオ
ンクリア回路 9・・・・水晶発振回路 lO・・・・定電圧出力 以 上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
定電圧用カットNch)ランジスタフ・・・・パワーオ
ンクリア回路 9・・・・水晶発振回路 lO・・・・定電圧出力 以 上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
Claims (1)
- 定電圧回路と定電圧カット用Nチャネルトランジスタ
とパワーオンクリア回路とから成り、電源電圧投入時に
、定電圧カット用NチャネルトランジスタヲONさせて
、発振回路と内部回路に電源電圧を直接印加し、その後
定電圧カット用NチャネルトランジスタをOFFさせて
、通常の定電圧動作にもどることを特徴とする半導体回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2339884A JPH04207304A (ja) | 1990-11-29 | 1990-11-29 | 半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2339884A JPH04207304A (ja) | 1990-11-29 | 1990-11-29 | 半導体回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04207304A true JPH04207304A (ja) | 1992-07-29 |
Family
ID=18331730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2339884A Pending JPH04207304A (ja) | 1990-11-29 | 1990-11-29 | 半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04207304A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602713A (en) * | 1994-05-31 | 1997-02-11 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
-
1990
- 1990-11-29 JP JP2339884A patent/JPH04207304A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602713A (en) * | 1994-05-31 | 1997-02-11 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03290895A (ja) | 半導体集積回路装置 | |
KR930011222A (ko) | 반도체 집적회로 | |
JP2001339045A5 (ja) | ||
JP2001211640A (ja) | 電子装置と半導体集積回路及び情報処理システム | |
JP2573266B2 (ja) | 発振回路 | |
JP3107013B2 (ja) | Pll回路のデッドロック防止回路及びその方法 | |
JPH04207304A (ja) | 半導体回路 | |
JP2005079828A (ja) | 降圧電圧出力回路 | |
JPH11265234A (ja) | 電源装置 | |
JPH08280170A (ja) | スイッチング電源回路 | |
JP3019847B1 (ja) | 電源回路 | |
JP3540872B2 (ja) | 起動回路 | |
JPH04306008A (ja) | 水晶発振回路 | |
JP2000286637A (ja) | 発振回路 | |
JP4048723B2 (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
JP3488757B2 (ja) | 電子機器類の電源供給回路 | |
JPH0514187A (ja) | 発振装置 | |
JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
JPH05314278A (ja) | マイクロコンピュータ | |
JPS59110209A (ja) | 相補形mos半導体集積回路 | |
JP3732046B2 (ja) | 水晶発振器 | |
KR100240420B1 (ko) | 파워다운기능을 구비한 밴드갭 기준전압발생회로 | |
KR100221615B1 (ko) | 저전력 cmos 디지털 회로 | |
JP3088202B2 (ja) | 半導体集積回路装置 | |
KR930004303Y1 (ko) | 전자회로의 동작구동회로 |