JPH04206694A - 多層基板の製造方法 - Google Patents
多層基板の製造方法Info
- Publication number
- JPH04206694A JPH04206694A JP33561490A JP33561490A JPH04206694A JP H04206694 A JPH04206694 A JP H04206694A JP 33561490 A JP33561490 A JP 33561490A JP 33561490 A JP33561490 A JP 33561490A JP H04206694 A JPH04206694 A JP H04206694A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- plating
- electrolytic plating
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000007772 electroless plating Methods 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 239000002904 solvent Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 46
- 239000000243 solution Substances 0.000 abstract description 12
- 239000003795 chemical substances by application Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 9
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 239000000758 substrate Substances 0.000 description 22
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000012756 surface treatment agent Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、多層構造マイクロ波回路等のスルーホールを
有する多層基板の製造方法に関する。
有する多層基板の製造方法に関する。
(従来の技術)
マイクロ波を伝送する線路としては、中心導体を上下の
接地導体により遮蔽してなるトリプレートラインが知ら
れている。
接地導体により遮蔽してなるトリプレートラインが知ら
れている。
多層構造マイクロ波回路は、こうしたトリプレートライ
ンを多層構造とし、トリプレートライン間をスルーホー
ルにて接続してなるものである。
ンを多層構造とし、トリプレートライン間をスルーホー
ルにて接続してなるものである。
多層構造マイクロ波回路では、各層に各種のマイクロ波
回路を実装できるため、マイクロ波回路の高密度実装化
か容易に実現される。
回路を実装できるため、マイクロ波回路の高密度実装化
か容易に実現される。
第8図はこのような多層構造マイクロ波回路における従
来の製造方法の工程を示す図である。
来の製造方法の工程を示す図である。
まず、第8図(a)に示すように、一方の面の中心導体
12以外は導体が取り除かれた第2層部基板2□と、一
方の面に中心導体1.が形成され他方の面の全面(後述
するスルーホールが形成される部分の近傍は除く)に接
地導体13が形成された第3〜4層部基板234とを接
着させる。
12以外は導体が取り除かれた第2層部基板2□と、一
方の面に中心導体1.が形成され他方の面の全面(後述
するスルーホールが形成される部分の近傍は除く)に接
地導体13が形成された第3〜4層部基板234とを接
着させる。
次に、第8図(b)に示すように、第2層の中心導体1
2と第4層の中心導体14と間て導通を取るスルーホー
ル324を形成するため、所定の位置に穴4□4を貫通
させる。そして、その穴424の内面に無電解メッキか
のり易くするように溶剤で表面を処理した後、その穴4
□4の中に無電解メッキ溶液を流し込み、穴4□4の内
面に薄いメッキ層を形成させる。さらに、穴4□4の内
側の薄いメッキ層に電解メッキをかけ厚いメッキ層5□
4を形成させる。
2と第4層の中心導体14と間て導通を取るスルーホー
ル324を形成するため、所定の位置に穴4□4を貫通
させる。そして、その穴424の内面に無電解メッキか
のり易くするように溶剤で表面を処理した後、その穴4
□4の中に無電解メッキ溶液を流し込み、穴4□4の内
面に薄いメッキ層を形成させる。さらに、穴4□4の内
側の薄いメッキ層に電解メッキをかけ厚いメッキ層5□
4を形成させる。
そして、第8図(c)に示すように、第2層部基板2□
と第3〜4層部基板234の上下に、一方の面にのみ接
地導体11.15が形成された第1層部基板21および
第5層部基板2.を接着させる。
と第3〜4層部基板234の上下に、一方の面にのみ接
地導体11.15が形成された第1層部基板21および
第5層部基板2.を接着させる。
さらに、第8図(d)に示すように、スルーホール3□
、の周囲を囲むように、第1層部基板21の接地導体1
1と第5層部基板2.の接地導体1、とを数個のスルー
ホール315.・・により接続する。なお、これらスル
ーホール316.・・は、上述したスルーホール324
と同様の方法で形成する。
、の周囲を囲むように、第1層部基板21の接地導体1
1と第5層部基板2.の接地導体1、とを数個のスルー
ホール315.・・により接続する。なお、これらスル
ーホール316.・・は、上述したスルーホール324
と同様の方法で形成する。
これらスルーホール3,5.・・・により、スルーホー
ル324は同軸線路と見なせるようになる。
ル324は同軸線路と見なせるようになる。
以上のような方法により多層構造マイクロ波回路は製造
される。
される。
ところで、昨今マイクロ波回路をさらに高密度実装すべ
く要望が極めて強い。
く要望が極めて強い。
このため、多層構造マイクロ波回路を上記の5層よりさ
らに多層とし各層に各種のマイクロ波回路を実装するこ
とで、高密度実装のさらなる向上が可能である。
らに多層とし各層に各種のマイクロ波回路を実装するこ
とで、高密度実装のさらなる向上が可能である。
しかしながら、多層構造マイクロ波回路を上記の5層よ
りさらに多層とする場合、上述した従来の製造方法では
製造することができないという問題かある。
りさらに多層とする場合、上述した従来の製造方法では
製造することができないという問題かある。
このことを第9図に基づき説明する。同図は、多層構造
マイクロ波回路を7層にする場合を示している。
マイクロ波回路を7層にする場合を示している。
同図に示すように、中心導体6□以外は導体が取り除か
れた第2層部基板7□と一方の面に中心導体64か形成
され他方の面の全面に接地導体73か形成された第3〜
4層部基板734とを接着させ、第2層部基板7□の一
中心導体62と第3〜4層部基板間734の中心導体6
4の導通を取るためのスルーホール8□4を形成させた
後、第3〜4層部基板734の中心導体64と第6層部
基板76の中心導体66の導通を取るためのスルーホー
ルのための穴9を開けである第5層部基板7.と第6層
部基板7゜とを接着させる。
れた第2層部基板7□と一方の面に中心導体64か形成
され他方の面の全面に接地導体73か形成された第3〜
4層部基板734とを接着させ、第2層部基板7□の一
中心導体62と第3〜4層部基板間734の中心導体6
4の導通を取るためのスルーホール8□4を形成させた
後、第3〜4層部基板734の中心導体64と第6層部
基板76の中心導体66の導通を取るためのスルーホー
ルのための穴9を開けである第5層部基板7.と第6層
部基板7゜とを接着させる。
次に、第3〜4層部基板734の中心導体64と第6層
部基板76の中心導体66の導通を取るためのスルーホ
ールの穴9の中に無電解メッキ溶液を流し込まなければ
ならないが、この穴9の両側か開いていないため無電解
メッキ溶液を流し込むことかできない。すなわち、従来
の製造方法では、第3〜4層部基板7,4の中心導体6
4と第6層部基板76の中心導体66の導通を取るため
のスルーホールを形成できないのである。
部基板76の中心導体66の導通を取るためのスルーホ
ールの穴9の中に無電解メッキ溶液を流し込まなければ
ならないが、この穴9の両側か開いていないため無電解
メッキ溶液を流し込むことかできない。すなわち、従来
の製造方法では、第3〜4層部基板7,4の中心導体6
4と第6層部基板76の中心導体66の導通を取るため
のスルーホールを形成できないのである。
(発明か解決しようとする課題)
このように多層構造マイクロ波回路の従来の製造方法で
は、多層構造マイクロ波回路を5層よりさらに多層とす
る場合には製造することかできないという問題があった
。
は、多層構造マイクロ波回路を5層よりさらに多層とす
る場合には製造することかできないという問題があった
。
本発明は、このような事情に基つき成されたもので、多
層構造でかつスルーホールにより各層間を接続してなる
多層基板を製造することができる多層基板の製造方法を
提供することを目的としている。
層構造でかつスルーホールにより各層間を接続してなる
多層基板を製造することができる多層基板の製造方法を
提供することを目的としている。
[発明の構成コ
(課題を解決するための手段)
本発明は、各層をスルーホールにより接続してなる多層
基板を製造する方法において、前記各層の前記スルーホ
ールを形成する位置に穴を開ける第1の工程と、前記穴
の内面のうちメッキを必要としない穴の内面に除去の容
易な溶剤を塗布する第2の工程と、前記穴の内面に無電
解メッキ溶液を塗布する第3の工程と、前記穴の内面か
ら前記塗布された除去の容易な溶剤とともに、この溶削
土に塗布された前記無電解メッキを除去する第4の工程
と、前記穴の内面のうち前記無電解メッキの残存する面
に電解メッキを施す第5の工程とを具備する。
基板を製造する方法において、前記各層の前記スルーホ
ールを形成する位置に穴を開ける第1の工程と、前記穴
の内面のうちメッキを必要としない穴の内面に除去の容
易な溶剤を塗布する第2の工程と、前記穴の内面に無電
解メッキ溶液を塗布する第3の工程と、前記穴の内面か
ら前記塗布された除去の容易な溶剤とともに、この溶削
土に塗布された前記無電解メッキを除去する第4の工程
と、前記穴の内面のうち前記無電解メッキの残存する面
に電解メッキを施す第5の工程とを具備する。
(作 用)
本発明では、多層基板を5層以上に積層しても無電解メ
ッキ溶液を流し込む際にスルーホールの穴を基板で閉し
てしまうことがないので、多層構造でかつスルーホール
により各層間を接続してなる多層基板を製造することか
できる。
ッキ溶液を流し込む際にスルーホールの穴を基板で閉し
てしまうことがないので、多層構造でかつスルーホール
により各層間を接続してなる多層基板を製造することか
できる。
(実施例)
以下、本発明の実施例の詳細を図面に基づき説明する。
ここでは、7層構造マイクロ波回路を製造する場合の一
実施例を説明する。
実施例を説明する。
第1図(a)〜(g)は各層の構成を示す図であり、こ
れらは基板をエツチングすることにより製造される。
れらは基板をエツチングすることにより製造される。
第1図(a)に示すように、第1層部111は、誘電体
121の一方の面の全面に接地導体13、を形成してな
る。第2層部112は、第1図(b)に示すように、誘
電体122の一方の面に中心導体132を形成してなる
。第3〜4層部113゜]14は、第1図(C)に示す
ように、それぞれ誘電体12.4の一方の面の全面に接
地導体133を形成し、他方の面に中心導体134を形
成してなる。第5層部11.は、第1図(d)に示すよ
うに、誘電体12.の一方の面の全面に接地導体13、
を形成してなる。第6層部116は、第1図(e)に示
すように、誘電体12゜の一方の面に中心導体136を
形成してなる。第7層部117は、第1図(d)に示す
ように、誘電体127の一方の面の全面に接地導体13
□を形成してなる。そして、これら誘電体121 、’
122,1234.125,126.127を第1図(
g)に示すように配置する。
121の一方の面の全面に接地導体13、を形成してな
る。第2層部112は、第1図(b)に示すように、誘
電体122の一方の面に中心導体132を形成してなる
。第3〜4層部113゜]14は、第1図(C)に示す
ように、それぞれ誘電体12.4の一方の面の全面に接
地導体133を形成し、他方の面に中心導体134を形
成してなる。第5層部11.は、第1図(d)に示すよ
うに、誘電体12.の一方の面の全面に接地導体13、
を形成してなる。第6層部116は、第1図(e)に示
すように、誘電体12゜の一方の面に中心導体136を
形成してなる。第7層部117は、第1図(d)に示す
ように、誘電体127の一方の面の全面に接地導体13
□を形成してなる。そして、これら誘電体121 、’
122,1234.125,126.127を第1図(
g)に示すように配置する。
次に、第2図に示すように、誘電体122上の中心導体
132と誘電体1234上の中心導体134とを、誘電
体1234上の中心導体134と誘電体126上の中心
導体136とをそれぞれ接続するスルーホールを形成す
るため、誘電体12、。
132と誘電体1234上の中心導体134とを、誘電
体1234上の中心導体134と誘電体126上の中心
導体136とをそれぞれ接続するスルーホールを形成す
るため、誘電体12、。
122.1234,125.126.127の所定位置
に穴14を開け、各人14の内面に樹脂用表面処理剤を
注入して表面処理をし、無電解メッキがのり易くする。
に穴14を開け、各人14の内面に樹脂用表面処理剤を
注入して表面処理をし、無電解メッキがのり易くする。
次に、第3図に示すように、メッキを必要としない穴1
4の内面にエツチングレジスト膜形成剤15を塗布する
。
4の内面にエツチングレジスト膜形成剤15を塗布する
。
次に、第4図に示すように、誘電体121,122.1
234,125.126.127を接着し積層する。
234,125.126.127を接着し積層する。
次に、第5図に示すように、穴14に無電解メッキ溶液
を注入しその内面に無電解メッキを形成する。なお、エ
ツチングレジスト膜形成剤15上に形成された無電解メ
ッキは、エツチングレジスト膜形成剤15とはなじみに
くいので、すぐに剥かれやすい状態となっている。
を注入しその内面に無電解メッキを形成する。なお、エ
ツチングレジスト膜形成剤15上に形成された無電解メ
ッキは、エツチングレジスト膜形成剤15とはなじみに
くいので、すぐに剥かれやすい状態となっている。
次に、第6図に示すように、穴14をHCI等の水溶液
にてエツチングレジスト膜形成剤15をその表面に形成
された無電解メッキとともに分離するように除去する。
にてエツチングレジスト膜形成剤15をその表面に形成
された無電解メッキとともに分離するように除去する。
そして、無電解メッキ上に電解メッキをかけ厚いメッキ
層16を形成させる。
層16を形成させる。
これにより誘電体12□上の中心導体132と誘電体1
234上の中心導体13.とを、誘電体12.4上の中
心導体134と誘電体12゜上の中心導体136とをそ
れぞれ接続するスルーホール1724.1746か形成
される。
234上の中心導体13.とを、誘電体12.4上の中
心導体134と誘電体12゜上の中心導体136とをそ
れぞれ接続するスルーホール1724.1746か形成
される。
次に、第7図に示すように、スルーホール17241
1746の各周囲を囲むように、接地導体131+
133,135.13.を数個のスルーホール18.・
・・により接続する。これらスルーホール18、・・・
により、スルーホール17□4.174うは同軸線路と
見なせるようになる。
1746の各周囲を囲むように、接地導体131+
133,135.13.を数個のスルーホール18.・
・・により接続する。これらスルーホール18、・・・
により、スルーホール17□4.174うは同軸線路と
見なせるようになる。
よって本実施例によれば、多層構造マイクロ波回路にお
いて、5層以上積層する際でも無電解メッキ溶液を流し
込む際にスルーホールの穴を基板で閉じてしまうことか
ないので無電解メッキ溶液を流し込みスルーホールを形
成することかできる。
いて、5層以上積層する際でも無電解メッキ溶液を流し
込む際にスルーホールの穴を基板で閉じてしまうことか
ないので無電解メッキ溶液を流し込みスルーホールを形
成することかできる。
なお、上述した実施例は、多層基板として多層構造マイ
クロ波回路の場合について説明したか、本発明は他の多
層回路基板であっても同様に実施することかできる。
クロ波回路の場合について説明したか、本発明は他の多
層回路基板であっても同様に実施することかできる。
[発明の効果コ
上記のような製造方法により、多層基板を5層以上に積
層しても無電解メッキ溶液を流し込む際にスルーホール
の穴を基板で閉じてしまうことがないので、多層構造で
かつスルーホールにより各層間を接続してなる多層基板
を製造することができる。この結果、本発明の製造方法
により高密度実装が可能となる。
層しても無電解メッキ溶液を流し込む際にスルーホール
の穴を基板で閉じてしまうことがないので、多層構造で
かつスルーホールにより各層間を接続してなる多層基板
を製造することができる。この結果、本発明の製造方法
により高密度実装が可能となる。
第1図は本発明における各層の上面図と断面図、第2図
は本発明における各層にスルーホールのための穴を開け
た際の断面図、第3図は本発明における各層のスルーホ
ールのための穴にエツチングレジスト膜剤を塗布した際
の断面図、第4図は本発明における各層を接着し積層し
た際の断面図、第5図は本発明においてスルーホールの
ための穴に無電解メンキを形成した際の断面図、第6図
は本発明においてスルーホールのための穴のエツチング
レジスト膜形成剤を取り除いた際の断面図、第7図は本
発明において各層の中心導体を接続するスルーホールの
穴の周りに数個の地導体間の導通を取るためのアース用
スルーホールを形成した際の断面図と上面図、第8図は
従来の製造方法による5層構造マイクロ波回路の上面図
と断面図、第9図は従来の製造方法による7層構造マイ
クロ波回路の断面図である。 111・・・第1層部、11□・・・第2層部、1]3
・・・第3層部、114・・・第4層部、115・・第
5層部、116・・・第6層部、117・・・第7層部
、121.122.1234,125,126,127
・・・誘電体、130,133.1B9,13フ・・・
接地導体、13□、134,136・・中心導体、14
・・・穴、15・・・エツチングレジスト膜形成剤、1
6・・・メッキ層、1724. 1746. 18・・
スルーホール。 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − //126 (e) 第3図 19ム≠第4図 (a) 第8図 第8図
は本発明における各層にスルーホールのための穴を開け
た際の断面図、第3図は本発明における各層のスルーホ
ールのための穴にエツチングレジスト膜剤を塗布した際
の断面図、第4図は本発明における各層を接着し積層し
た際の断面図、第5図は本発明においてスルーホールの
ための穴に無電解メンキを形成した際の断面図、第6図
は本発明においてスルーホールのための穴のエツチング
レジスト膜形成剤を取り除いた際の断面図、第7図は本
発明において各層の中心導体を接続するスルーホールの
穴の周りに数個の地導体間の導通を取るためのアース用
スルーホールを形成した際の断面図と上面図、第8図は
従来の製造方法による5層構造マイクロ波回路の上面図
と断面図、第9図は従来の製造方法による7層構造マイ
クロ波回路の断面図である。 111・・・第1層部、11□・・・第2層部、1]3
・・・第3層部、114・・・第4層部、115・・第
5層部、116・・・第6層部、117・・・第7層部
、121.122.1234,125,126,127
・・・誘電体、130,133.1B9,13フ・・・
接地導体、13□、134,136・・中心導体、14
・・・穴、15・・・エツチングレジスト膜形成剤、1
6・・・メッキ層、1724. 1746. 18・・
スルーホール。 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − //126 (e) 第3図 19ム≠第4図 (a) 第8図 第8図
Claims (1)
- 【特許請求の範囲】 各層をスルーホールにより接続してなる多層基板を製
造する方法において、 前記各層の前記スルーホールを形成する位置に穴を開け
る第1の工程と、 前記穴の内面のうちメッキを必要としない穴の内面に除
去の容易な溶剤を塗布する第2の工程と、前記穴の内面
に無電解メッキ溶液を塗布する第3の工程と、 前記穴の内面から前記塗布された除去の容易な溶剤とと
もに、この溶剤上に塗布された前記無電解メッキを除去
する第4の工程と、 前記穴の内面のうち前記無電解メッキの残存する面に電
解メッキを施す第5の工程と を具備することを特徴とする多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33561490A JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33561490A JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04206694A true JPH04206694A (ja) | 1992-07-28 |
JP2919953B2 JP2919953B2 (ja) | 1999-07-19 |
Family
ID=18290555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33561490A Expired - Fee Related JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919953B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144511A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | 平面型導波路の接続用変換器 |
WO2014196911A1 (en) * | 2013-06-05 | 2014-12-11 | Telefonaktiebolaget L M Ericsson (Publ) | Selective partitioning of via structures in printed circuit boards |
-
1990
- 1990-11-30 JP JP33561490A patent/JP2919953B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144511A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | 平面型導波路の接続用変換器 |
WO2014196911A1 (en) * | 2013-06-05 | 2014-12-11 | Telefonaktiebolaget L M Ericsson (Publ) | Selective partitioning of via structures in printed circuit boards |
EP3131374A1 (en) * | 2013-06-05 | 2017-02-15 | Telefonaktiebolaget LM Ericsson (publ) | Selective partitioning of via structures in printed circuit boards |
US10034391B2 (en) | 2013-06-05 | 2018-07-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Selective partitioning of via structures in printed circuit boards |
US10201098B2 (en) | 2013-06-05 | 2019-02-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Selective partitioning of via structures in printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
JP2919953B2 (ja) | 1999-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5369881A (en) | Method of forming circuit wiring pattern | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
US8552815B2 (en) | High-frequency line structure for impedance matching a microstrip line to a resin substrate and method of making | |
EP0219817B1 (en) | Shielded interconnection boards and method for making same | |
TWI272886B (en) | Substrate with multi-layer PTH and method for forming the multi-layer PTH | |
JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
JPH0341803A (ja) | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 | |
JP2001053397A (ja) | 両面プリント配線板 | |
US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
JPH04206694A (ja) | 多層基板の製造方法 | |
USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
JP3356103B2 (ja) | プリント配線板製造方法 | |
JP3278302B2 (ja) | 両面配線型フィルムキャリアの製造方法 | |
JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
JPH0462894A (ja) | 多層印刷配線板とその製造方法 | |
TWI813979B (zh) | 電路板的製作方法以及電路板 | |
JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JPH11298148A (ja) | Ivh基板及びその製造方法 | |
JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
JPH0415993A (ja) | 多層プリント配線板の製造方法 | |
JPH03181195A (ja) | 配線基板の製造方法 | |
JPH03165093A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |