JPH04196554A - フレキシブルテープ基板 - Google Patents

フレキシブルテープ基板

Info

Publication number
JPH04196554A
JPH04196554A JP32812090A JP32812090A JPH04196554A JP H04196554 A JPH04196554 A JP H04196554A JP 32812090 A JP32812090 A JP 32812090A JP 32812090 A JP32812090 A JP 32812090A JP H04196554 A JPH04196554 A JP H04196554A
Authority
JP
Japan
Prior art keywords
pattern
adhesive
reduced
substrate
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32812090A
Other languages
English (en)
Inventor
Fumiaki Karasawa
文明 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32812090A priority Critical patent/JPH04196554A/ja
Publication of JPH04196554A publication Critical patent/JPH04196554A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、フィルム上に銅箔を積層したフレキシブルテ
ープ基板に関する。
[発明の概要] 本発明は、フレキシブルテープ基板において、接着剤の
厚みを薄くする事によって、フレキシブル基板と異方性
導伝膜を介してのガラス基板電極との熱圧着時の寸法変
化防止による品質の改善と、作業性の改善をしたもので
ある。
[従来の技術] 従来の技術としては、三層フレキシブルテープ基板にお
いて、接着剤の厚みが20μの物が主流として流れてい
たが、基板の銅箔リードパターンとガラス1jL極との
異方性導電膜を介してのアウターリードボンディング時
に加わる高熱と高圧の為に接着剤のベンドにより基板の
銅箔パターンの寸法変化が発生した。そのため、ズレに
よるコンタクト不良が発生した。又、リードパターン位
置合わせ時と熱圧着時のす法変化差により位置合わせが
やりつらい等の生産性低下の原因になっていた。
[発明が解決しようとする課題] しかし、前述の従来技術では、ICの細密、多ビン化に
対応したフレキシブル基板をアウターリードボンディン
グしようとする際、熱圧着による寸法変化による位置精
度不良が発生するという課題を有する。そこで本発明は
、この様な’f1Mを解決するもので、その目的とする
ところは、1、細密多ビンアウターリードボンデング時
、基板銅箔バターのす法麦化による位置不良を減少させ
る。
2、前述の丁法変化対策の鋼箔パターン補正、位置合わ
せ補正の廃止による生産性の向上。
等により、細密バクーンフレキシブルテーブ基板を提供
することにある。
[課題を解決する方めの手段] 本発明のフレキシブルテープ基板の3層構造部に於て、
接着剤厚を薄くする(20μ→12μ)事により、アウ
ターリードボンディング時の基板銅箔パターンの寸法変
化減少による品質を改善したことを特徴とする。
[作用コ 本発明の接着剤を薄くした構造により、接着剤を介して
の基板銅箔パターンとガラス電極とのアウターリードボ
ンデングにおいて、異方性導電膜と接着剤の熱による基
板の鋼箔パターン寸法変化は、接着剤を薄くした分だけ
異方性溶解時に於ける、#4箔パターンに与える寸法ス
トレスの影響は小さくでき、ガラス電極との基板鋼箔パ
ターン寸法移動量を大幅に減少させることが出来る。
[実施例] 第1図(a)は、本発明の実地例に於けるフレキシブル
回路基板と、ガラス電極とのアウターリードボンディン
グ時における基板主要構造図である。基板ベース材1、
接着剤2、銅箔パターン3、より構成するフレキ基板を
異方性導電膜4を介してガラス基板6、に構成された電
極5、より構成されている。
第1図(b)において、フレキシブル回路基板鋼パター
ン3、と、ガラス電極5、とのアウターリードボンディ
ング時におけるヒーター7、の矢印方向8、への下降に
よる高熱と、高圧によるストレスにより、異方性導電膜
4、が→じるし方向9、に溶解、移動し、密着すること
により接着剤の厚さT、の薄い分だけベース材1、と鋼
パターン3、にががるストレスが減少し結果として、鋼
パターン3、とガラス電極とのす法差しが減少してくる
第2図(a)は、従前の実地例に於けるフレキシブル回
路基板と、ガラス電極とのアウターリードボンディング
時における基板主要構造図である。
基板ベース材1、接着剤2、鋼パターン3、より構成す
るフレキ基板を異方性導電114を介してガラス基盤6
、に構成された電i5、より構成されている。
第2図(b)において、フレキシブル回路基板鋼パター
ン3、と、ガラス?[5、とのアウターリードボンディ
ング時におけるヒーター7、の矢印方向への下降による
高熱と、高圧によるストレスにより、異方性導電[14
、が→じるし方向9、に溶解、移動し、密着することに
より接着剤の厚さT、の厚い薄い分だけベース材1、と
鋼パターン3、にかかるストレスが減少し結果として、
鋼パターン3、とガラス電極との丁法MLが拡大してく
る。
以上述べたような接着剤を薄くした発明(12ミクロン
)によれば、アウターリードボンディング時の、接着剤
移動によるパターンの寸法移動が減少し、導通部の組合
せ7法精度が向上し、接!F信頼性が著しく向上した。
[発明の効果] 以上述べたような接着剤を薄くした発明によれば、アウ
ターリードボンディング時の、接着剤移動による鋼箔パ
ターンの寸法移動が減少し、銅箔パターンと、ガラス電
極との位置合わせ寸法精度が向上し、異方性導伝膜の信
頼性が大幅に向上した。
そのため、パターン設計時のパターン補正量の減少。
アラクーリードボンディング時加熱前の、m箔パターン
、とガラス電極との寸法位置合わせが大幅に簡易化され
作業性が向上した。
この様に、品質も作業性も大幅に向上させることか8来
、細密、多ビンフレキシブルチーブ基板の製造が可能に
なった。
【図面の簡単な説明】
第1図(a)は、本発明のフレキシブルテープ基板のア
ウターワードボンディング位置合わせ時の部分断面図。 第1図(b)は、本発明のフレキシブルテープ基板のア
ウターリードボンディング時の部分断面図。 第2図(a)は、従前のフレキシブルテープ基板 、の
アウターリードボンディング位置合わ時の部分断面図。 第2図(b)は、従前のフレキシブルテープ基板のアウ
ターリードボンディング時の部分断面図。 109.ベース材 201.接着剤 300.鋼箔パターン 411.異方性導伝膜 510.ガラス電極 610.ガラス基板 710.圧着ヒータ 801.圧着ヒータ移動方向 911.異方性導伝膜移動方向 T11.接着剤厚 り14.パターンずれ量 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 銘木喜三部(化1名)′イーL%(へ
)    ′″゛ 1゜ イ41i(す

Claims (1)

    【特許請求の範囲】
  1. フィルム上に銅箔を積層したフレキシブルテープ三層基
    板において、接着剤の厚さを薄くした事を特徴とするフ
    レキシブルテープ基板。
JP32812090A 1990-11-28 1990-11-28 フレキシブルテープ基板 Pending JPH04196554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32812090A JPH04196554A (ja) 1990-11-28 1990-11-28 フレキシブルテープ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32812090A JPH04196554A (ja) 1990-11-28 1990-11-28 フレキシブルテープ基板

Publications (1)

Publication Number Publication Date
JPH04196554A true JPH04196554A (ja) 1992-07-16

Family

ID=18206707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32812090A Pending JPH04196554A (ja) 1990-11-28 1990-11-28 フレキシブルテープ基板

Country Status (1)

Country Link
JP (1) JPH04196554A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019086014A1 (zh) * 2017-11-04 2019-05-09 王定锋 一种金属箔电路和导线电路复合制作电路板的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019086014A1 (zh) * 2017-11-04 2019-05-09 王定锋 一种金属箔电路和导线电路复合制作电路板的方法

Similar Documents

Publication Publication Date Title
JPH04196554A (ja) フレキシブルテープ基板
US20090250507A1 (en) Soldering method and system thereof
JP4644756B2 (ja) スパイラル状接触子の接合方法
JP2001093934A (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JPS63252447A (ja) 半導体素子の突起電極形成方法
JPH06152112A (ja) 回路の接続方法
JP3255796B2 (ja) 半導体装置の実装方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH0463447A (ja) 印刷回路基板の電極構造
JP3103952B2 (ja) 異方性導電膜を用いた基板の接続方法
JP2921179B2 (ja) フリップチップの実装方法
JP2650919B2 (ja) 電気的接合用シート
JP2979151B2 (ja) 電子部品の接続方法
JPH09232385A (ja) 電子部品接合方法
JPH10270820A (ja) 複合プリント基板および電子回路基板の実装方法
JP2811888B2 (ja) キャリアフィルム及びその製造方法並びに半導体装置
JPS633425A (ja) 端子付tab用テ−プとその製造方法
JPS61142670A (ja) テープキャリアデバイスの端子接続構造
JPH09153524A (ja) 電子回路装置の製造方法
JPS6032387A (ja) 電気回路基板
JPS63291493A (ja) 回路パタ−ンのジャンパ−接続方法
JP2002304606A (ja) 非接触通信媒体及びその製造方法
JPS61243612A (ja) 異方導電性接着剤シ−トの製造方法
JPH02128837A (ja) フレキシブル基板・回路基板及びフレキシブル混成集積回路
JPH04155888A (ja) 回路基板の接続方法