JPH04193094A - ブラシレスモータの位置検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ブラシレスモータに係り、特に電機子コイル
に誘起される誘起電圧によって電機子コイルとマグネッ
トロータとの相対位置を検出し、電機子コイルの電流を
制御して駆動されるブランレスモータの位置検出回路に
関する。

し従来の技術］ 通常、ブラシレスモータには、ロータの磁極位置を検出
するための検出器か必要である。しかし検出器に多く使
用されるホール素子等は信号線か多く、各素子の特性不
一致、設置位置の機械誤差等によるモータ運転特性の悪
化等の問題点かある。

また、モータの設置環境か高温や高圧条件下での使用は
、素子の信頼性か低下するだけでなく、設置そのものか
不可能になる場合がある。

従って、上記環境では、電機子コイルに発生する誘起電
圧を検出して、ロータの位置検出をＦｉなうことにより
、モータの転流信号を生成する方法か用いられる。

第３図にブラシレスモータの全体の構成を示す。

第３図に於いて、■は直流電源、２は半導体スインチン
グ素子群で、６個のトランジスタＴ１〜Ｔ６と各々に逆
並列接続されたダイオードＤ１〜Ｄ６から構成されてい
る。３はプランレスモータて、３相結線（図示の場合は
Ｙ（スター）結線）された電機子コイル４上多極着磁さ
れたマグ子ントロータ５から構成され、電機子コイル４
は前記半導体スイッチング素子群２と接続点１０て接続
されている。６は位置検出回路で、フィルタ７ａ〜７Ｃ
及び比較回路８からなる。９は制御回路である。

以上の構成により、電機子コイル４に発生した誘起電圧
を接続点１０か５・フィルタフによって波形整形し、比
較回路８によって得られた信号を基に、制御回路９によ
って駆動（二号に変換して、半導体スイッチング素子群
２のトランジスタＴ１〜Ｔ６ヲｉｆ＜　動Ｌ、グラ５．
ｚレフモータ３を回転制御するものである。。

第４閑に、位置検出回路６の具体的な従来例を示す。

第４図に於いて、Ｉ　２１；ｌ電圧検出部であり、抵抗
１２［！　、　　＋２１により接続点ｔＱへの電圧、即
ち電機子コイル４の端子電圧を後段の処理回路対応の電
圧まで降圧し１、コ゛、・デ、ザ１２２、抵抗１２３に
より交流結合することにより、次段の積分回路１３の基
準電圧と電位を整ゐしている。積分回路１３は、抵抗１
３０、コンデンサ１３１て構成され、電圧検出回路１２
の出力を積分している。

フィルタ回路７ａは、以上の電圧検出回路１２、積分回
路１３により構成されている。フィルタ回路７１〕。

７Ｃも同様の構成であり、接続点１０ｂ　、ｌＱｃの電
圧を検出し、積分している。

比較回路８は、各フィルタ回路７ａ、　７ｂ、　７ｃの
各出力を比較する回路である。比較器８１ａは、フィル
タ回路７ａの出力か負入力に、フィルタ回路７［）の出
力か正入力にそれぞれ接続されて、入力型ｆｆ値の比較
を行なっている、。

比較器８１．ｂ　、　）；ｌ（・も同様で、各負人力に
はそれぞれフィルタ回路７ｂ、　７ｃの出力が、各正人
力にはフィルタ回路７（Ｓ、　７ａの出力が接続され、
各入力電圧値の比較を行なっている。

上記回路で構成された位置検出回路６の動作を、第５図
に示す各部の電圧波形図を参照して説明する。各波形の
発生位置は第４図にも同一符号で示している。

波形１４ａは、接続点１０ａに発生する、電機子コイル
４ａの端子電圧であり、スパイク電圧１４０ａ、　　１
４１ａは、それぞれ半導体スイッチング素子ＴＩ及び同
素子Ｔ４かオフしたときに、電機子コイル４ａのインダ
クタンスエネルキか、ダイオードＤＩ。

Ｄ４を介して放出されるために発生した電圧で、その時
間幅はモータの負前及び回転数によって定まる。洩■二
１５ａ　、　ＩＪｂ　、　１５ｃは、フィルタ回路７ａ
。

７ｂ、　７Ｃの出力波形である。各波形の上下の折り返
し部、例λば１５０ａ　　、　１５０ｈ　　は、スパイ
ク電圧１４０ａ、　１４０ｂの時間幅で決まるもので、
図示する如く、時間幅が大きい場合はスパイク電圧１４
０ａ、　１４０ｂの各立上がり、立下がり時とほぼ一致
する。

波形ｌｅａ　、　１６ｂ　、　１６ｃは、比較器８ａ、
　８ｂ、　８ｃの出力波形であり、前記積分電圧波形１
５ａ　−１５ｂ　。

１５ｂ　・１５ｃ、　１５ｅ　・１５ａをそれぞれ比較
したものである。

制御回路９は比較回路８の出力信号、即ち、位置検出（
ｇ号波形１ｆｉａ　、　］［ｉｂ　、　１．Ｅｉｃを処
理し、符号１７に示すパター／を作成し２て、半導体ス
イッチング素子群２の各対応素子Ｔ１〜Ｔ６を駆動する
。

以上の構成並びに動作により、ブラシレスモータ３は、
位置検出素子なしに駆動されるものである。

又、速度制御は、上記位置検出信号を基に速度信号を作
成し、電機子コイル４への印加電圧をパルス幅変調（Ｐ
ＷＭ）することによって行なうことが通常であり、その
基準周波数は１〜３ＫｌｌＺ程度が一般的である。

［発明か解決し、ようとする課題］ しかしなから、以上の構成では、次に述へる理由により
、位置検出信号か正常のタイミレクより遅れ位相となり
、ブラシレスモータ３は１猟運転が困難となる。

その第１の理由は、前述したフィルタ回路７ａ。

７ｂ、、　７ｃの出力には、半導体スイッチング素子群
２に発生するスイッチング、ノイズが重畳しており、こ
れらを比較する比較回路８に設置するヒステリンス手段
にある。

半導体スイッチング素子群２の出力、即ちフィルタ回路
７ａ、　７ｂ、　７ｃの入力である接続点ＩＯの電圧に
は、駆動によるスイッチングだけてなく速度制御時のパ
ルス幅変調（Ｐ　Ｗ　Ｍ）によるノイズか発生する。こ
の際、ノイズはフィルタ回路７ａ、　７ｂ。

７ｃてはすべてを除去することもてきす、従って比較器
８１ａ　、　８１ｂ　、　８１ｃには第４図に示す如く
抵抗８２ａ　、　８２ｂ　、　８２ｃ　、　８３ａ　、
　８３ｂ　、　８３ｃによる出力正帰還回路、つまりヒ
ステリシス回路を構成することにより耐ノイズ性を向上
させている。

第６図にヒステリシス回路を構成した場合の比較器８］
ａの入力電圧波形を示す。波形２０ａは、第５図の波形
１５ａに対応するもので、パルス幅変調（ＰＷＭ）によ
るノイズか重畳しているや一点鎖線２１ｂは、同様に波
形１５ｂに対応するものであるか、実際の波形はヒステ
リシス効果により波形２０ｂの如くなる。比較器ｇＬａ
を以上で構成すれば、入力電圧波形２０ａ　、　２０ｂ
にノイズか重畳していても誤動作なく波形比較が可能と
なるか、比較タイミングか正常の１０から１１となり遅
れ位相か発生する。

位相か遅れる第２の理由は、負荷低減によるスパイク電
圧発生時間短縮に原因するものである。

第５図に示す、接続点１０ａにおけるスパイク電圧１４
０ａでは、前述した通り大きい時間幅の場合を示してお
り、対応負荷はほぼ最大負荷である。ブラシレスモータ
３の負荷が定格負荷又は無負荷となると、スパイク電圧
１４０ａの時間幅は小さくなるため、フィルタ回路７ａ
、　７ｂ、　７ｃの出力主呼は位Ｆｉ１遅れを生じる。

第７図はスパイク電圧時間幅か小さい場合の３部電圧を
示す。

第７図（ａ）はスパイク電圧時間幅か大きい場合のコイ
ル４ａの端子電圧と比較器８１ａの入力波形であり、第
５図と同様の場合を示しており、比較器８１ａにより検
出される比較タイミンクは正常のｔｏとなっている。ｔ
ｏは電気角てほぼ６００である。

第７図（ｂ）はスパイク電圧時間幅の非常に小さい場合
、即ちブランレスモータ３か無負荷の場合の比較器８１
　ａの人力波形である。スパイク電圧１４５ａはフィル
タ回路７ａにおける積分にほとんと影響しないため、比
較器８１ａの入力波形は１５５ａ。

１５５ｂの如くなる。従って比較タイミングｔ２は電気
角で約９０°弱となり、大きい位相が発生する。

通常の定格負荷運転では、スパイク電圧時間幅か前記ス
パイク電圧１４０ａ及び１４５ａの間にあり、遅れ位相
ｉｔ　（ｔ２−ｔｌ　）よりもやや小さくなる。

位置検出信号の位相遅れは、以上の２つの原因が加算さ
れ冬ため、大きくなり、ブラシレスモータの円滑な運転
を維持することが困難であった。

本発明は、上記問題点に鑑みなされたものであり、その
目的はノイズ除去のためのヒステリシス手段及び定格負
荷運転時に発生する位置検出信号の位相遅れを解消した
位置検出手段を提供するものである。

［課題を解決するための手段］ 上記目的を達成するために、本発明は、３相非接地され
たステータ電機子コイル及びマグネットロータからなる
モータと、上記コイルへの電流を導通又は遮断する３相
ブリッジ接続された６個の半導体スイッチング素子群よ
りなるドライブ回路と、上記コイルに誘起される電圧信
号によって−Ｌ・記コイルと上記ロータの相対位置を検
出する位置検出回路と、同位置検出回路の出力信号に対
応して上記ドライブ回路を制御する制御回路とより構成
されるプランレスモータに於いて、１記位置検出回路は
、上記コイルの各３相に発生する端子電圧信号を検出し
積分する３個の各フィルタ回路と、各フィルタ回路の３
出力のうち相の異なる２出力を比較する３個の比較器と
、比較器の出力端子と正入力端子との間、比較器の正入
力端イとフィルタ回路との間、比較器の負７（力端子と
）、イルタ回路の基準電源との間、及び比較器の負ス、
力端了とフィルタ回路との間にそれぞれ抵抗値Ｒ１゜Ｒ
２，Ｒ３，Ｒ４の抵抗を挿入し、抵抗値比かＲ２／Ｒ１
＞Ｒ４／Ｒ３であることを要旨と［−でいる。

［作用］ 上記構成としたので、比較器８１の負入力電圧か小さく
なり、その結果、比較タイミンクか位相進みとなるので
、ノイズ除去用ヒステリ′７・又下段、及びスパイク電
圧時間幅の減少による位相遅れを解消して正常運転を行
なうことかできる。

［実施例］ 以下図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例による位置検出回路の構成を
示す図である。尚、図中、第４図と同一部分には同一符
号を付し説明を省略する。

抵抗８２ａ　、　８３ａは、比較器８１ａにヒステリシ
ス効果を発生するもので、ヒステリシス電圧幅Ｖ）Ｉは
、比較器８１ａへの正入力電圧■１＋と出力電圧値ＶＣ
と、抵抗８２ａ　、　８３ａの抵抗値Ｒ１，Ｒ２の比で
決定される。

ＶＨ−（Ｒ２／（Ｒ１＋Ｒ２））・（ＶＣ−Ｖｌ＋９前
述した通り、ヒステリシス手段によって、比較タイミン
グは遅れるので、比較器８１ａの負入力電圧Ｖｌ−を抵
抗８４ａ　、　８５ａで分圧することにより、ヒステリ
シス電圧幅■Ｈを補正して、比較タイミングを正常にす
る。

抵抗８４ａ　、　８５ａの抵抗値をＲ３，Ｒ４とすれば
、補正電圧幅ＶＡは、 ＶＡ　　＝　　（Ｒ４〕（Ｒ３＋Ｒ４））　　・　Ｖｌ
−比較タイミング信号時はＶ　ｌ＋＝　Ｖ　１−＝　Ｖ
　ｌ　となり、補正するためにはＶＡ　＝ＶＨとする必
要かあるので、 （Ｒ２／　（Ｒ１＋Ｒ２）　）　　・　（ＶＣ−Ｖｌ　
）＝　（Ｒ４／　（Ｒ３＋Ｒ４）　）　　−Ｖｌ従って Ｒ３／Ｒ４＝ＡＢ−１ 但し、Ａ＝１＋　（Ｒ１／Ｒ２） Ｂ＝Ｖｌ　／　（ＶＣ−Ｖ　１．） となるようにＲ３，Ｒ４の比を設定する。Ｒ１゜Ｒ２，
ＶＣ，及びＶｌの値は求まるので、Ｒ３゜Ｒ４の比も求
まるが、スパイク電圧による位相遅れ分も補正する必要
かあるため、Ｒ３，Ｒ４の比は上式よりも大きくして、
補正骨の電圧ＶＢをＶＡに重畳させる必要がある。

比較器の出力電圧ＶＣは入力電圧■１よりも大きいため
、 Ｒ３／Ｒ４＞Ｒ１／Ｒ２ となる。

第２図は、上記実施例に於ける各部信号の電圧波形を示
している。

コイル電圧波形１４のスパイク電圧１４０ａの時間幅は
、定常負荷を示している。比較器８１ａの入力電圧波形
は３０ａか負入力、３０ｂか正入力となっており、波形
３０１ａ、　３０１ｂはスパイク電圧による波形歪みで
ある。波形３０ａは、抵抗８４ａ　、　８５ａによる分
圧効果により、フィルタ回路７ａの基準電圧３１を中心
に、フィルタ回路７ａの出力電圧３２ａよりも減衰して
いる。図示より明らかなように、比較器８１ａの負入力
電圧が減衰しているため、比較タイミングは位相遅れタ
イミングｔ３に対して正常のタイミングｔｏに設定され
ている。

即ち、ヒステリシス電圧幅ＶＨの補正電圧ＶＡと、スパ
イク電圧による波形ひずみ補正電圧ＶＢを加えた電圧幅
ＶＡＢたけ比較器８１ａの負入力電圧して波形３２ａと
することにより、正常タイミングか確保される。

これにより、比較器８１の負入力電圧が小さくなり＼そ
の結果、比較タイミングか位相進みとなるので、ノイズ
除去用ヒステリシス手段及びスパイク電圧時間幅の減少
による位相遅れを解消して正常運転を行なうことができ
る。

［発明の効果］ 以上述べた如く、本発明に係るブラシレスモータの位置
検出回路によれば、位置検出回路の比較器負入力を抵抗
によって減衰させ、比較タイミングの位相を進ませるこ
とにより、ノイズ除去用ヒステリシス手段及び、コイル
端子電圧に発生するスパイク電圧時間幅減少による位相
遅れによる不具合を解消して、ブラシレスモータを正常
に運転することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位置検出回路の回路構
成を示す図、第２図は上記実施例の各部電圧波形を示す
タイムチャート、第３図はプランレスモータの全体構成
を示す図、第４図は従来の位置検出回路を示す図、第５
図、第６図、及び第７図はそれぞれ上記第４図に示す従
来回路の各部電圧波形を示すタイムチャートである。 １　・直流電源、２・・半導体スイッチング素子群、３
・・グラ／レスモータ、４・・・電機子コイル、５マグ
ネツトロータ、６・・位置検出回路、７・・フィルタ回
路、８・・・比較回路（８１，ａ、８１ｂ、８１ｃ・・
・比較器、８２ａ、　８２ｂ、　ｇ２ｃ、　８３ａ、　
８３ｂ　、　８３ｃ　、　８４ａ、　８４ｂ、８４ｃ、
８５ａ、　８５ｂ。 ８５ｃ　・−抵抗）、９・・制御回路。 出願人代理人　弁理士　鈴ｌ工武彦 ８比較回路 ぺ 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. 　中性点非接地スター結線された電機子巻線と、３相ブ
   リッジ接続された半導体スイッチング素子群よりなるド
   ライブ回路と、上記電機子巻線の３つの端子電圧を入力
   し積分する３つの積分回路と、上記積分回路の相の異な
   る２出力の大小を比較する３つの比較器と、この比較器
   の出力信号に基づき上記電機子巻線の通電パターンをド
   ライブ回路に与える制御回路とを具備するブラシレスモ
   ータに於いて、上記比較器の正負入力側の一方に電圧減
   衰回路を設けたことを特徴とするブラシレスモータの位
   置検出回路。