JP4168549B2 - モータ制御装置 - Google Patents
モータ制御装置 Download PDFInfo
- Publication number
- JP4168549B2 JP4168549B2 JP28421599A JP28421599A JP4168549B2 JP 4168549 B2 JP4168549 B2 JP 4168549B2 JP 28421599 A JP28421599 A JP 28421599A JP 28421599 A JP28421599 A JP 28421599A JP 4168549 B2 JP4168549 B2 JP 4168549B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- side switching
- signal
- output
- winding terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ブラシレスモータをインバータ回路によって駆動制御するモータ制御装置に関し、特にインバータ回路を構成するスイッチング素子の故障を検出するための技術に関するものである。
【０００２】
【従来の技術】
従来より、電力用のスイッチング素子をブリッジ接続したインバータ回路によってブラシレスモータの駆動制御を行うと共に、ＰＷＭ（パルス幅変調）信号によって、そのモータの回転数（回転速度）を制御するように構成されたモータ制御装置が知られている。
【０００３】
以下、この種の一般的なモータ制御装置の構成について、図４及び図５を用いて説明する。尚、図４及び図５は、モータ１がＵ相，Ｖ相，Ｗ相の３相の巻線（ステータコイル）Ｌ１〜Ｌ３を有するものであると共に、その巻線Ｌ１〜Ｌ３がデルタ形に結線されている場合を例示している。
【０００４】
図４に示すように、この種のモータ制御装置は、モータ１が有する３相の各巻線端子Ｊｕ，Ｊｖ，Ｊｗ毎に、直流電源２の高電位側と該当する巻線端子との間に接続された正側スイッチング素子３ｐ，４ｐ，５ｐと、直流電源２の低電位側と該当する巻線端子との間に接続された負側スイッチング素子３ｎ，４ｎ，５ｎとを、夫々有した３相ブリッジ回路であるスイッチング回路６を備えている。尚、この例において、各スイッチング素子３ｐ，３ｎ，４ｐ，４ｎ，５ｐ，５ｎとしては、ＮチャネルＭＯＳＦＥＴが用いられている。また、スイッチング素子３ｐ，３ｎはＵ相の巻線端子Ｊｕに対応して設けられ、スイッチング素子４ｐ，４ｎはＶ相の巻線端子Ｊｖに対応して設けられ、スイッチング素子５ｐ，５ｎはＷ相の巻線端子Ｊｗに対応して設けられている。
【０００５】
そして、モータ制御装置は、スイッチング回路６を構成する上記各スイッチング素子３ｐ，３ｎ，４ｐ，４ｎ，５ｐ，５ｎを所定の順序で順次オンさせるための各駆動信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎを、モータ１のロータ回転位置信号（図示省略）に基づき生成して出力する転流制御回路７も備えており、その転流制御回路７と上記スイッチング回路６とによりインバータ回路８が構成されている。
【０００６】
また更に、モータ制御装置は、モータ１の回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路９と、転流制御回路７からスイッチング回路６の各負側スイッチング素子３ｎ，４ｎ，５ｎに対応して出力される駆動信号Ｕｎ，Ｖｎ，Ｗｎの各々とＰＷＭ信号発生回路９から出力されるＰＷＭ信号とを入力としたアンドゲート１３，１４，１５とを備えている。
【０００７】
そして、このモータ制御装置では、転流制御回路７からスイッチング回路６の各正側スイッチング素子３ｐ，４ｐ，５ｐに対応して出力される駆動信号Ｕｐ，Ｖｐ，Ｗｐの各々が、該当する正側スイッチング素子３ｐ，４ｐ，５ｐのゲートに印加され、また、上記各アンドゲート１３，１４，１５の出力が、該当する負側スイッチング素子３ｎ，４ｎ，５ｎのゲートに印加されるようになっている。
【０００８】
このため、正側スイッチング素子３ｐ，４ｐ，５ｐの各々は、転流制御回路７からの自己に対応した駆動信号Ｕｐ，Ｖｐ，Ｗｐがハイレベルの時にオンし、負側スイッチング素子３ｎ，４ｎ，５ｎの各々は、ＰＷＭ信号発生回路９からのＰＷＭ信号と転流制御回路７からの自己に対応した駆動信号Ｕｎ，Ｖｎ，Ｗｎとの論理積信号がハイレベルの時（即ち、駆動信号Ｕｎ，Ｖｎ，ＷｎとＰＷＭ信号との両方がハイレベルの時）にオンすることとなる（図５参照）。
【０００９】
そして更に、このモータ制御装置では、転流制御回路７が、図５に示すタイミングで、各駆動信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎのレベルを順次ハイレベルとロウレベルとに切り換えることにより、モータ１を回転させる。尚、図５において、負側スイッチング素子３ｎ，４ｎ，５ｎに対応する各駆動信号Ｕｎ，Ｖｎ，Ｗｎについては、図の下側がハイレベルであることを示している。また、このことは、後述する図２においても同様である。
【００１０】
つまり、例えばＵ相の巻線端子Ｊｕに対応して設けられた正側スイッチング素子３ｐ及び負側スイッチング素子３ｎに着目すると、その各スイッチング素子３ｐ，３ｎは、１２０度（電気角であり、以下同様）分の期間ずつ且つ６０度分の期間を空けて交互にオンされることとなる。そして、Ｖ相の巻線端子Ｊｖに対応して設けられた正側スイッチング素子４ｐ及び負側スイッチング素子４ｎの駆動パターンと、Ｗ相の巻線端子Ｊｗに対応して設けられた正側スイッチング素子５ｐ及び負側スイッチング素子５ｎの駆動パターンは、夫々、上記Ｕ相のスイッチング素子３ｐ，３ｎの駆動パターンに対して１２０度ずつ位相がずれたものとなる。このため、１つの相の巻線端子に着目すると、その巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが共にオフである期間（上記６０度分の期間）には、他の相の巻線端子に対応して設けられた正側スイッチング素子がオンされていると共に、その相以外の別の巻線端子に対応して設けられた負側スイッチング素子がＰＷＭ信号に従いオンされていることとなる。
【００１１】
尚、図４及び図５は、負側スイッチング素子３ｎ，４ｎ，５ｎが、駆動信号Ｕｎ，Ｖｎ，Ｗｎのハイレベル期間中にＰＷＭ信号によってＰＷＭ制御される場合の構成例であるが、正側スイッチング素子３ｐ，４ｐ，５ｐの方、或いは、正側スイッチング素子３ｐ，４ｐ，５ｐと負側スイッチング素子３ｎ，４ｎ，５ｎとの両方がＰＷＭ制御される構成もある。
【００１２】
【発明が解決しようとする課題】
ここで、この種のモータ制御装置において、インバータ回路８のスイッチング素子の１つがショートモードで故障すると、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされた時に、その２つのスイッチング素子に大きな貫通電流が流れることとなる。例えば、図４の装置において、Ｕ相の負側スイッチング素子３ｎがショート故障すると、Ｕ相の正側スイッチング素子３ｐがオンされた時に、その両スイッチング素子３ｐ，３ｎ間に大電流が流れることとなる。
【００１３】
そこで、従来のモータ制御装置では、こうしたスイッチング素子のショート故障を検出するために、図４に示す如く、負側スイッチング素子３ｎ，４ｎ，５ｎのソースと直流電源２のマイナス端子との間に、電流検出用のシャント抵抗１６を設け、転流制御回路７が、上記シャント抵抗１６の両端電位差が所定値以上になったことを検出すると、何れかのスイッチング素子がショート故障したと判断して、全スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎを強制的にオフさせるようにしていた（例えば、特開平６−２０９５８１号公報や特開平７−２７４５８０号公報）。
【００１４】
しかしながら、このような検出方法では、ショート故障したスイッチング素子とは反対側のスイッチング素子がオンされて、その両スイッチング素子の間に貫通電流が流れてしまってからでしか故障の発生を検知することができず、その貫通電流によって本来正常であったスイッチング素子までも故障させてしてしまう可能性が高くなる。つまり、１つのスイッチング素子のショート故障が、それと対に設けられたスイッチング素子の故障を招いてしまい、装置の修理が大がかりなものとなってしまう。また、上記検出方法では、正常時においてもシャント抵抗１６に電流が流れるため、そのシャント抵抗１６でエネルギーロスが発生してしまう。
【００１５】
一方、例えば特開平２−２６６８９１号公報には、モータを駆動している状態で、該モータの巻線端子の電圧が周期的に変化しない場合に、異常が発生していると判断して、全スイッチング素子の駆動を停止することが提案されている。しかし、このようにしても、貫通電流が流れてしまってからでしか故障の発生を検知することができず、前述したように故障を更に拡大させてしまう。
【００１６】
また、例えば上記特開平７−２７４５８０号公報には、転流タイミング（即ち、各スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎへの駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの切り替わりタイミング）の直後毎に、各巻線端子Ｊｕ，Ｊｖ，Ｊｗの電圧Ｖｕ，Ｖｖ，Ｖｗと基準電圧とを夫々大小比較して、その各比較結果が今回変化させた駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態に合ったものでない場合に、異常が発生していると判断して、全スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎの駆動を停止するように構成することが記載されている。
【００１７】
しかしながら、この方法では、異常の有無を判定してから（つまり、前回の転流タイミングから）次の転流タイミングまでの間に、何れかのスイッチング素子がショート故障した場合には、やはり、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされて、本来正常であったスイッチング素子の故障を招いてしまう虞がある。例えば、図５において、駆動信号Ｕｎがハイレベルからロウレベルへ変化したタイミングから駆動信号Ｕｐがロウレベルからハイレベルへ変化するまでの間に、Ｕ相の負側スイッチング素子３ｎがショート故障した場合には、その故障を検出することなく次の転流タイミングでＵ相の正側スイッチング素子３ｐがオンされてしまい、その結果、スイッチング素子３ｐまでも故障してしまうこととなる。
【００１８】
また更に、上記特開平７−２７４５８０号公報に記載の方法は、各駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎがある状態の時には、各スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎがその駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎに応じて駆動されているため、各巻線端子Ｊｕ，Ｊｖ，Ｊｗの電圧Ｖｕ，Ｖｖ，Ｖｗは駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態に応じたレベルになっているはずである、といった観点でなされているが、前述したように、この種のモータ制御装置では、正側スイッチング素子３ｐ〜５ｐと負側スイッチング素子３ｎ〜５ｎとの一方又は両方がＰＷＭ制御されるため、駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態と、スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎのオン／オフ状態とが常に一致する訳ではない。このため、上記特開平７−２７４５８０号公報に記載の方法では、常に正確な異常検出結果を得ることができず、やはり、前述の貫通電流を未然に且つ確実に防止することができない。
【００１９】
本発明は、以上のような問題に鑑みなされたものであり、モータをインバータ回路によって駆動制御するモータ制御装置において、インバータ回路を構成するスイッチング素子のショート故障をいち早く確実に検出して、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することを目的としている。
【００２０】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載のモータ制御装置は、モータが有する複数相の各巻線端子毎に、直流電源の高電位側と前記巻線端子との間に接続された正側スイッチング素子と、前記直流電源の低電位側と前記巻線端子との間に接続された負側スイッチング素子とを、夫々有したスイッチング回路と、該スイッチング回路を構成する前記各スイッチング素子を順次オンさせるための各駆動信号を生成して出力する転流制御回路とからなるインバータ回路と、前記モータの回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路とを備えている。そして、このモータ制御装置では、前記各正側スイッチング素子と前記各負側スイッチング素子との一方又は両方が、前記駆動信号と前記ＰＷＭ信号とに基づいてオンされる。
【００２１】
ここで特に、請求項１に記載のモータ制御装置は、モータの各巻線端子のうちの特定の巻線端子に対して、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段とを備えている。
そして、負側スイッチング素子異常検出手段は、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間中に前記特定の巻線端子の電圧が所定の基準電圧よりも低いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する。そして更に、正側スイッチング素子駆動禁止手段は、上記負側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも低いと判定されている場合に、当該特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止する。
【００２２】
つまり、この種のモータ制御装置では、前述したように、モータの１つの巻線端子に着目すると、その特定の巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが両方共にオフされている期間（以下、オフ期間という）があり、そのオフ期間は、他の相の巻線端子に対応して設けられた正側スイッチング素子がオンされる期間、及び、その相以外の別の巻線端子に対応して設けられた負側スイッチング素子がオンされる期間と重なっている。よって、このオフ期間において、ＰＷＭ信号発生回路からのＰＷＭ信号がアクティブレベルである時には、上記特定の巻線端子の電圧が、直流電源の高電位側と低電位側との間の所定電圧（例えば図４の構成では、直流電源２の出力電圧のほぼ１／２の電圧）となる。
【００２３】
また、このオフ期間において、上記特定の巻線端子に対応して設けられた負側スイッチング素子がショート故障していると、上記特定の巻線端子の電圧は正常時よりも全体的に低くなる。よって、ＰＷＭ信号がアクティブレベルである期間中に上記特定の巻線端子の電圧が上記所定電圧よりも低いか否かを、逐次判定するように構成すれば、その特定の巻線端子に対応して設けられている一対のスイッチング素子（正側スイッチング素子及び負側スイッチング素子）のうちで、正側スイッチング素子の方がオンされる期間の到来時までに、負側スイッチング素子の方がショート故障していれば、その異常を確実に検出することができる。
【００２４】
そこで、請求項１に記載のモータ制御装置では、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が基準電圧よりも低いか否かを、該ＰＷＭ信号の各周期毎に逐次判定し、その判定により、特定の巻線端子の電圧が上記基準電圧よりも低いと判定されている場合には、その特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止するようにしている。
【００２５】
このため、請求項１に記載のモータ制御装置では、特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、正側スイッチング素子の方がオンされる期間の到来時までに、負側スイッチング素子の方がショート故障している場合には、その異常が確実に検出されて、正側スイッチング素子は、オンされる期間が到来してもオフされたままとなる。
【００２６】
よって、この請求項１のモータ制御装置によれば、モータの巻線端子のうちの特定の巻線端子に対応して設けられている負側スイッチング素子がショート故障していることをいち早く確実に検出して、その故障した負側スイッチング素子と対に設けられた正側スイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することができ、延いては、故障の拡大を確実に防止することができるようになる。
【００２７】
そして、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段とを、モータの巻線端子の各々に対して設けるようにすれば、何れの負側スイッチング素子がショート故障しても、それと対の正側スイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００２８】
次に、請求項２に記載のモータ制御装置では、その前提の構成は請求項１に記載のモータ制御装置と同様であるが、請求項１のモータ制御装置と比較すると、前述した負側スイッチング素子異常検出手段及び正側スイッチング素子駆動禁止手段に代えて、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段とを、モータの各巻線端子のうちの特定の巻線端子に対して設けるようにしている。
【００２９】
そして、正側スイッチング素子異常検出手段は、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間中に前記特定の巻線端子の電圧が所定の基準電圧よりも高いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する。そして更に、負側スイッチング素子駆動禁止手段は、上記正側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも高いと判定されている場合に、当該特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止する。
【００３０】
つまり、この種のモータ制御装置では、前述したように、モータの１つの巻線端子に着目すると、その特定の巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが両方共にオフされているオフ期間があり、そのオフ期間において、ＰＷＭ信号発生回路からのＰＷＭ信号がアクティブレベルである時には、上記特定の巻線端子の電圧が、直流電源の高電位側と低電位側との間の所定電圧となる。
【００３１】
そして、このオフ期間において、上記特定の巻線端子に対応して設けられた正側スイッチング素子がショート故障していると、上記特定の巻線端子の電圧は正常時よりも全体的に高くなるため、ＰＷＭ信号がアクティブレベルである期間中に上記特定の巻線端子の電圧が上記所定電圧よりも高いか否かを、逐次判定するように構成すれば、その特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、負側スイッチング素子の方がオンされる期間の到来時までに、正側スイッチング素子の方がショート故障していれば、その異常を確実に検出することができる。
【００３２】
そこで、請求項２に記載のモータ制御装置では、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が基準電圧よりも高いか否かを、該ＰＷＭ信号の各周期毎に逐次判定し、その判定により、特定の巻線端子の電圧が上記基準電圧よりも高いと判定されている場合には、その特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止するようにしている。
【００３３】
このため、請求項２に記載のモータ制御装置では、特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、負側スイッチング素子の方がオンされる期間の到来時までに、正側スイッチング素子の方がショート故障している場合には、その異常が確実に検出されて、負側スイッチング素子は、オンされる期間が到来してもオフされたままとなる。
【００３４】
よって、この請求項２のモータ制御装置によれば、モータの巻線端子のうちの特定の巻線端子に対応して設けられている正側スイッチング素子がショート故障していることをいち早く確実に検出して、その故障した正側スイッチング素子と対に設けられた負側スイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することができ、延いては、故障の拡大を確実に防止することができるようになる。
【００３５】
そして、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段とを、モータの巻線端子の各々に対して設けるようにすれば、何れの正側スイッチング素子がショート故障しても、それと対の負側スイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００３６】
ところで、前述の請求項１に記載のモータ制御装置において、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段は、請求項３に記載の如く構成することができる。
即ち、まず、負側スイッチング素子異常検出手段は、前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも低い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号がアクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号がスイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号がアクティブレベルからパッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路と、から構成することができる。
【００３７】
そして、負側スイッチング素子異常検出手段を上記比較器及びラッチ回路によって構成した場合、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が前記基準電圧よりも低いと、ラッチ回路の出力端子からは前記定められた方のレベルの信号が出力されることとなるため、正側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止するように構成すれば良い。
【００３８】
そして、このような請求項３に記載の構成によれば、非常に簡単な回路構成で、請求項１に記載のモータ制御装置による効果を得ることができる。
一方、前述の請求項２に記載のモータ制御装置において、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段は、請求項４に記載の如く構成することができる。
【００３９】
即ち、まず、正側スイッチング素子異常検出手段は、前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも高い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号がアクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号がスイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号がアクティブレベルからパッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路と、から構成することができる。
【００４０】
そして、正側スイッチング素子異常検出手段を上記比較器及びラッチ回路によって構成した場合、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が前記基準電圧よりも高いと、ラッチ回路の出力端子からは前記定められた方のレベルの信号が出力されることとなるため、負側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止するように構成すれば良い。
【００４１】
そして、このような請求項４に記載の構成によれば、非常に簡単な回路構成で、請求項２に記載のモータ制御装置による効果を得ることができる。
次に、請求項５に記載のモータ制御装置では、請求項１又は請求項３に記載のモータ制御装置において、前記特定の巻線端子に対し、請求項２又は請求項４に記載の正側スイッチング素子異常検出手段及び負側スイッチング素子駆動禁止手段を設けるようにしている。
【００４２】
このため、請求項５に記載のモータ制御装置によれば、請求項１,３のモータ制御装置による効果と、請求項２,４のモータ制御装置による効果との、両方の効果を得ることができる。つまり、特定の巻線端子に対応して設けられている負側スイッチング素子と正側スイッチング素子との何れがショート故障しても、その故障したスイッチング素子と反対側のスイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、故障の拡大を確実に防ぐことができるようになる。
【００４３】
次に、請求項６に記載のモータ制御装置では、請求項５に記載のモータ制御装置において、前記負側スイッチング素子異常検出手段、前記正側スイッチング素子駆動禁止手段、前記正側スイッチング素子異常検出手段、及び前記負側スイッチング素子駆動禁止手段を、モータの各巻線端子毎に夫々設けるようにしている。
【００４４】
このため、請求項６に記載のモータ制御装置によれば、スイッチング回路を構成する何れのスイッチング素子がショート故障しても、それと対のスイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００４５】
次に、請求項７に記載のモータ制御装置では、その前提の構成は請求項１，２に記載のモータ制御装置と同様であるが、異常検出手段が、モータの各巻線端子のうちの特定の巻線端子の電圧を、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間毎に監視すると共に、前記特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、一方のスイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている前記監視結果に基づいて、他方のスイッチング素子の異常を検出する。
【００４６】
このモータ制御装置によれば、特定の巻線端子に対して設けられている一対のスイッチング素子（正側スイッチング素子及び負側スイッチング素子）のうち、一方のスイッチング素子をオンさせようとする時に、他方のスイッチング素子がショート故障していることを確実に検出することができる。そして、異常検出手段によって異常が検出されると、少なくとも上記一方のスイッチング素子（オンさせようとしているスイッチング素子）がオンされるのを禁止する手段を設ければ、前述の貫通電流による故障の拡大を確実に防止することができるようになる。尚、異常検出手段によって異常が検出された場合に、全てのスイッチング素子のオンを禁止するようにしても良い。
【００４７】
また、この請求項７のモータ制御装置において、請求項８に記載の如く、異常検出手段を、モータの各巻線端子毎に夫々設けるようにすれば、各巻線端子に対して設けられた各組のスイッチング素子について、上記効果が得られる。
【００４８】
【発明の実施の形態】
以下、本発明が適用された実施形態のモータ制御装置について、図面を用いて説明する。
まず図１は、第１実施形態のモータ制御装置の構成を表す回路図である。尚、図１において、前述した図４と同じ構成要素については同一の符号を付しているため、説明は省略する。
【００４９】
図１に示すように、第１実施形態のモータ制御装置は、前述した図４のモータ制御装置と比較して、シャント抵抗１６が設けられておらず、その代わりに以下の構成を有している。
まず、本第１実施形態のモータ制御装置は、反転入力端子（−端子）にモータ１のＵ相の巻線端子Ｊｕの電圧Ｖｕが入力されると共に、非反転入力端子（＋端子）に基準電圧発生回路１８からの基準電圧Ｖｒｅｆが入力され、更に、出力端子が抵抗１９によって電源電圧ＶＤにプルアップされた比較器２０と、ゲート端子ＧにＰＷＭ信号発生回路９からのＰＷＭ信号が入力されると共に、データ端子Ｄに比較器２０の出力信号が入力され、ＰＷＭ信号がアクティブレベルとしてのハイレベルである時には、比較器２０の出力信号をそのまま出力端子Ｑから出力し、ＰＷＭ信号がパッシブレベルとしてのロウレベルである時には、ＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する２つのラッチ回路２１ｐ，２１ｎとを備えている。
【００５０】
尚、ラッチ回路２１ｐ，２１ｎは、出力端子Ｑから出力している信号のレベルと反対のレベルの信号を、反転出力端子ＱＢから出力する。
また、基準電圧発生回路１８は、図２における「Ｕ相巻線端子の電圧Ｖｕ」の段の点線で示すように、転流制御回路７からＵ相の正側スイッチング素子３ｐに対応して出力される駆動信号Ｕｐがハイレベルに切り替わった時から、同じく転流制御回路７からＵ相の負側スイッチング素子３ｎに対応して出力される駆動信号Ｕｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｕｎがハイレベルに切り替わった時から、上記駆動信号Ｕｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５１】
そして更に、本実施形態のモータ制御装置は、転流制御回路７からの駆動信号Ｕｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｕ相の正側スイッチング素子３ｐのゲートに出力するアンドゲート２２ｐと、アンドゲート１３の出力信号（即ち、転流制御回路７からの駆動信号ＵｎとＰＷＭ信号発生回路９からのＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｕ相の負側スイッチング素子３ｎのゲートに出力するアンドゲート２２ｎとを備えている。
【００５２】
また、図１では、Ｕ相の巻線端子Ｊｕに対して設けられた回路のみを示しているが、本実施形態のモータ制御装置は、他のＶ相とＷ相の各巻線端子Ｊｖ，Ｊｗに対しても、上記と同様の回路（基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎ）を夫々有している。
【００５３】
つまり、Ｖ相の巻線端子Ｊｖに対して設けられた基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎからなる部分においては、比較器２０の反転入力端子に、Ｖ相の巻線端子Ｊｖの電圧Ｖｖが入力されている。
【００５４】
そして、基準電圧発生回路１８は、転流制御回路７からＶ相の正側スイッチング素子４ｐに対応して出力される駆動信号Ｖｐがハイレベルに切り替わった時から、同じく転流制御回路７からＶ相の負側スイッチング素子４ｎに対応して出力される駆動信号Ｖｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｖｎがハイレベルに切り替わった時から、上記駆動信号Ｖｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５５】
そして更に、アンドゲート２２ｐは、転流制御回路７からの駆動信号Ｖｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｖ相の正側スイッチング素子４ｐのゲートに出力し、アンドゲート２２ｎは、アンドゲート１４の出力信号（即ち、転流制御回路７からの駆動信号ＶｎとＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｖ相の負側スイッチング素子４ｎのゲートに出力する。
【００５６】
同様に、Ｗ相の巻線端子Ｊｗに対して設けられた基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎからなる部分においては、比較器２０の反転入力端子に、Ｗ相の巻線端子Ｊｗの電圧Ｖｗが入力されている。
【００５７】
そして、基準電圧発生回路１８は、転流制御回路７からＷ相の正側スイッチング素子５ｐに対応して出力される駆動信号Ｗｐがハイレベルに切り替わった時から、同じく転流制御回路７からＷ相の負側スイッチング素子５ｎに対応して出力される駆動信号Ｗｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｗｎがハイレベルに切り替わった時から、上記駆動信号Ｗｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５８】
そして更に、アンドゲート２２ｐは、転流制御回路７からの駆動信号Ｗｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｗ相の正側スイッチング素子５ｐのゲートに出力し、アンドゲート２２ｎは、アンドゲート１５の出力信号（即ち、転流制御回路７からの駆動信号ＷｎとＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｗ相の負側スイッチング素子５ｎのゲートに出力する。
【００５９】
次に、上記のように構成された本第１実施形態のモータ制御装置の作用を、Ｕ相の巻線端子Ｊｕに対して設けられた回路部分を例に挙げて説明する。
まず、比較器２０は、Ｕ相の巻線端子Ｊｕの電圧Ｖｕと基準電圧発生回路１８からの基準電圧Ｖｒｅｆとを大小比較して、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低い時にハイレベルの信号を出力する。
【００６０】
そして、ラッチ回路２１ｐは、ＰＷＭ信号がハイレベルの時に、比較器２０の出力信号を出力端子Ｑからそのまま出力し、ＰＷＭ信号がロウレベルの時には、そのＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する。また、ラッチ回路２１ｐの反転出力端子ＱＢからアンドゲート２２ｐへは、常に出力端子Ｑの信号とは反対のレベルの信号が出力される。
【００６１】
ここで、ラッチ回路２１ｐの出力端子Ｑからロウレベルの信号が出力されている時（即ち、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベルの信号が出力されている時）には、アンドゲート２２ｐからＵ相の正側スイッチング素子３ｐのゲートへ、転流制御回路７からの駆動信号Ｕｐが印加される。これに対して、ラッチ回路２１ｐの出力端子Ｑからハイレベルの信号が出力されている時（即ち、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されている時）には、アンドゲート２２ｐの出力がロウレベルに保持されるため、Ｕ相の正側スイッチング素子３ｐのゲートは、転流制御回路７からの駆動信号Ｕｐに拘わらず、強制的にロウレベルとなり、正側スイッチング素子３ｐのオンが禁止される。
【００６２】
このため、本第１実施形態のモータ制御装置では、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がハイレベルである期間中にＵ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いか否かが、ＰＷＭ信号の各周期毎に逐次判定されることとなる。そして、巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されている場合（つまり、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されている時）には、Ｕ相の巻線端子Ｊｕに対して設けられたアンドゲート２２ｐにより、Ｕ相の正側スイッチング素子３ｐのオンが禁止されることとなる。
【００６３】
尚、本第１実施形態では、比較器２０とラッチ回路２１ｐが負側スイッチング素子異常検出手段に相当し、アンドゲート２２ｐが正側スイッチング素子駆動禁止手段に相当している。そして、比較器２０から出力されるハイレベルの信号とロウレベルの信号とのうちで、ハイレベルの信号が、請求項３における「予め定められた方のレベルの信号」に相当している。
【００６４】
一方、比較器２０は、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも高い時にロウレベルの信号を出力する。
そして、ラッチ回路２１ｎは、ラッチ回路２１ｐと同様に、ＰＷＭ信号がハイレベルの時に、比較器２０の出力信号を出力端子Ｑからそのまま出力し、ＰＷＭ信号がロウレベルの時には、そのＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する。
【００６５】
ここで、ラッチ回路２１ｎの出力端子Ｑからハイレベルの信号が出力されている時には、アンドゲート２２ｎからＵ相の負側スイッチング素子３ｎのゲートへ、駆動信号ＵｎとＰＷＭ信号との論理積信号（アンドゲート１３の出力）が印加される。これに対して、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されている時には、アンドゲート２２ｎの出力がロウレベルに保持されるため、Ｕ相の負側スイッチング素子３ｎのゲートは、転流制御回路７からの駆動信号Ｕｎに拘わらず、強制的にロウレベルとなり、負側スイッチング素子３ｎのオンが禁止される。
【００６６】
このため、本第１実施形態のモータ制御装置では、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｎにより、ＰＷＭ信号がハイレベルである期間中にＵ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いか否かが、ＰＷＭ信号の各周期毎に逐次判定されることとなる。そして、巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されている場合（つまり、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されている時）には、Ｕ相の巻線端子Ｊｕに対して設けられたアンドゲート２２ｎにより、Ｕ相の負側スイッチング素子３ｎのオンが禁止されることとなる。
【００６７】
尚、本第１実施形態では、比較器２０とラッチ回路２１ｎが正側スイッチング素子異常検出手段に相当し、アンドゲート２２ｎが負側スイッチング素子駆動禁止手段に相当している。そして、比較器２０から出力されるハイレベルの信号とロウレベルの信号とのうちで、ロウレベルの信号が、請求項４における「予め定められた方のレベルの信号」に相当している。
【００６８】
このような本第１実施形態のモータ制御装置において、例えば、図２の時刻ｔ１よりも左側に示すように、スイッチング回路６の全スイッチング素子３ｐ〜５ｎが正常な場合には、Ｕ相の正側スイッチング素子３ｐと負側スイッチング素子３ｎとが両方共にオフされているオフ期間（転流制御回路７からの駆動信号Ｕｐ，Ｕｎが両方共にロウレベルである期間）Ｋ１，Ｋ２について見ると、正側スイッチング素子３ｐがオンされる期間の直前のオフ期間Ｋ１においては、Ｗ相の正側スイッチング素子５ｐが駆動信号Ｗｐに従いオンされると共に、Ｖ相の負側スイッチング素子４ｎが駆動信号ＶｎとＰＷＭ信号との論理積信号に従いオンされ、また、負側スイッチング素子３ｎがオンされる期間の直前のオフ期間Ｋ２においては、Ｖ相の正側スイッチング素子４ｐが駆動信号Ｖｐに従いオンされると共に、Ｗ相の負側スイッチング素子５ｎが駆動信号ＷｎとＰＷＭ信号との論理積信号に従いオンされている。
【００６９】
このため、正常時の上記オフ期間Ｋ１において、ＰＷＭ信号がハイレベルの時には、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが、直流電源２の出力電圧のほぼ１／２の電圧（その時の基準電圧Ｖｒｅｆよりも高い電圧）となり、比較器２０からロウレベルの信号が出力されるため、ラッチ回路２１ｐの反転出力端子ＱＢからはハイレベルの信号が出力される。よって、転流制御回路７からの駆動信号Ｕｐがハイレベルになると、Ｕ相の正側スイッチング素子３ｐがアンドゲート２２ｐを介してオンされることとなる。尚、正常時の上記オフ期間Ｋ１及び正側スイッチング素子３ｐのオン期間（駆動信号Ｕｐがハイレベルの期間）において、ラッチ回路２１ｎの出力端子Ｑからはロウレベルの信号が出力されることとなるが、元々、Ｕ相の負側スイッチング素子３ｎをオンさせる期間ではないため、スイッチング回路６の正常動作に影響は無い。
【００７０】
また、正常時の上記オフ期間Ｋ２において、ＰＷＭ信号がハイレベルの時には、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが、直流電源２の出力電圧のほぼ１／２の電圧（その時の基準電圧Ｖｒｅｆよりも低い電圧）となり、比較器２０からハイレベルの信号が出力されるため、ラッチ回路２１ｎの出力端子Ｑからハイレベルの信号が出力される。よって、転流制御回路７からの駆動信号Ｕｎがハイレベルになると、Ｕ相の負側スイッチング素子３ｎがアンドゲート２２ｎを介してＰＷＭ信号に従いオンされることとなる。尚、正常時の上記オフ期間Ｋ２及び負側スイッチング素子３ｎのオン期間（駆動信号Ｕｎがハイレベルの期間）において、ラッチ回路２１ｐの反転出力端子ＱＢからはロウレベルの信号が出力されることとなるが、元々、Ｕ相の正側スイッチング素子３ｐをオンさせる期間ではないため、スイッチング回路６の正常動作に影響は無い。
【００７１】
これに対して、例えば、図２の時刻ｔ１にて、Ｕ相の負側スイッチング素子３ｎがショート故障したとすると、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは正常時よりも全体的に低くなる。そして、正側スイッチング素子３ｐがオンされる期間の直前のオフ期間Ｋ３において、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは、ＰＷＭ信号がハイレベルの時に基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも低くなり、比較器２０からハイレベルの信号が出力されるため、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されるようになる。尚、図２の時刻ｔ１よりも右側は、負側スイッチング素子３ｎが完全なショートではなく、レアショートのモードで故障している場合（即ち、負側スイッチング素子３ｎはそれなりに動作するが、電圧Ｖｕは低くなる状態）を例示している。
【００７２】
すると、図２における「スイッチング素子３ｐのゲート」の段に示すように、Ｕ相の正側スイッチング素子３ｐのゲートは、転流制御回路７からの駆動信号Ｕｐがハイレベルになっても、アンドゲート２２ｐによってロウレベルに保持され、その正側スイッチング素子３ｐのオンが禁止されることとなる。尚、このようにスイッチング素子のオンが禁止されることで、モータの回転は徐々に停止し、やがては、転流制御回路７から駆動信号が出力されなくなる。
【００７３】
また、図２では、負側スイッチング素子３ｎが、そのオン期間中にショート故障した場合を例示しているが、上述した正側スイッチング素子３ｐのオン禁止は、正側スイッチング素子３ｐの駆動信号Ｕｐがロウレベルからハイレベルへ変化する直前に負側スイッチング素子３ｎがショート故障した場合でも、同様に行われることとなる。
【００７４】
つまり、正側スイッチング素子３ｐのオン期間の到来時までに、負側スイッチング素子３ｎの方がショート故障している場合には、その異常が確実に検出されて、正側スイッチング素子３ｐはオン期間が到来してもオフされたままとなる。よって、本第１実施形態のモータ制御装置によれば、ショート故障した負側スイッチング素子３ｎと対の正側スイッチング素子３ｐがオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、正常な正側スイッチング素子３ｐまでも故障させてしまうことを確実に防ぐことができる。そして、このことは、Ｖ相及びＷ相の各スイッチング素子４ｐ，４ｎ，５ｐ，５ｎについても全く同様である。
【００７５】
一方、図２には示していないが、本第１実施形態のモータ制御装置において、Ｕ相の正側スイッチング素子３ｐがショート故障したとすると、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは正常時よりも全体的に高くなる。そして、負側スイッチング素子３ｎがオンされる期間の直前のオフ期間において、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは、ＰＷＭ信号がハイレベルの時に基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも高くなり、比較器２０からロウレベルの信号が出力されるため、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されるようになる。
【００７６】
すると、Ｕ相の負側スイッチング素子３ｎのゲートは、転流制御回路７からの駆動信号Ｕｎがハイレベルになっても、アンドゲート２２ｎによってロウレベルに保持され、その負側スイッチング素子３ｎのオンが禁止されることとなる。そして、このような負側スイッチング素子３ｎのオン禁止は、負側スイッチング素子３ｎの駆動信号Ｕｎがロウレベルからハイレベルへ変化する直前に正側スイッチング素子３ｐがショート故障した場合でも行われることとなる。
【００７７】
よって、本第１実施形態のモータ制御装置によれば、ショート故障した正側スイッチング素子３ｐと対の負側スイッチング素子３ｎがオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、正常な負側スイッチング素子３ｎまでも故障させてしまうことを確実に防ぐことができる。そして、このことは、Ｖ相及びＷ相の各スイッチング素子４ｐ，４ｎ，５ｐ，５ｎについても全く同様である。
【００７８】
以上のように本第１実施形態のモータ制御装置によれば、スイッチング回路６を構成する何れのスイッチング素子がショート故障しても、その故障をいち早く確実に検出して、それと対に設けられたスイッチング素子がオンされてしまうことを未然に防止することができ、故障の拡大を確実に防ぐことができる。
【００７９】
尚、上記第１実施形態では、１つの比較器２０を２つのラッチ回路２１ｐ，２１ｎで共用すると共に、比較器２０に入力する基準電圧Ｖｒｅｆを基準電圧発生回路１８によって切り換えるようにしたが、各ラッチ回路２１ｐ，２１ｎ毎に比較器を設け、その各比較器に個別の基準電圧を夫々入力するように構成しても良い。そして、この場合には、基準電圧発生回路１８を省略することができる。
【００８０】
また、上記第１実施形態において、アンドゲート１３〜１５を設けることに代えて、アンドゲート２２ｎを３入力アンドゲートとし、その３入力アンドゲートの入力端子に、ＰＷＭ信号発生回路９からのＰＷＭ信号と転流制御回路７からの駆動信号とを入力するように構成しても良い。
【００８１】
また更に、図１の回路では、各巻線端子Ｊｕ，Ｊｖ，Ｊｗ毎に２つのラッチ回路２１ｐ，２１ｎを設けているが、例えば一方のラッチ回路２１ｎを削除して、他方のラッチ回路２１ｐの出力端子Ｑの信号を、アンドゲート２２ｎに入力するように構成しても構わない。つまり、２つのラッチ回路２１ｐ，２１ｎは、１つのラッチ回路に置き換えることができる。
【００８２】
次に、図３は、第２実施形態のモータ制御装置の構成を表す回路図である。尚、図３において、前述した図１及び図４と同じ構成要素については同一の符号を付しているため、説明は省略する。
図３に示すように、本第２実施形態のモータ制御装置は、図１に示した第１実施形態のモータ制御装置と比較して、下記の（１）及び（２）の点が異なっている。
【００８３】
（１）第１実施形態の変形例として前述したように、ラッチ回路２１ｎが削除されていると共に、ラッチ回路２１ｐの出力端子Ｑの信号が、アンドゲート２２ｎに入力されている。尚、ラッチ回路２１ｐの反転出力端子ＱＢの信号は、第１実施形態と同様に、アンドゲート２２ｐに入力されている。
【００８４】
（２）転流制御回路７からの駆動信号Ｕｐとラッチ回路２１ｐの出力端子Ｑの信号との論理積信号を出力するアンドゲート２３ｐと、転流制御回路７からの駆動信号Ｕｎとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を出力するアンドゲート２３ｎと、アンドゲート２３ｐの出力信号とアンドゲート２３ｎの出力信号との論理和信号を出力するオアゲート２４と、オアゲート２４からハイレベル信号が出力されると、そのハイレベル信号をラッチして、異常検出信号として出力する異常検出信号出力回路２５と、が追加されている。
【００８５】
そして、本第２実施形態において、転流制御回路７は、異常検出信号出力回路２５からハイレベルの異常検出信号が出力されると、全ての駆動信号Ｕｐ〜Ｗｎをロウレベルにする。
尚、図３では、前述した図１と同様に、Ｕ相の巻線端子Ｊｕ及び駆動信号Ｕｐ，Ｕｎに対して設けられた回路のみを示しているが、本第２実施形態のモータ制御装置は、Ｖ相の巻線端子Ｊｖ及び駆動信号Ｖｐ，ＶｎとＷ相の巻線端子Ｊｗ及び駆動信号Ｗｐ，Ｗｎとに対しても、上記と同様のアンドゲート２３ｐ，２３ｎ及びオアゲート２４を夫々備えている。そして、異常検出信号出力回路２５は、何れかのオアゲート２４からハイレベル信号が出力されると、ハイレベルの異常検出信号を出力する。すると、転流制御回路７から出力される全ての駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、３相全てのスイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８６】
このような本第２実施形態のモータ制御装置において、比較器２０とラッチ回路２１ｐの動作は、第１実施形態の場合と同じである。
例えば、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がアクティブレベルとしてのハイレベルである期間毎に、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いか否かが判定されて、電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されている場合には、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力される。また、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がアクティブレベルとしてのハイレベルである期間毎に、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いか否かが判定されて、電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されている場合には、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力される。
【００８７】
そして特に、本第２実施形態のモータ制御装置において、転流制御回路７からの駆動信号Ｕｐがロウレベルからハイレベルに変化した時点で、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されていたならば（即ち、Ｕ相巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されていたならば）、アンドゲート２３ｐからオアゲート２４を介して、異常検出信号出力回路２５へハイレベル信号が出力される。すると、その時点から、全駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８８】
よって、例えば、図２に示したオフ期間Ｋ２の開始時からオフ期間Ｋ３の終了時までの期間中（即ち、Ｕ相の正側スイッチング素子３ｐが前回にオンされてから次にオンされるまでの期間中）に、Ｕ相の負側スイッチング素子３ｎがショート故障したとすると、オフ期間Ｋ３が終了して正側スイッチング素子３ｐに対応する駆動信号Ｕｐがハイレベルに変化する時点では、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されていることとなり、その時点で、上記負側スイッチング素子３ｎのショート故障が検出されて、アンドゲート２３ｐからハイレベル信号が出力される。そして、以後、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８９】
同様に、転流制御回路７からの駆動信号Ｕｎがロウレベルからハイレベルに変化した時点で、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されていたならば（即ち、Ｕ相巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されていたならば）、アンドゲート２３ｎからオアゲート２４を介して、異常検出信号出力回路２５へハイレベル信号が出力される。すると、その時点から、全駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９０】
よって、例えば、図２に示したオフ期間Ｋ１の開始時からオフ期間Ｋ２の終了時までの期間中（即ち、Ｕ相の負側スイッチング素子３ｎが前回にオンされてから次にオンされるまでの期間中）に、Ｕ相の正側スイッチング素子３ｐがショート故障したとすると、オフ期間Ｋ２が終了して負側スイッチング素子３ｎに対応する駆動信号Ｕｎがハイレベルに変化した時点では、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されていることとなり、その時点で、上記正側スイッチング素子３ｐのショート故障が検出されて、アンドゲート２３ｎからハイレベル信号が出力される。そして、以後、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９１】
つまり、本第２実施形態では、比較器２０，ラッチ回路２１ｐ，及びアンドゲート２３ｐからなる異常検出手段により、特定の巻線端子の電圧をＰＷＭ信号がアクティブレベルである期間毎に監視すると共に、その特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、正側スイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている上記監視結果（ラッチ回路２１ｐの出力端子Ｑの論理レベル）に基づいて、負側スイッチング素子の異常を検出するようにしている。
【００９２】
また、比較器２０，ラッチ回路２１ｐ，及びアンドゲート２３ｎからなる異常検出手段により、特定の巻線端子の電圧をＰＷＭ信号がアクティブレベルである期間毎に監視すると共に、その特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、負側スイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている上記監視結果（ラッチ回路２１ｐの反転出力端子ＱＢの論理レベル）に基づいて、正側スイッチング素子の異常を検出するようにしている。
【００９３】
そして、異常を検出した場合には、全てのスイッチング素子３ｐ〜５ｎのオンを禁止するようにしている。
このため、本第２実施形態のモータ制御装置によっても、第１実施形態のモータ制御装置と同様に、スイッチング回路６を構成するスイッチング素子のショート故障をいち早く確実に検出して、それと対に設けられたスイッチング素子がオンされてしまうことを未然に防止することができ、故障の拡大を確実に防ぐことができる。
【００９４】
また、本第２実施形態のモータ制御装置によれば、スイッチング素子のオープン故障も検出することができる。
例えば、Ｕ相の正側スイッチング素子３ｐがオープン故障したとすると、そのスイッチング素子３ｐに対応する駆動信号Ｕｐがハイレベルになっても、Ｕ相巻線端子Ｊｕの電圧ＶｕはＰＷＭ信号がハイレベルの時に基準電圧Ｖｒｅｆよりも高くならず（基準電圧Ｖｒｅｆよりも低くなり）、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されるため、アンドゲート２３ｐからハイレベル信号が出力されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９５】
逆に、Ｕ相の負側スイッチング素子３ｎがオープン故障したとすると、そのスイッチング素子３ｎに対応する駆動信号Ｕｎがハイレベルになっても、Ｕ相巻線端子Ｊｕの電圧ＶｕはＰＷＭ信号がハイレベルの時に基準電圧Ｖｒｅｆよりも低くならず（基準電圧Ｖｒｅｆよりも高くなり）、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されるため、アンドゲート２３ｎからハイレベル信号が出力されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９６】
ところで、上記第２実施形態では、異常検出信号出力回路２５から異常検出信号が出力されると、転流制御回路７が、全ての駆動信号Ｕｐ〜Ｗｎをロウレベルにするようにしたが、スイッチング素子３ｐ〜５ｎのオンを禁止する手段としては、例えば、異常検出信号出力回路２５から異常検出信号が出力されるとスイッチング素子３ｐ〜５ｎのゲートを転流制御回路７からの駆動信号Ｕｐ〜Ｗｎに拘わらずロウレベルに保持させる、といった論理回路を用いることもできる。そして、この場合、異常検出信号出力回路２５を、異常検出信号としてロウレベル信号を出力するように構成すれば、上記論理回路としては、アンドゲートを用いることができる。
【００９７】
また、異常検出信号出力回路２５から異常検出信号が出力された場合に、異常を報知するためのランプを点灯させたり、外部の装置へ異常を報知するための信号を出力したりするようにしても良い。そして、このように構成すれば、メンテナンス性が向上する。
【００９８】
一方、上記第２実施形態では、第１実施形態と同じアンドゲート２２ｐ，２２ｎも設けていたが、図３において、そのアンドゲート２２ｐ，２２ｎを削除すると共に、転流制御回路７からの駆動信号Ｕｐを正側スイッチング素子３ｐのゲートにそのまま印加し、アンドゲート１３の出力を負側スイッチング素子３ｎのゲートに印加するようにしても良い。
【００９９】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、 上記各実施形態のモータ制御装置は、負側スイッチング素子３ｎ，４ｎ，５ｎのオン／オフを、転流制御回路７からの駆動信号とＰＷＭ信号とのアンドゲートによる論理積信号で行うものであったが、これに限らず、他の方法、例えばコンパレータを用いて行うものであっても良い。但し、前述した実施形態においては、駆動信号とＰＷＭ信号との論理積信号でスイッチング素子をオン／オフさせる構成を採る方が、回路構成の簡素化等の観点から見て好ましい。
【０１００】
また、上記各実施形態のモータ制御装置は、負側スイッチング素子３ｎ，４ｎ，５ｎがＰＷＭ信号によってＰＷＭ制御されるものであったが、本発明は、正側スイッチング素子３ｐ，４ｐ，５ｐの方、或いは、正側スイッチング素子３ｐ，４ｐ，５ｐと負側スイッチング素子３ｎ，４ｎ，５ｎとの両方がＰＷＭ制御される装置についても、全く同様に適用することができる。
【０１０１】
一方、上記各実施形態のモータ制御装置は、以下のように変形しても良い。
まず、ＰＷＭ信号発生回路９は、一般なものであり、所定周波数（例えば２０ＫＨｚ）の三角波を発生する三角波発生部と、その三角波と大小比較されるしきい値を、モータ１の回転数を示す回転数指令信号に応じて設定するしきい値設定部とを備えている。そして、ＰＷＭ信号発生回路９は、上記三角波発生部から出力される三角波のレベルが、しきい値設定部によって設定されたしきい値よりも大きい時にハイレベルを出力し、そうでない時にロウレベルを出力することにより、上記回転数指令信号に応じたデューティ比のＰＷＭ信号を発生させる。
【０１０２】
そこで、前述した各実施形態のモータ制御装置において、ラッチ回路２１ｐ，２１ｎに代えて、上記三角波発生部からの三角波が最大レベル側のピーク値になる毎に、比較器２０の出力信号をラッチして、そのラッチした信号と該信号の反転信号（反対レベルの信号）とを出力する信号処理回路を設けるようにしても良い。そして、このように構成すれば、ＰＷＭ信号がハイレベルである期間の中心タイミングで、比較器２０の出力信号がラッチされ、そのラッチされた結果がアンドゲート２２ｐ，２２ｎ，２３ｐ，２３ｎへ出力されることとなり、このようにしても、前述した各実施形態と同様の効果を得ることができる。
【０１０３】
また更に、上記信号処理回路を、所定回数（例えば４回程度）だけ連続して同じレベルをラッチした場合に出力信号を変化させるように構成すれば、ノイズに対するフィルタ効果が得られ、有利である。
【図面の簡単な説明】
【図１】 第１実施形態のモータ制御装置の構成を表す回路図である。
【図２】 第１実施形態のモータ制御装置の作用を説明するタイムチャートである。
【図３】 第２実施形態のモータ制御装置の構成を表す回路図である。
【図４】 従来の一般的なモータ制御装置の構成を表す回路図である。
【図５】 インバータ回路におけるスイッチング素子の駆動パターンを説明するタイムチャートである。
【符号の説明】
１…モータ Ｊｕ，Ｊｖ，Ｊｗ…巻線端子 ２…直流電源
３ｐ，４ｐ，５Ｐ…正側スイッチング素子
３ｎ，４ｎ，５ｎ…負側スイッチング素子 ６…スイッチング回路
７…転流制御回路 ８…インバータ回路 ９…ＰＷＭ信号発生回路
１３〜１５，２２ｐ，２２ｎ，２３ｐ，２３ｎ…アンドゲート
１８…基準電圧発生回路 ２０…比較器 ２１ｐ，２１ｎ…ラッチ回路
２４…オアゲート ２５…異常検出信号出力回路
【発明の属する技術分野】
本発明は、ブラシレスモータをインバータ回路によって駆動制御するモータ制御装置に関し、特にインバータ回路を構成するスイッチング素子の故障を検出するための技術に関するものである。
【０００２】
【従来の技術】
従来より、電力用のスイッチング素子をブリッジ接続したインバータ回路によってブラシレスモータの駆動制御を行うと共に、ＰＷＭ（パルス幅変調）信号によって、そのモータの回転数（回転速度）を制御するように構成されたモータ制御装置が知られている。
【０００３】
以下、この種の一般的なモータ制御装置の構成について、図４及び図５を用いて説明する。尚、図４及び図５は、モータ１がＵ相，Ｖ相，Ｗ相の３相の巻線（ステータコイル）Ｌ１〜Ｌ３を有するものであると共に、その巻線Ｌ１〜Ｌ３がデルタ形に結線されている場合を例示している。
【０００４】
図４に示すように、この種のモータ制御装置は、モータ１が有する３相の各巻線端子Ｊｕ，Ｊｖ，Ｊｗ毎に、直流電源２の高電位側と該当する巻線端子との間に接続された正側スイッチング素子３ｐ，４ｐ，５ｐと、直流電源２の低電位側と該当する巻線端子との間に接続された負側スイッチング素子３ｎ，４ｎ，５ｎとを、夫々有した３相ブリッジ回路であるスイッチング回路６を備えている。尚、この例において、各スイッチング素子３ｐ，３ｎ，４ｐ，４ｎ，５ｐ，５ｎとしては、ＮチャネルＭＯＳＦＥＴが用いられている。また、スイッチング素子３ｐ，３ｎはＵ相の巻線端子Ｊｕに対応して設けられ、スイッチング素子４ｐ，４ｎはＶ相の巻線端子Ｊｖに対応して設けられ、スイッチング素子５ｐ，５ｎはＷ相の巻線端子Ｊｗに対応して設けられている。
【０００５】
そして、モータ制御装置は、スイッチング回路６を構成する上記各スイッチング素子３ｐ，３ｎ，４ｐ，４ｎ，５ｐ，５ｎを所定の順序で順次オンさせるための各駆動信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎを、モータ１のロータ回転位置信号（図示省略）に基づき生成して出力する転流制御回路７も備えており、その転流制御回路７と上記スイッチング回路６とによりインバータ回路８が構成されている。
【０００６】
また更に、モータ制御装置は、モータ１の回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路９と、転流制御回路７からスイッチング回路６の各負側スイッチング素子３ｎ，４ｎ，５ｎに対応して出力される駆動信号Ｕｎ，Ｖｎ，Ｗｎの各々とＰＷＭ信号発生回路９から出力されるＰＷＭ信号とを入力としたアンドゲート１３，１４，１５とを備えている。
【０００７】
そして、このモータ制御装置では、転流制御回路７からスイッチング回路６の各正側スイッチング素子３ｐ，４ｐ，５ｐに対応して出力される駆動信号Ｕｐ，Ｖｐ，Ｗｐの各々が、該当する正側スイッチング素子３ｐ，４ｐ，５ｐのゲートに印加され、また、上記各アンドゲート１３，１４，１５の出力が、該当する負側スイッチング素子３ｎ，４ｎ，５ｎのゲートに印加されるようになっている。
【０００８】
このため、正側スイッチング素子３ｐ，４ｐ，５ｐの各々は、転流制御回路７からの自己に対応した駆動信号Ｕｐ，Ｖｐ，Ｗｐがハイレベルの時にオンし、負側スイッチング素子３ｎ，４ｎ，５ｎの各々は、ＰＷＭ信号発生回路９からのＰＷＭ信号と転流制御回路７からの自己に対応した駆動信号Ｕｎ，Ｖｎ，Ｗｎとの論理積信号がハイレベルの時（即ち、駆動信号Ｕｎ，Ｖｎ，ＷｎとＰＷＭ信号との両方がハイレベルの時）にオンすることとなる（図５参照）。
【０００９】
そして更に、このモータ制御装置では、転流制御回路７が、図５に示すタイミングで、各駆動信号Ｕｐ，Ｕｎ，Ｖｐ，Ｖｎ，Ｗｐ，Ｗｎのレベルを順次ハイレベルとロウレベルとに切り換えることにより、モータ１を回転させる。尚、図５において、負側スイッチング素子３ｎ，４ｎ，５ｎに対応する各駆動信号Ｕｎ，Ｖｎ，Ｗｎについては、図の下側がハイレベルであることを示している。また、このことは、後述する図２においても同様である。
【００１０】
つまり、例えばＵ相の巻線端子Ｊｕに対応して設けられた正側スイッチング素子３ｐ及び負側スイッチング素子３ｎに着目すると、その各スイッチング素子３ｐ，３ｎは、１２０度（電気角であり、以下同様）分の期間ずつ且つ６０度分の期間を空けて交互にオンされることとなる。そして、Ｖ相の巻線端子Ｊｖに対応して設けられた正側スイッチング素子４ｐ及び負側スイッチング素子４ｎの駆動パターンと、Ｗ相の巻線端子Ｊｗに対応して設けられた正側スイッチング素子５ｐ及び負側スイッチング素子５ｎの駆動パターンは、夫々、上記Ｕ相のスイッチング素子３ｐ，３ｎの駆動パターンに対して１２０度ずつ位相がずれたものとなる。このため、１つの相の巻線端子に着目すると、その巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが共にオフである期間（上記６０度分の期間）には、他の相の巻線端子に対応して設けられた正側スイッチング素子がオンされていると共に、その相以外の別の巻線端子に対応して設けられた負側スイッチング素子がＰＷＭ信号に従いオンされていることとなる。
【００１１】
尚、図４及び図５は、負側スイッチング素子３ｎ，４ｎ，５ｎが、駆動信号Ｕｎ，Ｖｎ，Ｗｎのハイレベル期間中にＰＷＭ信号によってＰＷＭ制御される場合の構成例であるが、正側スイッチング素子３ｐ，４ｐ，５ｐの方、或いは、正側スイッチング素子３ｐ，４ｐ，５ｐと負側スイッチング素子３ｎ，４ｎ，５ｎとの両方がＰＷＭ制御される構成もある。
【００１２】
【発明が解決しようとする課題】
ここで、この種のモータ制御装置において、インバータ回路８のスイッチング素子の１つがショートモードで故障すると、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされた時に、その２つのスイッチング素子に大きな貫通電流が流れることとなる。例えば、図４の装置において、Ｕ相の負側スイッチング素子３ｎがショート故障すると、Ｕ相の正側スイッチング素子３ｐがオンされた時に、その両スイッチング素子３ｐ，３ｎ間に大電流が流れることとなる。
【００１３】
そこで、従来のモータ制御装置では、こうしたスイッチング素子のショート故障を検出するために、図４に示す如く、負側スイッチング素子３ｎ，４ｎ，５ｎのソースと直流電源２のマイナス端子との間に、電流検出用のシャント抵抗１６を設け、転流制御回路７が、上記シャント抵抗１６の両端電位差が所定値以上になったことを検出すると、何れかのスイッチング素子がショート故障したと判断して、全スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎを強制的にオフさせるようにしていた（例えば、特開平６−２０９５８１号公報や特開平７−２７４５８０号公報）。
【００１４】
しかしながら、このような検出方法では、ショート故障したスイッチング素子とは反対側のスイッチング素子がオンされて、その両スイッチング素子の間に貫通電流が流れてしまってからでしか故障の発生を検知することができず、その貫通電流によって本来正常であったスイッチング素子までも故障させてしてしまう可能性が高くなる。つまり、１つのスイッチング素子のショート故障が、それと対に設けられたスイッチング素子の故障を招いてしまい、装置の修理が大がかりなものとなってしまう。また、上記検出方法では、正常時においてもシャント抵抗１６に電流が流れるため、そのシャント抵抗１６でエネルギーロスが発生してしまう。
【００１５】
一方、例えば特開平２−２６６８９１号公報には、モータを駆動している状態で、該モータの巻線端子の電圧が周期的に変化しない場合に、異常が発生していると判断して、全スイッチング素子の駆動を停止することが提案されている。しかし、このようにしても、貫通電流が流れてしまってからでしか故障の発生を検知することができず、前述したように故障を更に拡大させてしまう。
【００１６】
また、例えば上記特開平７−２７４５８０号公報には、転流タイミング（即ち、各スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎへの駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの切り替わりタイミング）の直後毎に、各巻線端子Ｊｕ，Ｊｖ，Ｊｗの電圧Ｖｕ，Ｖｖ，Ｖｗと基準電圧とを夫々大小比較して、その各比較結果が今回変化させた駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態に合ったものでない場合に、異常が発生していると判断して、全スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎの駆動を停止するように構成することが記載されている。
【００１７】
しかしながら、この方法では、異常の有無を判定してから（つまり、前回の転流タイミングから）次の転流タイミングまでの間に、何れかのスイッチング素子がショート故障した場合には、やはり、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされて、本来正常であったスイッチング素子の故障を招いてしまう虞がある。例えば、図５において、駆動信号Ｕｎがハイレベルからロウレベルへ変化したタイミングから駆動信号Ｕｐがロウレベルからハイレベルへ変化するまでの間に、Ｕ相の負側スイッチング素子３ｎがショート故障した場合には、その故障を検出することなく次の転流タイミングでＵ相の正側スイッチング素子３ｐがオンされてしまい、その結果、スイッチング素子３ｐまでも故障してしまうこととなる。
【００１８】
また更に、上記特開平７−２７４５８０号公報に記載の方法は、各駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎがある状態の時には、各スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎがその駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎに応じて駆動されているため、各巻線端子Ｊｕ，Ｊｖ，Ｊｗの電圧Ｖｕ，Ｖｖ，Ｖｗは駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態に応じたレベルになっているはずである、といった観点でなされているが、前述したように、この種のモータ制御装置では、正側スイッチング素子３ｐ〜５ｐと負側スイッチング素子３ｎ〜５ｎとの一方又は両方がＰＷＭ制御されるため、駆動信号Ｕｐ，Ｕｎ〜Ｗｐ，Ｗｎの状態と、スイッチング素子３ｐ，３ｎ〜５ｐ，５ｎのオン／オフ状態とが常に一致する訳ではない。このため、上記特開平７−２７４５８０号公報に記載の方法では、常に正確な異常検出結果を得ることができず、やはり、前述の貫通電流を未然に且つ確実に防止することができない。
【００１９】
本発明は、以上のような問題に鑑みなされたものであり、モータをインバータ回路によって駆動制御するモータ制御装置において、インバータ回路を構成するスイッチング素子のショート故障をいち早く確実に検出して、その故障したスイッチング素子と対に設けられたスイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することを目的としている。
【００２０】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載のモータ制御装置は、モータが有する複数相の各巻線端子毎に、直流電源の高電位側と前記巻線端子との間に接続された正側スイッチング素子と、前記直流電源の低電位側と前記巻線端子との間に接続された負側スイッチング素子とを、夫々有したスイッチング回路と、該スイッチング回路を構成する前記各スイッチング素子を順次オンさせるための各駆動信号を生成して出力する転流制御回路とからなるインバータ回路と、前記モータの回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路とを備えている。そして、このモータ制御装置では、前記各正側スイッチング素子と前記各負側スイッチング素子との一方又は両方が、前記駆動信号と前記ＰＷＭ信号とに基づいてオンされる。
【００２１】
ここで特に、請求項１に記載のモータ制御装置は、モータの各巻線端子のうちの特定の巻線端子に対して、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段とを備えている。
そして、負側スイッチング素子異常検出手段は、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間中に前記特定の巻線端子の電圧が所定の基準電圧よりも低いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する。そして更に、正側スイッチング素子駆動禁止手段は、上記負側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも低いと判定されている場合に、当該特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止する。
【００２２】
つまり、この種のモータ制御装置では、前述したように、モータの１つの巻線端子に着目すると、その特定の巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが両方共にオフされている期間（以下、オフ期間という）があり、そのオフ期間は、他の相の巻線端子に対応して設けられた正側スイッチング素子がオンされる期間、及び、その相以外の別の巻線端子に対応して設けられた負側スイッチング素子がオンされる期間と重なっている。よって、このオフ期間において、ＰＷＭ信号発生回路からのＰＷＭ信号がアクティブレベルである時には、上記特定の巻線端子の電圧が、直流電源の高電位側と低電位側との間の所定電圧（例えば図４の構成では、直流電源２の出力電圧のほぼ１／２の電圧）となる。
【００２３】
また、このオフ期間において、上記特定の巻線端子に対応して設けられた負側スイッチング素子がショート故障していると、上記特定の巻線端子の電圧は正常時よりも全体的に低くなる。よって、ＰＷＭ信号がアクティブレベルである期間中に上記特定の巻線端子の電圧が上記所定電圧よりも低いか否かを、逐次判定するように構成すれば、その特定の巻線端子に対応して設けられている一対のスイッチング素子（正側スイッチング素子及び負側スイッチング素子）のうちで、正側スイッチング素子の方がオンされる期間の到来時までに、負側スイッチング素子の方がショート故障していれば、その異常を確実に検出することができる。
【００２４】
そこで、請求項１に記載のモータ制御装置では、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が基準電圧よりも低いか否かを、該ＰＷＭ信号の各周期毎に逐次判定し、その判定により、特定の巻線端子の電圧が上記基準電圧よりも低いと判定されている場合には、その特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止するようにしている。
【００２５】
このため、請求項１に記載のモータ制御装置では、特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、正側スイッチング素子の方がオンされる期間の到来時までに、負側スイッチング素子の方がショート故障している場合には、その異常が確実に検出されて、正側スイッチング素子は、オンされる期間が到来してもオフされたままとなる。
【００２６】
よって、この請求項１のモータ制御装置によれば、モータの巻線端子のうちの特定の巻線端子に対応して設けられている負側スイッチング素子がショート故障していることをいち早く確実に検出して、その故障した負側スイッチング素子と対に設けられた正側スイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することができ、延いては、故障の拡大を確実に防止することができるようになる。
【００２７】
そして、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段とを、モータの巻線端子の各々に対して設けるようにすれば、何れの負側スイッチング素子がショート故障しても、それと対の正側スイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００２８】
次に、請求項２に記載のモータ制御装置では、その前提の構成は請求項１に記載のモータ制御装置と同様であるが、請求項１のモータ制御装置と比較すると、前述した負側スイッチング素子異常検出手段及び正側スイッチング素子駆動禁止手段に代えて、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段とを、モータの各巻線端子のうちの特定の巻線端子に対して設けるようにしている。
【００２９】
そして、正側スイッチング素子異常検出手段は、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間中に前記特定の巻線端子の電圧が所定の基準電圧よりも高いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する。そして更に、負側スイッチング素子駆動禁止手段は、上記正側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも高いと判定されている場合に、当該特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止する。
【００３０】
つまり、この種のモータ制御装置では、前述したように、モータの１つの巻線端子に着目すると、その特定の巻線端子に対応して設けられた正側スイッチング素子と負側スイッチング素子とが両方共にオフされているオフ期間があり、そのオフ期間において、ＰＷＭ信号発生回路からのＰＷＭ信号がアクティブレベルである時には、上記特定の巻線端子の電圧が、直流電源の高電位側と低電位側との間の所定電圧となる。
【００３１】
そして、このオフ期間において、上記特定の巻線端子に対応して設けられた正側スイッチング素子がショート故障していると、上記特定の巻線端子の電圧は正常時よりも全体的に高くなるため、ＰＷＭ信号がアクティブレベルである期間中に上記特定の巻線端子の電圧が上記所定電圧よりも高いか否かを、逐次判定するように構成すれば、その特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、負側スイッチング素子の方がオンされる期間の到来時までに、正側スイッチング素子の方がショート故障していれば、その異常を確実に検出することができる。
【００３２】
そこで、請求項２に記載のモータ制御装置では、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が基準電圧よりも高いか否かを、該ＰＷＭ信号の各周期毎に逐次判定し、その判定により、特定の巻線端子の電圧が上記基準電圧よりも高いと判定されている場合には、その特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止するようにしている。
【００３３】
このため、請求項２に記載のモータ制御装置では、特定の巻線端子に対応して設けられている一対のスイッチング素子のうちで、負側スイッチング素子の方がオンされる期間の到来時までに、正側スイッチング素子の方がショート故障している場合には、その異常が確実に検出されて、負側スイッチング素子は、オンされる期間が到来してもオフされたままとなる。
【００３４】
よって、この請求項２のモータ制御装置によれば、モータの巻線端子のうちの特定の巻線端子に対応して設けられている正側スイッチング素子がショート故障していることをいち早く確実に検出して、その故障した正側スイッチング素子と対に設けられた負側スイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止することができ、延いては、故障の拡大を確実に防止することができるようになる。
【００３５】
そして、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段とを、モータの巻線端子の各々に対して設けるようにすれば、何れの正側スイッチング素子がショート故障しても、それと対の負側スイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００３６】
ところで、前述の請求項１に記載のモータ制御装置において、負側スイッチング素子異常検出手段と正側スイッチング素子駆動禁止手段は、請求項３に記載の如く構成することができる。
即ち、まず、負側スイッチング素子異常検出手段は、前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも低い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号がアクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号がスイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号がアクティブレベルからパッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路と、から構成することができる。
【００３７】
そして、負側スイッチング素子異常検出手段を上記比較器及びラッチ回路によって構成した場合、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が前記基準電圧よりも低いと、ラッチ回路の出力端子からは前記定められた方のレベルの信号が出力されることとなるため、正側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている正側スイッチング素子がオンされるのを禁止するように構成すれば良い。
【００３８】
そして、このような請求項３に記載の構成によれば、非常に簡単な回路構成で、請求項１に記載のモータ制御装置による効果を得ることができる。
一方、前述の請求項２に記載のモータ制御装置において、正側スイッチング素子異常検出手段と負側スイッチング素子駆動禁止手段は、請求項４に記載の如く構成することができる。
【００３９】
即ち、まず、正側スイッチング素子異常検出手段は、前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも高い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号がアクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号がスイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号がアクティブレベルからパッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路と、から構成することができる。
【００４０】
そして、正側スイッチング素子異常検出手段を上記比較器及びラッチ回路によって構成した場合、ＰＷＭ信号がアクティブレベルである期間中に特定の巻線端子の電圧が前記基準電圧よりも高いと、ラッチ回路の出力端子からは前記定められた方のレベルの信号が出力されることとなるため、負側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている負側スイッチング素子がオンされるのを禁止するように構成すれば良い。
【００４１】
そして、このような請求項４に記載の構成によれば、非常に簡単な回路構成で、請求項２に記載のモータ制御装置による効果を得ることができる。
次に、請求項５に記載のモータ制御装置では、請求項１又は請求項３に記載のモータ制御装置において、前記特定の巻線端子に対し、請求項２又は請求項４に記載の正側スイッチング素子異常検出手段及び負側スイッチング素子駆動禁止手段を設けるようにしている。
【００４２】
このため、請求項５に記載のモータ制御装置によれば、請求項１,３のモータ制御装置による効果と、請求項２,４のモータ制御装置による効果との、両方の効果を得ることができる。つまり、特定の巻線端子に対応して設けられている負側スイッチング素子と正側スイッチング素子との何れがショート故障しても、その故障したスイッチング素子と反対側のスイッチング素子がオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、故障の拡大を確実に防ぐことができるようになる。
【００４３】
次に、請求項６に記載のモータ制御装置では、請求項５に記載のモータ制御装置において、前記負側スイッチング素子異常検出手段、前記正側スイッチング素子駆動禁止手段、前記正側スイッチング素子異常検出手段、及び前記負側スイッチング素子駆動禁止手段を、モータの各巻線端子毎に夫々設けるようにしている。
【００４４】
このため、請求項６に記載のモータ制御装置によれば、スイッチング回路を構成する何れのスイッチング素子がショート故障しても、それと対のスイッチング素子がオンされることを未然に防止して、故障の拡大を確実に防止することができる。
【００４５】
次に、請求項７に記載のモータ制御装置では、その前提の構成は請求項１，２に記載のモータ制御装置と同様であるが、異常検出手段が、モータの各巻線端子のうちの特定の巻線端子の電圧を、前記ＰＷＭ信号がスイッチング素子をオンさせる方のアクティブレベルである期間毎に監視すると共に、前記特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、一方のスイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている前記監視結果に基づいて、他方のスイッチング素子の異常を検出する。
【００４６】
このモータ制御装置によれば、特定の巻線端子に対して設けられている一対のスイッチング素子（正側スイッチング素子及び負側スイッチング素子）のうち、一方のスイッチング素子をオンさせようとする時に、他方のスイッチング素子がショート故障していることを確実に検出することができる。そして、異常検出手段によって異常が検出されると、少なくとも上記一方のスイッチング素子（オンさせようとしているスイッチング素子）がオンされるのを禁止する手段を設ければ、前述の貫通電流による故障の拡大を確実に防止することができるようになる。尚、異常検出手段によって異常が検出された場合に、全てのスイッチング素子のオンを禁止するようにしても良い。
【００４７】
また、この請求項７のモータ制御装置において、請求項８に記載の如く、異常検出手段を、モータの各巻線端子毎に夫々設けるようにすれば、各巻線端子に対して設けられた各組のスイッチング素子について、上記効果が得られる。
【００４８】
【発明の実施の形態】
以下、本発明が適用された実施形態のモータ制御装置について、図面を用いて説明する。
まず図１は、第１実施形態のモータ制御装置の構成を表す回路図である。尚、図１において、前述した図４と同じ構成要素については同一の符号を付しているため、説明は省略する。
【００４９】
図１に示すように、第１実施形態のモータ制御装置は、前述した図４のモータ制御装置と比較して、シャント抵抗１６が設けられておらず、その代わりに以下の構成を有している。
まず、本第１実施形態のモータ制御装置は、反転入力端子（−端子）にモータ１のＵ相の巻線端子Ｊｕの電圧Ｖｕが入力されると共に、非反転入力端子（＋端子）に基準電圧発生回路１８からの基準電圧Ｖｒｅｆが入力され、更に、出力端子が抵抗１９によって電源電圧ＶＤにプルアップされた比較器２０と、ゲート端子ＧにＰＷＭ信号発生回路９からのＰＷＭ信号が入力されると共に、データ端子Ｄに比較器２０の出力信号が入力され、ＰＷＭ信号がアクティブレベルとしてのハイレベルである時には、比較器２０の出力信号をそのまま出力端子Ｑから出力し、ＰＷＭ信号がパッシブレベルとしてのロウレベルである時には、ＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する２つのラッチ回路２１ｐ，２１ｎとを備えている。
【００５０】
尚、ラッチ回路２１ｐ，２１ｎは、出力端子Ｑから出力している信号のレベルと反対のレベルの信号を、反転出力端子ＱＢから出力する。
また、基準電圧発生回路１８は、図２における「Ｕ相巻線端子の電圧Ｖｕ」の段の点線で示すように、転流制御回路７からＵ相の正側スイッチング素子３ｐに対応して出力される駆動信号Ｕｐがハイレベルに切り替わった時から、同じく転流制御回路７からＵ相の負側スイッチング素子３ｎに対応して出力される駆動信号Ｕｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｕｎがハイレベルに切り替わった時から、上記駆動信号Ｕｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５１】
そして更に、本実施形態のモータ制御装置は、転流制御回路７からの駆動信号Ｕｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｕ相の正側スイッチング素子３ｐのゲートに出力するアンドゲート２２ｐと、アンドゲート１３の出力信号（即ち、転流制御回路７からの駆動信号ＵｎとＰＷＭ信号発生回路９からのＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｕ相の負側スイッチング素子３ｎのゲートに出力するアンドゲート２２ｎとを備えている。
【００５２】
また、図１では、Ｕ相の巻線端子Ｊｕに対して設けられた回路のみを示しているが、本実施形態のモータ制御装置は、他のＶ相とＷ相の各巻線端子Ｊｖ，Ｊｗに対しても、上記と同様の回路（基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎ）を夫々有している。
【００５３】
つまり、Ｖ相の巻線端子Ｊｖに対して設けられた基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎからなる部分においては、比較器２０の反転入力端子に、Ｖ相の巻線端子Ｊｖの電圧Ｖｖが入力されている。
【００５４】
そして、基準電圧発生回路１８は、転流制御回路７からＶ相の正側スイッチング素子４ｐに対応して出力される駆動信号Ｖｐがハイレベルに切り替わった時から、同じく転流制御回路７からＶ相の負側スイッチング素子４ｎに対応して出力される駆動信号Ｖｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｖｎがハイレベルに切り替わった時から、上記駆動信号Ｖｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５５】
そして更に、アンドゲート２２ｐは、転流制御回路７からの駆動信号Ｖｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｖ相の正側スイッチング素子４ｐのゲートに出力し、アンドゲート２２ｎは、アンドゲート１４の出力信号（即ち、転流制御回路７からの駆動信号ＶｎとＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｖ相の負側スイッチング素子４ｎのゲートに出力する。
【００５６】
同様に、Ｗ相の巻線端子Ｊｗに対して設けられた基準電圧発生回路１８、抵抗１９、比較器２０、ラッチ回路２１ｐ，２１ｎ、及びアンドゲート２２ｐ，２２ｎからなる部分においては、比較器２０の反転入力端子に、Ｗ相の巻線端子Ｊｗの電圧Ｖｗが入力されている。
【００５７】
そして、基準電圧発生回路１８は、転流制御回路７からＷ相の正側スイッチング素子５ｐに対応して出力される駆動信号Ｗｐがハイレベルに切り替わった時から、同じく転流制御回路７からＷ相の負側スイッチング素子５ｎに対応して出力される駆動信号Ｗｎがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干高い電圧（本実施形態では、直流電源２の出力電圧の３／４の電圧）を、基準電圧Ｖｒｅｆとして出力し、上記駆動信号Ｗｎがハイレベルに切り替わった時から、上記駆動信号Ｗｐがハイレベルに切り替わる時までの期間は、直流電源２の出力電圧の１／２の電圧よりも若干低い電圧（本実施形態では、直流電源２の出力電圧の１／４の電圧）を、基準電圧Ｖｒｅｆとして出力する。
【００５８】
そして更に、アンドゲート２２ｐは、転流制御回路７からの駆動信号Ｗｐとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を、Ｗ相の正側スイッチング素子５ｐのゲートに出力し、アンドゲート２２ｎは、アンドゲート１５の出力信号（即ち、転流制御回路７からの駆動信号ＷｎとＰＷＭ信号との論理積信号）とラッチ回路２１ｎの出力端子Ｑの信号との論理積信号を、Ｗ相の負側スイッチング素子５ｎのゲートに出力する。
【００５９】
次に、上記のように構成された本第１実施形態のモータ制御装置の作用を、Ｕ相の巻線端子Ｊｕに対して設けられた回路部分を例に挙げて説明する。
まず、比較器２０は、Ｕ相の巻線端子Ｊｕの電圧Ｖｕと基準電圧発生回路１８からの基準電圧Ｖｒｅｆとを大小比較して、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低い時にハイレベルの信号を出力する。
【００６０】
そして、ラッチ回路２１ｐは、ＰＷＭ信号がハイレベルの時に、比較器２０の出力信号を出力端子Ｑからそのまま出力し、ＰＷＭ信号がロウレベルの時には、そのＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する。また、ラッチ回路２１ｐの反転出力端子ＱＢからアンドゲート２２ｐへは、常に出力端子Ｑの信号とは反対のレベルの信号が出力される。
【００６１】
ここで、ラッチ回路２１ｐの出力端子Ｑからロウレベルの信号が出力されている時（即ち、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベルの信号が出力されている時）には、アンドゲート２２ｐからＵ相の正側スイッチング素子３ｐのゲートへ、転流制御回路７からの駆動信号Ｕｐが印加される。これに対して、ラッチ回路２１ｐの出力端子Ｑからハイレベルの信号が出力されている時（即ち、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されている時）には、アンドゲート２２ｐの出力がロウレベルに保持されるため、Ｕ相の正側スイッチング素子３ｐのゲートは、転流制御回路７からの駆動信号Ｕｐに拘わらず、強制的にロウレベルとなり、正側スイッチング素子３ｐのオンが禁止される。
【００６２】
このため、本第１実施形態のモータ制御装置では、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がハイレベルである期間中にＵ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いか否かが、ＰＷＭ信号の各周期毎に逐次判定されることとなる。そして、巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されている場合（つまり、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されている時）には、Ｕ相の巻線端子Ｊｕに対して設けられたアンドゲート２２ｐにより、Ｕ相の正側スイッチング素子３ｐのオンが禁止されることとなる。
【００６３】
尚、本第１実施形態では、比較器２０とラッチ回路２１ｐが負側スイッチング素子異常検出手段に相当し、アンドゲート２２ｐが正側スイッチング素子駆動禁止手段に相当している。そして、比較器２０から出力されるハイレベルの信号とロウレベルの信号とのうちで、ハイレベルの信号が、請求項３における「予め定められた方のレベルの信号」に相当している。
【００６４】
一方、比較器２０は、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも高い時にロウレベルの信号を出力する。
そして、ラッチ回路２１ｎは、ラッチ回路２１ｐと同様に、ＰＷＭ信号がハイレベルの時に、比較器２０の出力信号を出力端子Ｑからそのまま出力し、ＰＷＭ信号がロウレベルの時には、そのＰＷＭ信号がハイレベルからロウレベルへ変化した時点の比較器２０の出力信号をラッチして出力端子Ｑから出力する。
【００６５】
ここで、ラッチ回路２１ｎの出力端子Ｑからハイレベルの信号が出力されている時には、アンドゲート２２ｎからＵ相の負側スイッチング素子３ｎのゲートへ、駆動信号ＵｎとＰＷＭ信号との論理積信号（アンドゲート１３の出力）が印加される。これに対して、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されている時には、アンドゲート２２ｎの出力がロウレベルに保持されるため、Ｕ相の負側スイッチング素子３ｎのゲートは、転流制御回路７からの駆動信号Ｕｎに拘わらず、強制的にロウレベルとなり、負側スイッチング素子３ｎのオンが禁止される。
【００６６】
このため、本第１実施形態のモータ制御装置では、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｎにより、ＰＷＭ信号がハイレベルである期間中にＵ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いか否かが、ＰＷＭ信号の各周期毎に逐次判定されることとなる。そして、巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されている場合（つまり、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されている時）には、Ｕ相の巻線端子Ｊｕに対して設けられたアンドゲート２２ｎにより、Ｕ相の負側スイッチング素子３ｎのオンが禁止されることとなる。
【００６７】
尚、本第１実施形態では、比較器２０とラッチ回路２１ｎが正側スイッチング素子異常検出手段に相当し、アンドゲート２２ｎが負側スイッチング素子駆動禁止手段に相当している。そして、比較器２０から出力されるハイレベルの信号とロウレベルの信号とのうちで、ロウレベルの信号が、請求項４における「予め定められた方のレベルの信号」に相当している。
【００６８】
このような本第１実施形態のモータ制御装置において、例えば、図２の時刻ｔ１よりも左側に示すように、スイッチング回路６の全スイッチング素子３ｐ〜５ｎが正常な場合には、Ｕ相の正側スイッチング素子３ｐと負側スイッチング素子３ｎとが両方共にオフされているオフ期間（転流制御回路７からの駆動信号Ｕｐ，Ｕｎが両方共にロウレベルである期間）Ｋ１，Ｋ２について見ると、正側スイッチング素子３ｐがオンされる期間の直前のオフ期間Ｋ１においては、Ｗ相の正側スイッチング素子５ｐが駆動信号Ｗｐに従いオンされると共に、Ｖ相の負側スイッチング素子４ｎが駆動信号ＶｎとＰＷＭ信号との論理積信号に従いオンされ、また、負側スイッチング素子３ｎがオンされる期間の直前のオフ期間Ｋ２においては、Ｖ相の正側スイッチング素子４ｐが駆動信号Ｖｐに従いオンされると共に、Ｗ相の負側スイッチング素子５ｎが駆動信号ＷｎとＰＷＭ信号との論理積信号に従いオンされている。
【００６９】
このため、正常時の上記オフ期間Ｋ１において、ＰＷＭ信号がハイレベルの時には、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが、直流電源２の出力電圧のほぼ１／２の電圧（その時の基準電圧Ｖｒｅｆよりも高い電圧）となり、比較器２０からロウレベルの信号が出力されるため、ラッチ回路２１ｐの反転出力端子ＱＢからはハイレベルの信号が出力される。よって、転流制御回路７からの駆動信号Ｕｐがハイレベルになると、Ｕ相の正側スイッチング素子３ｐがアンドゲート２２ｐを介してオンされることとなる。尚、正常時の上記オフ期間Ｋ１及び正側スイッチング素子３ｐのオン期間（駆動信号Ｕｐがハイレベルの期間）において、ラッチ回路２１ｎの出力端子Ｑからはロウレベルの信号が出力されることとなるが、元々、Ｕ相の負側スイッチング素子３ｎをオンさせる期間ではないため、スイッチング回路６の正常動作に影響は無い。
【００７０】
また、正常時の上記オフ期間Ｋ２において、ＰＷＭ信号がハイレベルの時には、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが、直流電源２の出力電圧のほぼ１／２の電圧（その時の基準電圧Ｖｒｅｆよりも低い電圧）となり、比較器２０からハイレベルの信号が出力されるため、ラッチ回路２１ｎの出力端子Ｑからハイレベルの信号が出力される。よって、転流制御回路７からの駆動信号Ｕｎがハイレベルになると、Ｕ相の負側スイッチング素子３ｎがアンドゲート２２ｎを介してＰＷＭ信号に従いオンされることとなる。尚、正常時の上記オフ期間Ｋ２及び負側スイッチング素子３ｎのオン期間（駆動信号Ｕｎがハイレベルの期間）において、ラッチ回路２１ｐの反転出力端子ＱＢからはロウレベルの信号が出力されることとなるが、元々、Ｕ相の正側スイッチング素子３ｐをオンさせる期間ではないため、スイッチング回路６の正常動作に影響は無い。
【００７１】
これに対して、例えば、図２の時刻ｔ１にて、Ｕ相の負側スイッチング素子３ｎがショート故障したとすると、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは正常時よりも全体的に低くなる。そして、正側スイッチング素子３ｐがオンされる期間の直前のオフ期間Ｋ３において、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは、ＰＷＭ信号がハイレベルの時に基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも低くなり、比較器２０からハイレベルの信号が出力されるため、ラッチ回路２１ｐの反転出力端子ＱＢからロウレベルの信号が出力されるようになる。尚、図２の時刻ｔ１よりも右側は、負側スイッチング素子３ｎが完全なショートではなく、レアショートのモードで故障している場合（即ち、負側スイッチング素子３ｎはそれなりに動作するが、電圧Ｖｕは低くなる状態）を例示している。
【００７２】
すると、図２における「スイッチング素子３ｐのゲート」の段に示すように、Ｕ相の正側スイッチング素子３ｐのゲートは、転流制御回路７からの駆動信号Ｕｐがハイレベルになっても、アンドゲート２２ｐによってロウレベルに保持され、その正側スイッチング素子３ｐのオンが禁止されることとなる。尚、このようにスイッチング素子のオンが禁止されることで、モータの回転は徐々に停止し、やがては、転流制御回路７から駆動信号が出力されなくなる。
【００７３】
また、図２では、負側スイッチング素子３ｎが、そのオン期間中にショート故障した場合を例示しているが、上述した正側スイッチング素子３ｐのオン禁止は、正側スイッチング素子３ｐの駆動信号Ｕｐがロウレベルからハイレベルへ変化する直前に負側スイッチング素子３ｎがショート故障した場合でも、同様に行われることとなる。
【００７４】
つまり、正側スイッチング素子３ｐのオン期間の到来時までに、負側スイッチング素子３ｎの方がショート故障している場合には、その異常が確実に検出されて、正側スイッチング素子３ｐはオン期間が到来してもオフされたままとなる。よって、本第１実施形態のモータ制御装置によれば、ショート故障した負側スイッチング素子３ｎと対の正側スイッチング素子３ｐがオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、正常な正側スイッチング素子３ｐまでも故障させてしまうことを確実に防ぐことができる。そして、このことは、Ｖ相及びＷ相の各スイッチング素子４ｐ，４ｎ，５ｐ，５ｎについても全く同様である。
【００７５】
一方、図２には示していないが、本第１実施形態のモータ制御装置において、Ｕ相の正側スイッチング素子３ｐがショート故障したとすると、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは正常時よりも全体的に高くなる。そして、負側スイッチング素子３ｎがオンされる期間の直前のオフ期間において、Ｕ相の巻線端子Ｊｕの電圧Ｖｕは、ＰＷＭ信号がハイレベルの時に基準電圧発生回路１８からの基準電圧Ｖｒｅｆよりも高くなり、比較器２０からロウレベルの信号が出力されるため、ラッチ回路２１ｎの出力端子Ｑからロウレベルの信号が出力されるようになる。
【００７６】
すると、Ｕ相の負側スイッチング素子３ｎのゲートは、転流制御回路７からの駆動信号Ｕｎがハイレベルになっても、アンドゲート２２ｎによってロウレベルに保持され、その負側スイッチング素子３ｎのオンが禁止されることとなる。そして、このような負側スイッチング素子３ｎのオン禁止は、負側スイッチング素子３ｎの駆動信号Ｕｎがロウレベルからハイレベルへ変化する直前に正側スイッチング素子３ｐがショート故障した場合でも行われることとなる。
【００７７】
よって、本第１実施形態のモータ制御装置によれば、ショート故障した正側スイッチング素子３ｐと対の負側スイッチング素子３ｎがオンされてしまうことによる貫通電流の発生を未然に且つ確実に防止して、正常な負側スイッチング素子３ｎまでも故障させてしまうことを確実に防ぐことができる。そして、このことは、Ｖ相及びＷ相の各スイッチング素子４ｐ，４ｎ，５ｐ，５ｎについても全く同様である。
【００７８】
以上のように本第１実施形態のモータ制御装置によれば、スイッチング回路６を構成する何れのスイッチング素子がショート故障しても、その故障をいち早く確実に検出して、それと対に設けられたスイッチング素子がオンされてしまうことを未然に防止することができ、故障の拡大を確実に防ぐことができる。
【００７９】
尚、上記第１実施形態では、１つの比較器２０を２つのラッチ回路２１ｐ，２１ｎで共用すると共に、比較器２０に入力する基準電圧Ｖｒｅｆを基準電圧発生回路１８によって切り換えるようにしたが、各ラッチ回路２１ｐ，２１ｎ毎に比較器を設け、その各比較器に個別の基準電圧を夫々入力するように構成しても良い。そして、この場合には、基準電圧発生回路１８を省略することができる。
【００８０】
また、上記第１実施形態において、アンドゲート１３〜１５を設けることに代えて、アンドゲート２２ｎを３入力アンドゲートとし、その３入力アンドゲートの入力端子に、ＰＷＭ信号発生回路９からのＰＷＭ信号と転流制御回路７からの駆動信号とを入力するように構成しても良い。
【００８１】
また更に、図１の回路では、各巻線端子Ｊｕ，Ｊｖ，Ｊｗ毎に２つのラッチ回路２１ｐ，２１ｎを設けているが、例えば一方のラッチ回路２１ｎを削除して、他方のラッチ回路２１ｐの出力端子Ｑの信号を、アンドゲート２２ｎに入力するように構成しても構わない。つまり、２つのラッチ回路２１ｐ，２１ｎは、１つのラッチ回路に置き換えることができる。
【００８２】
次に、図３は、第２実施形態のモータ制御装置の構成を表す回路図である。尚、図３において、前述した図１及び図４と同じ構成要素については同一の符号を付しているため、説明は省略する。
図３に示すように、本第２実施形態のモータ制御装置は、図１に示した第１実施形態のモータ制御装置と比較して、下記の（１）及び（２）の点が異なっている。
【００８３】
（１）第１実施形態の変形例として前述したように、ラッチ回路２１ｎが削除されていると共に、ラッチ回路２１ｐの出力端子Ｑの信号が、アンドゲート２２ｎに入力されている。尚、ラッチ回路２１ｐの反転出力端子ＱＢの信号は、第１実施形態と同様に、アンドゲート２２ｐに入力されている。
【００８４】
（２）転流制御回路７からの駆動信号Ｕｐとラッチ回路２１ｐの出力端子Ｑの信号との論理積信号を出力するアンドゲート２３ｐと、転流制御回路７からの駆動信号Ｕｎとラッチ回路２１ｐの反転出力端子ＱＢの信号との論理積信号を出力するアンドゲート２３ｎと、アンドゲート２３ｐの出力信号とアンドゲート２３ｎの出力信号との論理和信号を出力するオアゲート２４と、オアゲート２４からハイレベル信号が出力されると、そのハイレベル信号をラッチして、異常検出信号として出力する異常検出信号出力回路２５と、が追加されている。
【００８５】
そして、本第２実施形態において、転流制御回路７は、異常検出信号出力回路２５からハイレベルの異常検出信号が出力されると、全ての駆動信号Ｕｐ〜Ｗｎをロウレベルにする。
尚、図３では、前述した図１と同様に、Ｕ相の巻線端子Ｊｕ及び駆動信号Ｕｐ，Ｕｎに対して設けられた回路のみを示しているが、本第２実施形態のモータ制御装置は、Ｖ相の巻線端子Ｊｖ及び駆動信号Ｖｐ，ＶｎとＷ相の巻線端子Ｊｗ及び駆動信号Ｗｐ，Ｗｎとに対しても、上記と同様のアンドゲート２３ｐ，２３ｎ及びオアゲート２４を夫々備えている。そして、異常検出信号出力回路２５は、何れかのオアゲート２４からハイレベル信号が出力されると、ハイレベルの異常検出信号を出力する。すると、転流制御回路７から出力される全ての駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、３相全てのスイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８６】
このような本第２実施形態のモータ制御装置において、比較器２０とラッチ回路２１ｐの動作は、第１実施形態の場合と同じである。
例えば、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がアクティブレベルとしてのハイレベルである期間毎に、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いか否かが判定されて、電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されている場合には、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力される。また、Ｕ相の巻線端子Ｊｕに対して設けられた比較器２０及びラッチ回路２１ｐにより、ＰＷＭ信号がアクティブレベルとしてのハイレベルである期間毎に、Ｕ相の巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いか否かが判定されて、電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されている場合には、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力される。
【００８７】
そして特に、本第２実施形態のモータ制御装置において、転流制御回路７からの駆動信号Ｕｐがロウレベルからハイレベルに変化した時点で、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されていたならば（即ち、Ｕ相巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも低いと判定されていたならば）、アンドゲート２３ｐからオアゲート２４を介して、異常検出信号出力回路２５へハイレベル信号が出力される。すると、その時点から、全駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８８】
よって、例えば、図２に示したオフ期間Ｋ２の開始時からオフ期間Ｋ３の終了時までの期間中（即ち、Ｕ相の正側スイッチング素子３ｐが前回にオンされてから次にオンされるまでの期間中）に、Ｕ相の負側スイッチング素子３ｎがショート故障したとすると、オフ期間Ｋ３が終了して正側スイッチング素子３ｐに対応する駆動信号Ｕｐがハイレベルに変化する時点では、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されていることとなり、その時点で、上記負側スイッチング素子３ｎのショート故障が検出されて、アンドゲート２３ｐからハイレベル信号が出力される。そして、以後、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００８９】
同様に、転流制御回路７からの駆動信号Ｕｎがロウレベルからハイレベルに変化した時点で、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されていたならば（即ち、Ｕ相巻線端子Ｊｕの電圧Ｖｕが基準電圧Ｖｒｅｆよりも高いと判定されていたならば）、アンドゲート２３ｎからオアゲート２４を介して、異常検出信号出力回路２５へハイレベル信号が出力される。すると、その時点から、全駆動信号Ｕｐ〜Ｗｎがロウレベルに保持されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９０】
よって、例えば、図２に示したオフ期間Ｋ１の開始時からオフ期間Ｋ２の終了時までの期間中（即ち、Ｕ相の負側スイッチング素子３ｎが前回にオンされてから次にオンされるまでの期間中）に、Ｕ相の正側スイッチング素子３ｐがショート故障したとすると、オフ期間Ｋ２が終了して負側スイッチング素子３ｎに対応する駆動信号Ｕｎがハイレベルに変化した時点では、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されていることとなり、その時点で、上記正側スイッチング素子３ｐのショート故障が検出されて、アンドゲート２３ｎからハイレベル信号が出力される。そして、以後、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９１】
つまり、本第２実施形態では、比較器２０，ラッチ回路２１ｐ，及びアンドゲート２３ｐからなる異常検出手段により、特定の巻線端子の電圧をＰＷＭ信号がアクティブレベルである期間毎に監視すると共に、その特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、正側スイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている上記監視結果（ラッチ回路２１ｐの出力端子Ｑの論理レベル）に基づいて、負側スイッチング素子の異常を検出するようにしている。
【００９２】
また、比較器２０，ラッチ回路２１ｐ，及びアンドゲート２３ｎからなる異常検出手段により、特定の巻線端子の電圧をＰＷＭ信号がアクティブレベルである期間毎に監視すると共に、その特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、負側スイッチング素子に対応する駆動信号がアクティブレベルになった時点で得ている上記監視結果（ラッチ回路２１ｐの反転出力端子ＱＢの論理レベル）に基づいて、正側スイッチング素子の異常を検出するようにしている。
【００９３】
そして、異常を検出した場合には、全てのスイッチング素子３ｐ〜５ｎのオンを禁止するようにしている。
このため、本第２実施形態のモータ制御装置によっても、第１実施形態のモータ制御装置と同様に、スイッチング回路６を構成するスイッチング素子のショート故障をいち早く確実に検出して、それと対に設けられたスイッチング素子がオンされてしまうことを未然に防止することができ、故障の拡大を確実に防ぐことができる。
【００９４】
また、本第２実施形態のモータ制御装置によれば、スイッチング素子のオープン故障も検出することができる。
例えば、Ｕ相の正側スイッチング素子３ｐがオープン故障したとすると、そのスイッチング素子３ｐに対応する駆動信号Ｕｐがハイレベルになっても、Ｕ相巻線端子Ｊｕの電圧ＶｕはＰＷＭ信号がハイレベルの時に基準電圧Ｖｒｅｆよりも高くならず（基準電圧Ｖｒｅｆよりも低くなり）、ラッチ回路２１ｐの出力端子Ｑからハイレベル信号が出力されるため、アンドゲート２３ｐからハイレベル信号が出力されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９５】
逆に、Ｕ相の負側スイッチング素子３ｎがオープン故障したとすると、そのスイッチング素子３ｎに対応する駆動信号Ｕｎがハイレベルになっても、Ｕ相巻線端子Ｊｕの電圧ＶｕはＰＷＭ信号がハイレベルの時に基準電圧Ｖｒｅｆよりも低くならず（基準電圧Ｖｒｅｆよりも高くなり）、ラッチ回路２１ｐの反転出力端子ＱＢからハイレベル信号が出力されるため、アンドゲート２３ｎからハイレベル信号が出力されて、全スイッチング素子３ｐ〜５ｎのオンが禁止されることとなる。
【００９６】
ところで、上記第２実施形態では、異常検出信号出力回路２５から異常検出信号が出力されると、転流制御回路７が、全ての駆動信号Ｕｐ〜Ｗｎをロウレベルにするようにしたが、スイッチング素子３ｐ〜５ｎのオンを禁止する手段としては、例えば、異常検出信号出力回路２５から異常検出信号が出力されるとスイッチング素子３ｐ〜５ｎのゲートを転流制御回路７からの駆動信号Ｕｐ〜Ｗｎに拘わらずロウレベルに保持させる、といった論理回路を用いることもできる。そして、この場合、異常検出信号出力回路２５を、異常検出信号としてロウレベル信号を出力するように構成すれば、上記論理回路としては、アンドゲートを用いることができる。
【００９７】
また、異常検出信号出力回路２５から異常検出信号が出力された場合に、異常を報知するためのランプを点灯させたり、外部の装置へ異常を報知するための信号を出力したりするようにしても良い。そして、このように構成すれば、メンテナンス性が向上する。
【００９８】
一方、上記第２実施形態では、第１実施形態と同じアンドゲート２２ｐ，２２ｎも設けていたが、図３において、そのアンドゲート２２ｐ，２２ｎを削除すると共に、転流制御回路７からの駆動信号Ｕｐを正側スイッチング素子３ｐのゲートにそのまま印加し、アンドゲート１３の出力を負側スイッチング素子３ｎのゲートに印加するようにしても良い。
【００９９】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、 上記各実施形態のモータ制御装置は、負側スイッチング素子３ｎ，４ｎ，５ｎのオン／オフを、転流制御回路７からの駆動信号とＰＷＭ信号とのアンドゲートによる論理積信号で行うものであったが、これに限らず、他の方法、例えばコンパレータを用いて行うものであっても良い。但し、前述した実施形態においては、駆動信号とＰＷＭ信号との論理積信号でスイッチング素子をオン／オフさせる構成を採る方が、回路構成の簡素化等の観点から見て好ましい。
【０１００】
また、上記各実施形態のモータ制御装置は、負側スイッチング素子３ｎ，４ｎ，５ｎがＰＷＭ信号によってＰＷＭ制御されるものであったが、本発明は、正側スイッチング素子３ｐ，４ｐ，５ｐの方、或いは、正側スイッチング素子３ｐ，４ｐ，５ｐと負側スイッチング素子３ｎ，４ｎ，５ｎとの両方がＰＷＭ制御される装置についても、全く同様に適用することができる。
【０１０１】
一方、上記各実施形態のモータ制御装置は、以下のように変形しても良い。
まず、ＰＷＭ信号発生回路９は、一般なものであり、所定周波数（例えば２０ＫＨｚ）の三角波を発生する三角波発生部と、その三角波と大小比較されるしきい値を、モータ１の回転数を示す回転数指令信号に応じて設定するしきい値設定部とを備えている。そして、ＰＷＭ信号発生回路９は、上記三角波発生部から出力される三角波のレベルが、しきい値設定部によって設定されたしきい値よりも大きい時にハイレベルを出力し、そうでない時にロウレベルを出力することにより、上記回転数指令信号に応じたデューティ比のＰＷＭ信号を発生させる。
【０１０２】
そこで、前述した各実施形態のモータ制御装置において、ラッチ回路２１ｐ，２１ｎに代えて、上記三角波発生部からの三角波が最大レベル側のピーク値になる毎に、比較器２０の出力信号をラッチして、そのラッチした信号と該信号の反転信号（反対レベルの信号）とを出力する信号処理回路を設けるようにしても良い。そして、このように構成すれば、ＰＷＭ信号がハイレベルである期間の中心タイミングで、比較器２０の出力信号がラッチされ、そのラッチされた結果がアンドゲート２２ｐ，２２ｎ，２３ｐ，２３ｎへ出力されることとなり、このようにしても、前述した各実施形態と同様の効果を得ることができる。
【０１０３】
また更に、上記信号処理回路を、所定回数（例えば４回程度）だけ連続して同じレベルをラッチした場合に出力信号を変化させるように構成すれば、ノイズに対するフィルタ効果が得られ、有利である。
【図面の簡単な説明】
【図１】 第１実施形態のモータ制御装置の構成を表す回路図である。
【図２】 第１実施形態のモータ制御装置の作用を説明するタイムチャートである。
【図３】 第２実施形態のモータ制御装置の構成を表す回路図である。
【図４】 従来の一般的なモータ制御装置の構成を表す回路図である。
【図５】 インバータ回路におけるスイッチング素子の駆動パターンを説明するタイムチャートである。
【符号の説明】
１…モータ Ｊｕ，Ｊｖ，Ｊｗ…巻線端子 ２…直流電源
３ｐ，４ｐ，５Ｐ…正側スイッチング素子
３ｎ，４ｎ，５ｎ…負側スイッチング素子 ６…スイッチング回路
７…転流制御回路 ８…インバータ回路 ９…ＰＷＭ信号発生回路
１３〜１５，２２ｐ，２２ｎ，２３ｐ，２３ｎ…アンドゲート
１８…基準電圧発生回路 ２０…比較器 ２１ｐ，２１ｎ…ラッチ回路
２４…オアゲート ２５…異常検出信号出力回路
Claims (8)
- モータが有する複数相の各巻線端子毎に、直流電源の高電位側と前記巻線端子との間に接続された正側スイッチング素子と、前記直流電源の低電位側と前記巻線端子との間に接続された負側スイッチング素子とを、夫々有したスイッチング回路と、該スイッチング回路を構成する前記各スイッチング素子を順次オンさせるための各駆動信号を生成して出力する転流制御回路とからなるインバータ回路と、
前記モータの回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路とを備え、
前記各正側スイッチング素子と前記各負側スイッチング素子との一方又は両方が、前記駆動信号と前記ＰＷＭ信号とに基づいてオンされるように構成されたモータ制御装置において、
前記ＰＷＭ信号が前記スイッチング素子をオンさせる方のアクティブレベルである期間中に前記各巻線端子のうちの特定の巻線端子の電圧が所定の基準電圧よりも低いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する負側スイッチング素子異常検出手段と、
該負側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも低いと判定されている場合に、当該特定の巻線端子に対して設けられている前記正側スイッチング素子がオンされるのを禁止する正側スイッチング素子駆動禁止手段と、
を備えていることを特徴とするモータ制御装置。 - モータが有する複数相の各巻線端子毎に、直流電源の高電位側と前記巻線端子との間に接続された正側スイッチング素子と、前記直流電源の低電位側と前記巻線端子との間に接続された負側スイッチング素子とを、夫々有したスイッチング回路と、該スイッチング回路を構成する前記各スイッチング素子を順次オンさせるための各駆動信号を生成して出力する転流制御回路とからなるインバータ回路と、
前記モータの回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路とを備え、
前記各正側スイッチング素子と前記各負側スイッチング素子との一方又は両方が、前記駆動信号と前記ＰＷＭ信号とに基づいてオンされるように構成されたモータ制御装置において、
前記ＰＷＭ信号が前記スイッチング素子をオンさせる方のアクティブレベルである期間中に前記各巻線端子のうちの特定の巻線端子の電圧が所定の基準電圧よりも高いか否かを、該ＰＷＭ信号の各周期毎に逐次判定する正側スイッチング素子異常検出手段と、
該正側スイッチング素子異常検出手段によって前記特定の巻線端子の電圧が前記基準電圧よりも高いと判定されている場合に、当該特定の巻線端子に対して設けられている前記負側スイッチング素子がオンされるのを禁止する負側スイッチング素子駆動禁止手段と、
を備えていることを特徴とするモータ制御装置。 - 請求項１に記載のモータ制御装置において、
前記負側スイッチング素子異常検出手段は、
前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも低い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、
ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号が前記アクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号が前記スイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号が前記アクティブレベルから前記パッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路とからなり、
前記正側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている前記正側スイッチング素子がオンされるのを禁止するように構成されていること、
を特徴とするモータ制御装置。 - 請求項２に記載のモータ制御装置において、
前記正側スイッチング素子異常検出手段は、
前記特定の巻線端子の電圧と前記基準電圧とを入力として、前記特定の巻線端子の電圧が前記基準電圧よりも高い時に、ハイレベルとロウレベルとのうちで予め定められた方のレベルの信号を出力する比較器と、
ゲート端子に前記ＰＷＭ信号が入力されると共に、データ端子に前記比較器の出力信号が入力され、前記ＰＷＭ信号が前記アクティブレベルである時には、前記比較器の出力信号をそのまま出力端子から出力し、前記ＰＷＭ信号が前記スイッチング素子をオフさせる方のパッシブレベルである時には、前記ＰＷＭ信号が前記アクティブレベルから前記パッシブレベルへ変化した時点の前記比較器の出力信号をラッチして出力端子から出力するラッチ回路とからなり、
前記負側スイッチング素子駆動禁止手段は、前記ラッチ回路の出力端子から前記定められた方のレベルの信号が出力されている時に、前記特定の巻線端子に対して設けられている前記負側スイッチング素子がオンされるのを禁止するように構成されていること、
を特徴とするモータ制御装置。 - 請求項１又は請求項３に記載のモータ制御装置において、
前記特定の巻線端子に対して、請求項２又は請求項４に記載の正側スイッチング素子異常検出手段及び負側スイッチング素子駆動禁止手段が設けられていること、
を特徴とするモータ制御装置。 - 請求項５に記載のモータ制御装置において、
前記負側スイッチング素子異常検出手段、前記正側スイッチング素子駆動禁止手段、前記正側スイッチング素子異常検出手段、及び前記負側スイッチング素子駆動禁止手段を、前記モータの各巻線端子毎に夫々備えていること、
を特徴とするモータ制御装置。 - モータが有する複数相の各巻線端子毎に、直流電源の高電位側と前記巻線端子との間に接続された正側スイッチング素子と、前記直流電源の低電位側と前記巻線端子との間に接続された負側スイッチング素子とを、夫々有したスイッチング回路と、該スイッチング回路を構成する前記各スイッチング素子を順次オンさせるための各駆動信号を生成して出力する転流制御回路とからなるインバータ回路と、
前記モータの回転数を制御するためのＰＷＭ信号を生成して出力するＰＷＭ信号発生回路とを備え、
前記各正側スイッチング素子と前記各負側スイッチング素子との一方又は両方が、前記駆動信号と前記ＰＷＭ信号とに基づいてオンされるように構成されたモータ制御装置において、
前記各巻線端子のうちの特定の巻線端子の電圧を、前記ＰＷＭ信号が前記スイッチング素子をオンさせる方のアクティブレベルである期間毎に監視すると共に、前記特定の巻線端子に対して設けられている正側及び負側スイッチング素子のうち、一方のスイッチング素子に対応する前記駆動信号がアクティブレベルになった時点で得ている前記監視結果に基づいて、他方のスイッチング素子の異常を検出する異常検出手段を備えていること、
を特徴とするモータ制御装置。 - 請求項７に記載のモータ制御装置において、
前記異常検出手段を、前記モータの各巻線端子毎に夫々備えていること、
を特徴とするモータ制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28421599A JP4168549B2 (ja) | 1999-10-05 | 1999-10-05 | モータ制御装置 |
| US09/678,848 US6469461B1 (en) | 1999-10-05 | 2000-10-04 | Motor control apparatus |
| DE10049385.8A DE10049385B4 (de) | 1999-10-05 | 2000-10-05 | Motorsteuergerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28421599A JP4168549B2 (ja) | 1999-10-05 | 1999-10-05 | モータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001112283A JP2001112283A (ja) | 2001-04-20 |
| JP4168549B2 true JP4168549B2 (ja) | 2008-10-22 |
Family
ID=17675668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28421599A Expired - Fee Related JP4168549B2 (ja) | 1999-10-05 | 1999-10-05 | モータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4168549B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008129658A1 (ja) * | 2007-04-16 | 2008-10-30 | Mitsubishi Electric Corporation | 電動機制御装置 |
| JP6650626B2 (ja) * | 2015-03-13 | 2020-02-19 | パナソニックＩｐマネジメント株式会社 | 非接触給電装置および非接触給電システム |
| KR102253611B1 (ko) * | 2015-05-08 | 2021-05-18 | 한국단자공업 주식회사 | 강제구동 기능을 갖는 차량용 냉각팬 제어장치 |
-
1999
- 1999-10-05 JP JP28421599A patent/JP4168549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001112283A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8547071B2 (en) | Rotary electric machine improved to carry out load-dump protection | |
| US8203297B2 (en) | Motor control apparatus for controlling motor in accordance with rotational position of rotor thereof | |
| US7622873B2 (en) | Motor drive device and drive method | |
| WO2009107233A1 (ja) | 交流電動機の駆動制御装置 | |
| JP2008236983A (ja) | モータ駆動装置およびモータ駆動方法 | |
| JP5441481B2 (ja) | インバータ装置の故障診断方法 | |
| JP2008141828A (ja) | モータ駆動装置及びモータ駆動方法 | |
| JP2008295128A (ja) | モータ制御用マイクロコンピュータ及びその制御方法 | |
| JP6899319B2 (ja) | モータ駆動制御装置及びモータの制御方法 | |
| JP6681366B2 (ja) | モータ駆動制御装置及びモータの駆動制御方法 | |
| US6469461B1 (en) | Motor control apparatus | |
| Ma et al. | Open-circuit fault-tolerant control strategy based on five-level power converter for SRM system | |
| EP1258980B1 (en) | "Driving circuit and method for preventing voltage surges on supply lines while driving a dc motor" | |
| JP2010088233A (ja) | モータの制御回路 | |
| JP4168549B2 (ja) | モータ制御装置 | |
| JPH0759384A (ja) | インバータ装置 | |
| JP3714523B2 (ja) | 電流検出回路及びこれを備えたモータ制御装置 | |
| JPH11316249A (ja) | 電流検出回路および過電流保護回路 | |
| JP3471040B2 (ja) | インバータ装置 | |
| JP2001136788A (ja) | モータ駆動装置 | |
| JPH06253580A (ja) | インバータ装置の保護装置 | |
| JP3127183B2 (ja) | 直流ブラシレスモータの駆動制御装置 | |
| JP2000324877A (ja) | ブラシレスｄｃモータの駆動回路 | |
| JPH10271885A (ja) | スイッチド・リラクタンスモータの異常運転抑制方法 | |
| JP7516284B2 (ja) | モータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |