JPH04192739A - Cpu装置 - Google Patents

Cpu装置

Info

Publication number
JPH04192739A
JPH04192739A JP2320910A JP32091090A JPH04192739A JP H04192739 A JPH04192739 A JP H04192739A JP 2320910 A JP2320910 A JP 2320910A JP 32091090 A JP32091090 A JP 32091090A JP H04192739 A JPH04192739 A JP H04192739A
Authority
JP
Japan
Prior art keywords
processing block
maintenance
processing
software
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2320910A
Other languages
English (en)
Other versions
JP2738148B2 (ja
Inventor
Nobuhiro Otsu
信弘 大津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takaoka Toko Co Ltd
Original Assignee
Takaoka Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takaoka Electric Mfg Co Ltd filed Critical Takaoka Electric Mfg Co Ltd
Priority to JP2320910A priority Critical patent/JP2738148B2/ja
Publication of JPH04192739A publication Critical patent/JPH04192739A/ja
Application granted granted Critical
Publication of JP2738148B2 publication Critical patent/JP2738148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Stored Programmes (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、監視制御システム等、連続運転を要求される
システムのCPU装置のラフ1−ウェア・メンテナンス
に関するものである。
[従来技術] j5r来、監視制御システム等、連続運転を必要とする
システムにおけるラフ1−ウェア・メンテナンス実施時
は、メンテナンスを行おうとするCPU装置の停止を必
要としていた。
[発明が解決しようとする課頭] 黙視・制御を行う黙視制御システムの様な、特に連続稼
■;]性を要求されるシステムでは、フォルト・トレラ
ント機等の導入により、信頼性、連続程Φ;]性を確保
していた。
しかし、機能変更等に伴うプログラム改修等のソフトウ
ェア・メンテナンス実施時は、CPUの停止を必要とし
ており、監視・制御不能といったシステムの機能停止状
態が長時間発生していた。
1課顆を1決するための手段] 本発明では、上記のような課顛を解決するために、CP
U装置のラフ1−ウェアを完全にブロック化し、2組の
同一処理機能を有する処理プログラムを各処理ブロック
内のみで独立に中力性させることにより、各ブロック毎
のラフ1ヘウエア・メンテナンスを行うものである。ま
た、名ブロックへの入出力の制御によって、cpu装置
の機能を停止させない、ソフトウェア・メンテナンス方
式を提供することを目的としている。
[作用] 本発明によるソフトウェア・メンテナンス方式では、C
PU装置の停止を必要としないため、メンテナンス実施
中においてもシステムの機能停止がなく、連続稼動性の
高いシステムの構成が可能となる。
[実施例] 第1図には、本発明における一実施例の構成な示す。
本実施例では、CPU装置1は、2重化されたLAN−
A及びLAN−Bと一対に接続されたl−1ANI/F
−3及びLANI/F−4を介して外部との情報送受信
を行うことにより監視制御を行っている。
双方のLAN−八及びLAN−Bが正常時(峡cpu装
置1は、L A N−A又はL A N−Bい1゛′れ
かの情報により運転を行い、どちらか一方のり。
AN、又はどちらか一方のLANI/F異常に易、り情
報の送受信が不能となった場合には、他方のLANの情
報を使用して、監視制御を行うようにしである。
CPIJ装置1のブロック図を第2図に示す。
CPU装置1は、2つの独立した処理ブロツシG、処理
ブロック7とLAI刈送受俣部5で構成されている。L
AN送受1言剖5ば、L/\N 1 /’ F −3、
LANI、/F−4との入出力ポートとし′(入ポー1
−8.ポー]・9の2ボーi−を持ち、L△1団I/F
−3,LANI/F−=−1及び、処理ブaヅ;、ノG
、処理ブロック7との送受信を行う。
処理ブロック6、処理ブロック7の8処理ブロツクは、
ブロック内の構成等は同様であり、通常)軍転日寺、夕
四理う口・ツク6、処理う′ロック7は5W12.5W
13を介して、LAN送受送受信上5報を送受信してお
り、ブロック内の処理も同様に行っている。
LAN送受信部5は、処理ブロック6、処理ブロック7
の双方へ同じ情報を送信するが、処理ブロック6、処理
ブロック°7からの受信情報は、どちらか一方のみをポ
ート8又は、ポート9を介してLANに送信している。
ポート8.ポート9の切替えはSW 10.SWl 1
によって実施している。これにより、処1里う口・ンク
6.処1里う゛ロック7からの送信情報が重複して、L
ANに送信されることを防いでいる。ポートを介して情
報を送信している処理ブロックを「動作中」、送信して
いない処理ブロックを1待機中」と呼ぶ。
以上の様な構成の監視制御システムにおけるソフトウェ
アのメンテナンス方式1こついて説明する現在の運転状
態が、ポート8を使用して情報の送受信を行い、処理ブ
ロック6力4力作中の状態(Jおいて、ソフトウェア・
メンテナンスが必要と〉−′\、つた場合を例にとる。
SWの状態は、5WIC]○N、5W11   OFF
、5W12 0I\I。
SWl、3  ONとなる。
ラフ1−ウェア・メンテナンスは、現在時ト((中(,
1′・処理ブロック7に対して実施する。処理ブ]]・
ソ゛′ノロ、処理ブロック7内の構成等は同一のソζめ
、処理ブロック6と処理ブロック7のメンテナンス手順
は同十手となる。
処理ブロック6と処理ブロック711.X、互いに独立
しているため、処理ブロック7に対するソフトウェア・
メンテナンス実施中も小力作中の処理ブロック6は、何
ら影響を及ぼされることなく運転の継続が可能である。
メンテナンスパンール14より、処1里う口・ツク7の
ソフトウェア・メンテナンス開始をL A N 送受借
上5(こ通知することに−より、ソノトつ1jア・メン
テナンスを開始する。L A、 N送受偏部5は処jl
l+ブロック7にソフトウェア・メンテナンス開始を通
知1−る。処理ブロック7は処理中の業務があれは゛そ
れを終了させたイ系、5W13をOFFとし機能を停止
する。
機能を停止している処理ブロック7に対して、ソフ1へ
ウェア・メンテナンスを実施する。
処理ブロック7のラフ1−ウェア・メンテナンス完了後
、処理ブロック7の動作を開始し、動作可能状態とする
。動作可能状態とは、ソフ]へウェア・メンテナンス実
施中に処理ブロック6にて変更されたデータの処理ブロ
ック7へのコピーを完了し、LAN送受イ言部からの情
報の受信により、処理ブロック7が本情報の処理を開始
できる状態をいう。
処理ブロック7が車力作可能状態となった後、5W13
をONとし、LAN送受送受借上5理ブロック7は情報
の送受信を開始する。但し、LAN送受俣剖5ば処理ブ
ロック7からの情報はボート8への出力は行わず、処理
ブロック6と処理ブロック7の送信情報か重複してポー
h 8 tこ出力されることを防いでいる。
ここで、LAN送受信剖借上ボート8への出力データを
処理ブロック6の情報から処理ブロック7の情報への切
替を行い、処理ブロックG 待機中、処理ブロック7 
動作中となる。切替直後からメンテナンス後の処理ブロ
ック7による運転が開始される。
処理ブロック7による運転か開始された後、メンテナン
スツール14より処理ブロック6のラフl−ウェア・メ
ンテナンス開始をI−△NN送受郡部5通知し、処理ブ
ロック7と同様に処理ブロック6のソフトウェア・メン
テナンスを実施する。
この1王に、ソフトウェア・メンテナンスを実り句する
ことにより、システム停止を伴わないメンテナンスが可
能となる。
[発明の効果] 以上、説明したように本発明では、ソフlへウェアのブ
ロック化構成より、CPU停止を必要とせず、ソフトウ
ェア・メンテナンスが可能となり、システムの連続稼中
カ性をより向上させることができる。また、従来ソフl
へウェア・メンテナンスのために、CPU装置を2台設
置していた様なシステムにおいては、本発明を用いるこ
と乙こより、CPU装置1台でのシステム構成が可能と
なる。
【図面の簡単な説明】
第1図に、本発明における一実施例の構成図、第2図は
CPU装置のソフトウェア構成図であるi   :cp
u装置 3.4:LAN  I/F 6.7:処理ブロック 特許出願人 株式会社 高岳製作所

Claims (1)

    【特許請求の範囲】
  1.  2重化されたLANと一対に接続されたLANI/F
    を介して外部との情報送受信を行うCPU装置のソフト
    ウェア・メンテナンス方式において、前記CPU装置に
    は、前記LANI/Fにそれぞれ接続された一つのLA
    N送受信部と、このLAN送受信部にそれぞれSWを介
    して接続されるとともに同一処理機能を有しかつ独立し
    た複数の処理ブロックとを備え、前記LAN送受信部は
    前記処理ブロックへ同じ情報をそれぞれ送信するが、当
    該処理ブロックからの受信情報はどちらか一方のみをL
    ANに送信するとともに、前記処理ブロックのソフトウ
    ェアのメンテナンスを行うときには、該当する処理ブロ
    ックとLAN送受信部と
JP2320910A 1990-11-27 1990-11-27 Cpu装置 Expired - Fee Related JP2738148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320910A JP2738148B2 (ja) 1990-11-27 1990-11-27 Cpu装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320910A JP2738148B2 (ja) 1990-11-27 1990-11-27 Cpu装置

Publications (2)

Publication Number Publication Date
JPH04192739A true JPH04192739A (ja) 1992-07-10
JP2738148B2 JP2738148B2 (ja) 1998-04-08

Family

ID=18126635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320910A Expired - Fee Related JP2738148B2 (ja) 1990-11-27 1990-11-27 Cpu装置

Country Status (1)

Country Link
JP (1) JP2738148B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010181922A (ja) * 2009-02-03 2010-08-19 Nec Corp プロセッサ周辺回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264845A (ja) * 1988-08-31 1990-03-05 Nec Corp 主制御部多重化電子計算機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264845A (ja) * 1988-08-31 1990-03-05 Nec Corp 主制御部多重化電子計算機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010181922A (ja) * 2009-02-03 2010-08-19 Nec Corp プロセッサ周辺回路

Also Published As

Publication number Publication date
JP2738148B2 (ja) 1998-04-08

Similar Documents

Publication Publication Date Title
JPH04192739A (ja) Cpu装置
JPS62150948A (ja) バス故障箇所検出方式
JPH09218797A (ja) 2重化制御装置
JPH08316957A (ja) 二重化ネットワーク管理システム
JP3279068B2 (ja) 二重化制御装置
JP2564397B2 (ja) 二重化システムのデータ出力装置
JPH0433442A (ja) パケット交換システム
JP2592676B2 (ja) 系切り替え方式
JP2508606B2 (ja) 二重化装置
JPS6012829A (ja) 二重系伝送装置の縮退方式
JP3884642B2 (ja) コントローラ及び多重化並列処理方法
JPH07319503A (ja) 二重化制御システム
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPH02281846A (ja) データリンク切換え方式
JPH06348523A (ja) 二重化監視制御システム
JPH09231097A (ja) Cpu装置
JPS6381538A (ja) バツクアツプフアイルを有する二重化情報処理システムとその作動方法
JPH03237556A (ja) マルチホストシステムの通信管理方式
JPH09160875A (ja) マルチエージェント相互バックアップ方式
JPH04293336A (ja) ローカルエリアネットワーク
JPS63128839A (ja) 二重化制御方式
JPH06119198A (ja) 共有端末装置制御方式
JPH0670380A (ja) リモートコントローラ
JPH0468457A (ja) ネットワーク管理システムのマネージャ装置
JPH04209036A (ja) 2重化された保守診断方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees