JPH04190391A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、画像データを入力１編集、蓄積９表示あるい
は印刷する画像処理装置に関するものである。

【従来の技術】

近年では、ＣＡ　Ｄ　（Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ
　Ｄｅｓｉｇｎ）等のエンジニアリングの分野のみなら
ず、オフィスで行われる一般事務の分野でも、画像処理
をすることが多くなって来ている。 一般に、画像処理では多量のデータを扱うので、画像処
理を速くするには、高速のデータ転送が必要とされる。 マルチウィンドウ表示を行う場合には、画面上での操作
がそのままフレームメモリ（１画面全体の画像に対応し
たデータを提供しているメモリ）上での多量なデータ移
動を必要とすることがあるので、特に高速のデータ転送
能力が必要とされる。 そのため、０画像処理をするプロセッサを高速のものに
するとか、■同じデータを送るのに短時間で送れるよう
に、データバスを高ハンド幅化するとかといったことが
考えられて来た。しかし、■には、コストが相当高くな
ってしまうという難点がある。また■を実現しようとす
ると、パスタロック信号を高速のものに変えたり、バス
幅を拡張したりしなければならないが、そうすればシス
テム全体のアーキテクチュアも変更しなければならず、
簡単には実現出来ないという難点がある。 そのほかに、次のような提案もなされている。 それは、フレームメモリとは別の画像編集メモリを設け
、このメモリでプロセッサによる画像の処理を行い、必
要に応してその結果をフレームメモリの内容と合成して
表示するというものである。 これによれば、フレームメモリに対するプロセッサから
のアクセスと表示＠御装置（ディスプレイへの表示を制
御する装置。後に説明する第５図の７）からのアクセス
との競合を避けることができるので、その分だけ処理時
間が短縮され、高速化を図ることが出来る。 第５図は、そのような従来の画像処理装置の要部のブロ
ック構成である。第５図において、１はＣＰＵ、２はプ
ログラムメモリ、３は入出力インタフェース、４はシス
テムハス、５は画像編集メモリ、６はフレームメモリ、
７は表示制御装置、８はディスプレイである。 画像データは、図示しないＩ１０装置より入出力インタ
フェース３を経て入力される。画像データを処理するた
めの種々のプログラム（例、画像を編集するプログラム
）は、プログラムメモリ２に格納されており、必要に応
じて使用される。 画像編集メモリ５では、画像を編集するための作業領域
（ワークエリア）を提供するメモリであり、１つの画面
に盛り込む個々の画像が生成される。そして、それがフ
レームメモリ６に既に格納されている他の画像と必要に
応じて合成され、合成されたものがフレームメモリ６に
書き込まれ、新たな画像とされる。これを繰り返すこと
により、最終的に所望の１画面が完成される。 第６図は、そのような画像の合成の様子を示す図である
。第６図において、５−１は画像編集メモリ内画像、５
−２は円形、６−１はフレームメモリ内画像、６−２は
三角形、６−３は合成画像である。 フレームメモリ内画像６−１には、既に三角形６−２が
描かれているが、これに円形を追加した画面にしたいと
いう場合、まず画像編集メモリ内画像５−１として円形
５−２を生成する。次に、両者を合成して、円形５−２
と三角形６−２とが描かれた合成画像６−３を得る。こ
れは、画像編集メモリ内画像５−１とフレームメモリ内
画像６−１との論理和（ＯＲ）を取ることによって得ら
れる。 第７図は、画像データ処理のタイムチャートであるが、
前記のような画像データ処理のタイムチャートは、第７
図（イ）の部分に示されている。 アドレス７０は、画像編集メモリ５にアクセスするため
のアドレスである。データ７３は、画像編集メモリ５よ
りＣＰＵ　１によって読み出されたデータであり、第６
図の画像編集メモリ内画像５−１のある部分に相当する
。 アドレス７１は、フレームメモリ６にアクセスするため
のアドレスである。データ７４はフレームメモリ６より
ＣＰＵＩによって読み出されたデータであり、第６図の
フレームメモリ内画像６−１のある部分に相当する。 アドレス７２は、フレームメモリ６にアクセスするため
のアドレスである。データ７５は、フレームメモリ６に
書き込むための合成データであり、第６図の合成画像６
−３のある部分に相当する。 データの読み出しは、ＣＰＵ１画像編集メモリ５および
フレームメモリ６に個別にアクセスしてでないと行えな
い関係上、同時に並行して行うことは出来ない。

【発明が解決しようとする課題】

しかしながら、前記した従来の画像処理装置には、次の
ような問題点があった。 第１の問題点は、画像データの転送が、例えば第５図の
点線矢印で示すように、システムバス４を占有して行わ
れるので、その間、ＣＰｔＪ　１は他の処理を行うこと
が出来ないという点である。 データの転送は、マルチウィンドウ等では特に頻繁に行
われるので、他の処理も頻繁に停止させられ、結局、画
像処理装置全体の処理が遅くなる。 第２の問題点は、第７図（イ）に示したように、フレー
ムメモリ６に合成データを書き込むまでに、リードサイ
クル２つとライトサイクル１つの合計３サイクルの時間
が、どうしてもかかってしまい、これが高速化を阻む１
つの原因となっているという点である。 本発明は、以上のような問題点を解決することを課題と
するものである。

【課題を解決するための手段】

前記課題を解決するため、本発明では、ＣＰＵがプログ
ラムメモリ内のプログラムの命令により画像を生成する
画像編集メモリと、該画像編集メモリのデータが転送さ
れ表示画面に対応した画像データが展開されるフレーム
メモリと、該画像データを表示制御装置を経て表示する
ディスプレイとを有する画像処理装置において、前記画
像編集メモリおよび前記フレームメモリと専用アドレス
バスおよび専用データバスでつながれ、両者から並行し
てデータを読み出せると共に、読み出したデータを合成
して前記フレームメモリに書き込むことが出来る転送制
御装置を具えることとした。

【作　　用】

本発明で新設した転送制御装置は、画像編集メモリおよ
びフレームメモリと専用のアドレスバス。 データバスで結ばれているので、システムバスを経由す
ることなくデータの転送を行うことが可能となる。その
ため、転送中であってもＣＰＵはシステムハスを使うこ
とが出来、他の処理を行うことが出来るようになる。 また、画像編集メモリで新たに生成した画像と、フレー
ムメモリに既に展開されている画像とを合成する場合、
転送制御装置は画像編集メモリとフレームメモリより同
時に並行して画像を読み出すことが出来るので、時間を
違えてでないと読み出せなかった従来例に比し、処理時
間が短くすることが可能となる。

【実　施　例】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 〔全体構成〕 第１図に、本発明にかかわる画像処理装置の要部のブロ
ック構成を示す。符号は第５図のものに対応し、９は転
送制御装置である。 第５図の従来例と異なる点は、画像編集メモリ５とフレ
ームメモリ６とを結ぶ転送制御装置９を新たに設け、シ
ステムバス４を通ることなく画像データの転送を行える
ようにした点である。転送制御装置９の新設に伴い、画
像編集メモリ５およびフレームメモリ６の構成も従来と
は若干具なったものとなる。 〔転送制御装置９について〕 第２図に、本発明における転送制御装置９の詳細構成を
示す。符号は第１図のものに対応し、１１は転送制御回
路、１２．１３はアドレスレジスタ、１４〜２０は信号
線、２１．２２はアドレスバス、２３〜２５はデータバ
ス、２６は演算部、２７はラッチゲート部である。 転送制御回路１１は、システムバス４と接続されており
、ＣＰＵＩより例えば次のような情報を受は取り、転送
を開始する。即ち、■画像編集メモリ５から読み出すデ
ータのアドレス（画像編集メモリ５上の転送開始アドレ
ス）、■フレームメモリ６から読み出すデータのアドレ
ス（フレームメモリ６上の転送開始アドレス）、■合成
データを書き込むフレームメモリ６のアドレス（フレー
ムメモリ６上の転送先アドレス）および■転送サイズ等
である。転送動作の開始指令を受けると、以後は自ら各
部に信号を発して転送動作を制御する。 アドレスレジスタ１２．１３は、それぞれ画像編集メモ
リ５．フレームメモリ６にアクセスするアドレスを一時
蓄えておくレジスタである。各アドレスは、それぞれア
ドレスバス２１．２２を通って画像編集メモリ５．フレ
ームメモリ６へ送られる。 画像編集メモリ５からは画像データを読み出すだけであ
るからライト信号は送られず、信号線１４を通ってリー
ド信号ＲＤが送られる。画像編集メモリ５のデータは、
データバス２３を通って演算部２６に読み出される。 フレームメモリ６に対しては、データ合成を行う必要が
ある場合にはデータの読み出しを行い、合成後に書き込
みを行う。従って、転送制御回路１１からフレームメモ
リ６へは、信号線１７を通ってリード信号ＲＤが送られ
ると共に、信号線１８を通ってライト信号ＷＲが送られ
るようにされている。 なお、信号線１９の転送指令信号ＸＦＥＲ，信号線２０
の表示指令信号Ｄ’ｌＳＰについては後に詳しく説明す
るが、第４図の各セレクタのセレクト信号として使用さ
れる。 フレームメモリ６のデータは、データバス２５およびデ
ータバス２４を通って、演算部２６に読み出される。演
算部２６で、画像成葉メモリ５からのデータと合成され
（例、論理和ＯＲの演算をする）、ラッチゲート部２７
へ送られる。もし、合成する必要がなく、単に画像編集
メモリ５のデータをフレームメモリ６へ転送するだけで
良い場合には、演算部２６での演算は、データノ＼ス２
３からのデータをそのままの状態でラッチゲート部２７
へ送る演算（例、「０」とのＯＲを取る）が行われる。 信号線１５を通ってランチゲート部２７へ送られる信号
は、データをラッチするラッチクロック信号である。ラ
ッチしたデータは、信号線１６を通って出カイ享−プル
信号ＪｉｉＢが入力された時、データバス２５を通って
出力され、フレームメモＩ７６へ送られる。 〔フレームメモリ６について〕 第４図は、本発明におけるフレームメモリ６の詳細構成
を示す図である。符号は第１図、第２図のものに対応し
、３０．３１は信号線、３２ばアドレスバス、３３はデ
ータバス、３４はアドレスバス、３５〜３７はセレクタ
、３８．３９は信号線、４０はメモリ、４１はデータバ
スである。 フレームメモリ６の主体をなすのは、メモリ４０である
。これへのリード信号ＲＤ、　　ライト信号ＷＲはセレ
クタ３Ｇを介して送られ、アドレス信号はセレクタ３５
を介して送られ、データはセレクタ３７を介して出し入
れされる。 セレクタ３５，３６．３７は、３！Ｍの入力から１組を
選択するセレクタであり、そのセレクト信号は、転送指
令信号ＸＦＥＲ（χＦＥＲ・・・Ｔｒａｎｓｆｅｒ）と
表示指令信号Ｄ　Ｉ　Ｓ　Ｐ　（ＤＴＳＰ−ＤｉｓｐＩ
ａＶ）の２ビツトから成っている。３＆ｌＩの人力を区
別しなければならないので、２ビツトが必要とされる。 第３図は、表示指令信号ＤＩＳＰと転送指令信号ＸＦＥ
Ｒとの組み合わせと、動作内容を説明する図である。Ｄ
ＩＳＰ＝１という信号は、表示制御装置７を経て表示を
行うという意味を持ち、ＸＦＥＲ＝　１という信号は、
画像編集メモリ５→フレームメモリ６へのデータの転送
を行うという意味を持つ。 （Ａ）信号の組み合わせが（０，０）の時この時は、画
像編集メモリ５からフレームメモリ６へのデータの転送
も行わず、表示制御装置７を経ての画像の表示も行わな
い時である。つまり、転送１表示に関しては「休止」し
ている。 この場合には、フレームメモリ６はシステムハス４と接
続される。従って、セレクタ３５にてはシステムバス４
と通ずるアドレスバス３２が選択され、セレクタ３６に
てはシステムバス４からの信号線３０（リード信号ＲＤ
）と信号線３１（ライト信号ＷＲ）との組が選択され、
セレクタ３７にてはシステムバス４に通ずるデータバス
３３が選択される。 （Ｂ）信号の組み合わせが（０，１）の時この時は、画
像編集メモリ５→フレームメモリ６へのデータ転送を行
う時である。従って、セレクタ３５にては転送制御装置
９に通ずるアドレスバス２２が選択され、セレクタ３６
にては転送制扉装置９からの信号線１７．１８が選択さ
れ、セレクタ３７にては転送制御装置９に通ずるデータ
バス２５が選択される。 データバス２５を経由して、メモリ４０のデータが第２
図の演算部２６に読み出されたり、あるいは第２図のラ
ッチゲート部２７のデータが第４図のメモリ４０に書き
込まれたりする。 （Ｃ）信号の組み合わせが（１，０）の時この時は、表
示制御装置７を経てディスプレイ８に画像の表示を行う
時である。セレクタ３５にては表示制御装置７に通ずる
アドレスバス３４が選択され、セレクタ３６にては信号
線３８．３９の組が選択され、セレクタ３７にては表示
制御装置７に通ずるデータバス４１が選択される。 なお、信号線３８のライト信号ＷＲは、常に「０」　（
書き込みはしない）とされている。その理由は、表示制
御装置７に関してはメモリ４０のデータを読み出すだけ
であり、表示制御装置７からメモリ４０にデータを書き
込むことはないからである。 （Ｄ）信号の組み合わせが（１，１）の時この組み合わ
せは、画像編集メモリ５→フレームメモリ６へのデータ
の転送をしつつディスプレイ８への表示もせよという意
味になる。しかし、上記の転送を行っている間はまだ表
示すべき画面が完成していないから、表示を行うことは
出来ない。従って、このような組み合わせの信号は、発
しないようにされている。 〔転送動作のまとめ〕 本発明の画像処理装置を構成する各部は以上のように動
作するので、画像編集メモリ５のデータとフレームメモ
リ６のデータとのデータ合成を行う場合であっても、第
２図の演算部２６へのデータの読み出しは、専用のデー
タバス２３．データバス２４（および２５）を通って（
即ち、システムバス４を経由することなく）、同時に並
行して行うことが出来る。 第７図（ロ）は、本発明における転送動作のタイムチャ
ートを示している。同時的に発せられる■の画像編集メ
モリ５へのリード信号（信号線１４）と■のフレームメ
モリ６へのリード信号（信号線１７）により、■の画像
編集メモリ５へのアドレスと、■のフレームメモリ６へ
のアドレスとに存在しているデータがそれぞれ読み出さ
れ、演算部２６で演算されて［相］の合成データが得ら
れる。 この合成データは、■のラッチクロック信号（の立ち上
がり）でラッチゲート部２７にラッチされる。 次に、■のフレームメモリ６へのライト信号と、＠のイ
ネーブル信号線が出され、ラッチされていたデータであ
る■の合成データが、■のフレームメモリ６へのアドレ
スに書き込まれる。 このように、本発明では、１つのリードサイクルと１つ
のライトサイクルの合計２つの処理サイクルで転送を行
うことが出来る。これは、第７図（イ）の従来例と比較
してＩサイクル短く、それだけ転送動作が高速となる。

【発明の効果】

以上述べた如く、本発明の画像処理装置によれば、次の
ような効果を奏する。 ■　転送中でも他の処理を行うことが出来る。 画像編集メモリおよびフレームメモリと専用のアドレス
バス、データバスで結ばれている転送制御装置を設けた
ので、システムバスを経由することなくデータの転送を
行うことが出来るようになった・ そのため、転送中であってもＣＰＵはシステムバスを使
うことが出来、他の処理を行えるので、画像処理装置全
体の処理が高速化される。 ■　転送時間が短縮され、処理が高速化される。 画像編集メモリで新たに生成した画像と、フレームメモ
リに既に展開されている画像とを合成する場合、転送制
御装置は画像編集メモリとフレームメモリより同時に並
行して画像を読み出すことが出来るので、時間を違えて
でないと読み出せなかった従来例に比し、処理時間が短
くなる。

【図面の簡単な説明】

第１図・・・本発明にかかわる画像処理装置の要部のブ
ロック構成図 第２図・・・本発明における転送ｓｉｒ御装置の詳細構
成を示す図 第３図・・・表示指令信号ＤＩＳＰと転送指令信号ＸＦ
ＥＲとの組み合わせと、動作内容を説明する図 第４図・・・本発明におけるフレームメモリの詳細構成
を示す図 第５図・・・従来の画像処理装置の要部のブロック構成
図 第６図・・・画像の合成の様子を示す間第７図・・・画
像データ処理のタイムチャート図において、１はＣＰＵ
、２はプログラムメモリ、３は入出力インタフェース、
４はシステムバス、５は画像編集メモリ、５−１は画像
編集メモリ内画像、５−２は円形、６はフレームメモリ
、６−１はフレームメモリ内画像、６−２は三角形、６
−３は合成画像、７は表示ＩＩＩＷｊ装置、８はディス
プレイ、９は転送制御装置、１１は転送制御回路、１２
．１３はアドレスレジスタ、１４〜２０は信号線、２１
．２２はアドレスバス、２３〜２５はデータバス、２６
は演算部、２７はランチゲート部、３０．３１は信号線
、３２はアドレスバス、３３はデータバス、３４はアド
レスバス、３５〜３７はセレクタ、３８．３９は信号線
、４０はメモリ、４１はデータバスである。 特許出願人　　　冨士ゼロックス株式会社代理人弁理士
　　本　庄　冨　雄 第１図 第２図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. ＣＰＵ（中央演算処理装置）がプログラムメモリ内のプ
   ログラムの命令により画像を生成する画像編集メモリと
   、該画像編集メモリのデータが転送され表示画面に対応
   した画像データが展開されるフレームメモリと、該画像
   データを表示制御装置を経て表示するディスプレイとを
   有する画像処理装置において、前記画像編集メモリおよ
   び前記フレームメモリと専用アドレスバスおよび専用デ
   ータバスでつながれ、両者から並行してデータを読み出
   せると共に、読み出したデータを合成して前記フレーム
   メモリに書き込むことが出来る転送制御装置を具えたこ
   とを特徴とする画像処理装置。