JPH04188320A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04188320A JPH04188320A JP2319128A JP31912890A JPH04188320A JP H04188320 A JPH04188320 A JP H04188320A JP 2319128 A JP2319128 A JP 2319128A JP 31912890 A JP31912890 A JP 31912890A JP H04188320 A JPH04188320 A JP H04188320A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- alu
- multiplexer
- operation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010606 normalization Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタルシグナルプロセッサ（ＤＳＰ）等
のマイクロコンピュータに関し、特にそのビット操作を
高速で行えるようにしたものに関するものである。
のマイクロコンピュータに関し、特にそのビット操作を
高速で行えるようにしたものに関するものである。
従来のマイクロコンピュータは、あるデータの特定のビ
ットをマスク、セット、リセット、チェンジする場合、
算術論理演算器（以下ＡＬＵと称す）を使用している。
ットをマスク、セット、リセット、チェンジする場合、
算術論理演算器（以下ＡＬＵと称す）を使用している。
次にその動作について説明する。
通常ＡＬＵには、ＡＮＤあるいはＯＲのような論理演算
機能がある。今、入力データが４ビツトであるとする。
機能がある。今、入力データが４ビツトであるとする。
例えば入力データが０１０１であるとし、下位２ビツト
のマスクまたはリセットを行うには、参照データ】１０
０とのＡＮＤ処理をすれば０１００となり、下位２ビツ
トが００となる。同様に下位２ビツトをセットする場合
は参照データ００１１とのＯＲ処理をすれば０１１１と
なり、下位２ビツトが１１となる。また同様に下位２ビ
ツトのチェンジする場合は参照データ００１１とのＥＸ
ＯＲ処理をすれば０１１０となり、下位２ビツトがＩＯ
となる。
のマスクまたはリセットを行うには、参照データ】１０
０とのＡＮＤ処理をすれば０１００となり、下位２ビツ
トが００となる。同様に下位２ビツトをセットする場合
は参照データ００１１とのＯＲ処理をすれば０１１１と
なり、下位２ビツトが１１となる。また同様に下位２ビ
ツトのチェンジする場合は参照データ００１１とのＥＸ
ＯＲ処理をすれば０１１０となり、下位２ビツトがＩＯ
となる。
従来のマイクロコンピュータは、以上のように構成され
ているので、ビット操作を行うにはＡＬＵを用いていた
ため、ビット操作自体に１命令必要としてしまい、効率
が悪いという問題点があった。
ているので、ビット操作を行うにはＡＬＵを用いていた
ため、ビット操作自体に１命令必要としてしまい、効率
が悪いという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、データ演算の後の流れとともにビット処理理
が可能なマイクロコンピュータを得ることを目的とする
。
たもので、データ演算の後の流れとともにビット処理理
が可能なマイクロコンピュータを得ることを目的とする
。
この発明に係るマイクロコンピュータは、例えばＡＬＵ
や乗算器やバレルシフタの後段に専用のピッ１ル操作器
を設けたものである。
や乗算器やバレルシフタの後段に専用のピッ１ル操作器
を設けたものである。
この発明においては、例えばＡＬＵや乗算器やバレルシ
フタの後段に専用のピット操作器を設けることにより、
他の演算の流れとともにビット処理をすることができる
。
フタの後段に専用のピット操作器を設けることにより、
他の演算の流れとともにビット処理をすることができる
。
以下、この発明の一実施例を図について説明する。
図面は本発明の一実施例によるマイクロコンピュータの
ブロック構成を示す。
ブロック構成を示す。
図において、１はＡＬＵ、２はバレルシフタ、３は乗算
器、４はマルチプレクサ、５はヒツト操作器である。
器、４はマルチプレクサ、５はヒツト操作器である。
次に動作について説明する。例えばＡＬＵで演算したデ
ータの特定のビットを操作する場合は、Ａ、ＬＵ１→マ
ルチプレクサ４→ビット操作器５の順でバスを通る。こ
れによってＸ＋ＹやＸ−Ｙのデータをそのままビット処
理できる。同様にバレルシフタ２→マルチプレクサ４→
ビット操作器５のバスを用いれば、算術シフ１〜や論理
シフｌ−したデータのピット処理、乗算器３→マルチプ
レクザ４→ビット操作器５のバスを用いればＸ＊ＹやＸ
２のデータのビット処理や正規化が行える。
ータの特定のビットを操作する場合は、Ａ、ＬＵ１→マ
ルチプレクサ４→ビット操作器５の順でバスを通る。こ
れによってＸ＋ＹやＸ−Ｙのデータをそのままビット処
理できる。同様にバレルシフタ２→マルチプレクサ４→
ビット操作器５のバスを用いれば、算術シフ１〜や論理
シフｌ−したデータのピット処理、乗算器３→マルチプ
レクザ４→ビット操作器５のバスを用いればＸ＊ＹやＸ
２のデータのビット処理や正規化が行える。
このように本実施例では、ＡＬＵ、乗算器あるいはバレ
ルシフタの後段に専用のビット操作器を設けたので、他
の演算の流れとともにピット処理か可能であり、それに
よって、全体の命令数の削減や複数回くり返しの場合の
スループットの向上等が得られる。
ルシフタの後段に専用のビット操作器を設けたので、他
の演算の流れとともにピット処理か可能であり、それに
よって、全体の命令数の削減や複数回くり返しの場合の
スループットの向上等が得られる。
以上のように、この発明に係るマイクロコンピュータに
よれば、ＡＬＵ、乗算器あるいはバレルシフタ等の複数
のデータ演算器の後段に専用のビ・ｙｌ・操作器を設け
たので、他の演算の流れとともにビット処理が可能であ
り、それによって、全体の命令数の削減や複数回くり返
しの場合のスループットの向上等が得られる効果かある
。
よれば、ＡＬＵ、乗算器あるいはバレルシフタ等の複数
のデータ演算器の後段に専用のビ・ｙｌ・操作器を設け
たので、他の演算の流れとともにビット処理が可能であ
り、それによって、全体の命令数の削減や複数回くり返
しの場合のスループットの向上等が得られる効果かある
。
図面はこの発明の一実施例によるマイクロコンピュータ
の構成を示すブロック図である。 図において、１はＡＬＵ、２はバレルシフタ、３は乗算
器、４はマルチプレクサ、５はピット操作器である。 なお図中同一符号は同−又は相当部分を示す。
の構成を示すブロック図である。 図において、１はＡＬＵ、２はバレルシフタ、３は乗算
器、４はマルチプレクサ、５はピット操作器である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）マイクロコンピュータにおいて、 複数のデータバスからデータをとりこめる複数のデータ
演算器と、 上記複数のデータ演算器の出力から１つのデータを選択
するマルチプレクサと、 上記マルチプレクサの出力をデータの入力とするビット
操作器とを備えたことを特徴とするマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319128A JPH04188320A (ja) | 1990-11-22 | 1990-11-22 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319128A JPH04188320A (ja) | 1990-11-22 | 1990-11-22 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188320A true JPH04188320A (ja) | 1992-07-06 |
Family
ID=18106776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2319128A Pending JPH04188320A (ja) | 1990-11-22 | 1990-11-22 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674256A1 (de) * | 1993-02-12 | 1995-09-27 | Deutsche ITT Industries GmbH | Verfahren zur Beschleunigung der Datenverarbeitung eines Signalprozessors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213937A (ja) * | 1989-02-15 | 1990-08-27 | Hitachi Ltd | データ処理装置 |
-
1990
- 1990-11-22 JP JP2319128A patent/JPH04188320A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213937A (ja) * | 1989-02-15 | 1990-08-27 | Hitachi Ltd | データ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674256A1 (de) * | 1993-02-12 | 1995-09-27 | Deutsche ITT Industries GmbH | Verfahren zur Beschleunigung der Datenverarbeitung eines Signalprozessors |
| US5465225A (en) * | 1993-02-12 | 1995-11-07 | Deutsche Itt Industries Gmbh | Method of increasing the data-processing speed of a signal processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2674754B2 (ja) | バレル・シフタ | |
| US4393468A (en) | Bit slice microprogrammable processor for signal processing applications | |
| US7350054B2 (en) | Processor having array of processing elements whose individual operations and mutual connections are variable | |
| JPH0431411B2 (ja) | ||
| EP0136174A2 (en) | Enhanced alu test hardware | |
| EP0068109B1 (en) | Arithmetic and logic unit processor chips | |
| KR100222032B1 (ko) | 디지탈 신호 처리기에서의 2배 정밀도 곱셈연산 수행방법 | |
| US5081607A (en) | Arithmetic logic unit | |
| JPH04188320A (ja) | マイクロコンピュータ | |
| US6516332B1 (en) | Floating point number data processing means | |
| US4007439A (en) | Select high/low register method and apparatus | |
| JPH0814816B2 (ja) | 並列計算機 | |
| EP0438126A2 (en) | Pipeline type digital signal processing device | |
| US6122730A (en) | "Test under mask high" instruction and "Test under mask low" instruction executing method and apparatus | |
| JPS62249227A (ja) | シフト装置 | |
| JPH04312118A (ja) | 演算回路 | |
| JPS607531A (ja) | 論理シミユレ−シヨン装置 | |
| JP2654062B2 (ja) | 情報処理装置 | |
| JPH0266625A (ja) | データ処理装置 | |
| JP2737673B2 (ja) | 監視装置 | |
| KR19990061571A (ko) | 디지털 신호 처리기의 연산장치 | |
| JPS62259134A (ja) | シフト装置 | |
| JPS6220025A (ja) | パイプライン方式 | |
| JPH0421125A (ja) | 演算処理装置 | |
| JPH03149656A (ja) | 演算回路 |