JPH0418748A - Lead frame for ceramic package - Google Patents
Lead frame for ceramic packageInfo
- Publication number
- JPH0418748A JPH0418748A JP12261790A JP12261790A JPH0418748A JP H0418748 A JPH0418748 A JP H0418748A JP 12261790 A JP12261790 A JP 12261790A JP 12261790 A JP12261790 A JP 12261790A JP H0418748 A JPH0418748 A JP H0418748A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- gas
- inner leads
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 8
- 238000002844 melting Methods 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 15
- 238000007789 sealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体チップをセラミックパッケージに気密
的に封止する際に外部端子として使用するセラミックパ
ッケージ用リードフレームに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a lead frame for a ceramic package used as an external terminal when a semiconductor chip is hermetically sealed in a ceramic package.
(従来の技術)
半導体装置において、半導体チップ上に設けられる各電
極パッドは、一般に設計方法等によって縦と横との配列
が異なり、長さ方向に沿った配列における隣り合う各電
極間のピッチと幅方向に沿った配列における隣り合う各
電極間のピッチにばらつきがあった。そして、半導体チ
ップを設計した後に、この半導体チップ上の各電極パッ
ドの配置位置等に対応させたリードフレームを外部端子
としたセラミックパッケージを設計し、このパッケージ
で半導体チップを気密的に封止することが一般に行われ
ていた。(Prior Art) In a semiconductor device, each electrode pad provided on a semiconductor chip generally has a different vertical and horizontal arrangement depending on the design method, etc., and the pitch between adjacent electrodes in the arrangement along the length direction is different. There were variations in the pitch between adjacent electrodes in the array along the width direction. After designing the semiconductor chip, a ceramic package is designed with a lead frame as an external terminal corresponding to the placement position of each electrode pad on the semiconductor chip, and the semiconductor chip is hermetically sealed in this package. This was commonly done.
このため、上記外部端子として使用されるリードフレー
ムは、一般に第3図及び第4図に示すように構成されて
いた。For this reason, lead frames used as the external terminals have generally been constructed as shown in FIGS. 3 and 4.
即ち、例えばガラス封止型セラミックパッケージは、セ
ラミック基板1の表面に低融点ガラスを印刷し溶融させ
て該表面にリードフレーム2′を固着することによって
構成されるのであるが、下記のように、このパッケージ
にマウントする半導体チップの各電極パッドの位置に対
応させるため、このリードフレーム2′の長さ方向に沿
った各インナーリード2′ a、28′間に形成される
隙間の間隔P1′と幅方向に沿った各インナーリード2
b’ 、2b’間に形成される間隔P 2 ’ との間
は、ある程度は均一となるようなされていたものの、特
に四隅部におけるインナーリード2′ a。That is, for example, a glass-sealed ceramic package is constructed by printing and melting low-melting glass on the surface of a ceramic substrate 1 and fixing a lead frame 2' to the surface, as described below. In order to correspond to the positions of the electrode pads of the semiconductor chip mounted on this package, the interval P1' of the gap formed between each inner lead 2'a, 28' along the length direction of this lead frame 2' is Each inner lead 2 along the width direction
Although the distance P 2 ' formed between the inner leads 2' and 2b' was made to be uniform to some extent, the distance between the inner leads 2' and the inner leads 2'a, especially at the four corners.
2’ b間に形成される間隔P3′はかなり広くなっ
ていた。The distance P3' formed between 2' and 2'b was considerably wide.
そして、このセラミック基板1のほぼ中央に形成された
キャビティ3に半導体チップ(図示せず)をマウントペ
ーストを介して固定し、リードフレーム2′の各インナ
ーリード2r a、2t bと半導体チップの各電
極パッドとをAg線等のボンディングワイヤにより電気
的に接続した後、キャップ(図示せず)を被せ、約45
0℃程度の炉を通して」1下のガラスを溶融させること
によって、セラミックパッケージで半導体チップを気密
封止した半導体装置が構成されていた。Then, a semiconductor chip (not shown) is fixed to a cavity 3 formed approximately at the center of this ceramic substrate 1 via mounting paste, and each inner lead 2r a, 2t b of the lead frame 2' and each of the semiconductor chip After electrically connecting the electrode pads with bonding wires such as Ag wires, cover with a cap (not shown) and
A semiconductor device was constructed in which a semiconductor chip was hermetically sealed in a ceramic package by melting the underlying glass in a furnace at approximately 0°C.
ここに、上記のように熱をかけて上下のガラスを溶融さ
せることによってパッケージ内に収納した半導体チップ
を気密封止する際に、半導体チップを固定しているマウ
ントペーストからガスが発生するが、この発生したガス
に対する対策としては、主にマウントペースト自体によ
って対処することが一般に行われていた。Here, when the semiconductor chip housed in the package is hermetically sealed by applying heat to melt the upper and lower glass as described above, gas is generated from the mounting paste that fixes the semiconductor chip. As a countermeasure against the generated gas, it has generally been the case that the mounting paste itself is used as a countermeasure.
(発明が解決しようとする課題)
しかしながら、半導体チップサイズの大型化、多ピン化
に伴って、パッケージサイズが大型化し、半導体チップ
を固定するためのマウントペーストの量も増大する傾向
にある。このため、このマウントペーストから発生する
ガスの圧力も次第に大きくなる。そして、このように熱
をかけて気密封止する際に発生するパッケージの内部の
ガスの圧力が高まると、このガスが一番広い場所、即ち
上記特に四隅部におけるインナーリード2′a2’ b
間の間隔P3′から流出しようとし、ここに位置するガ
ラスがひけてシール不良を起し、均一な封止を妨げる等
の悪影響を及ぼし、生産性や歩留まりの低下してしまう
といった問題が顕著化するようになってきた。(Problems to be Solved by the Invention) However, as the semiconductor chip size increases and the number of pins increases, the package size tends to increase and the amount of mounting paste for fixing the semiconductor chip also tends to increase. Therefore, the pressure of the gas generated from this mounting paste also gradually increases. Then, when the pressure of the gas inside the package that is generated when the package is hermetically sealed by applying heat increases, this gas spreads to the inner leads 2'a2'b in the widest areas, especially the four corners.
The glass tends to flow out from the gap P3' between them, and the glass located there sinks, causing sealing defects, causing negative effects such as preventing uniform sealing, and causing problems such as a decrease in productivity and yield. I've come to do it.
即ち、従来の一般的なセラミックパッケージにおいては
、その大型化に伴ってマウントペーストにより発生する
ガスの影響によるシール不良をマウントペースト自体で
対処することが次第に困難となってきた。That is, as conventional ceramic packages have become larger, it has become increasingly difficult to use the mounting paste itself to deal with sealing failures caused by gases generated by the mounting paste.
本発明は上記に鑑み、リードフレーム自体に改良を加え
ることにより、ガスが原因となるシール不良を防止し、
生産性及び歩留まりを向上させるようにしたものを提供
することを目的とする。In view of the above, the present invention improves the lead frame itself to prevent seal failure caused by gas.
The purpose is to provide a product that improves productivity and yield.
(課題を解決するための手段)
上記目的を達成するため、本発明に係るセラミックパッ
ケージ用リードフレームは、半導体チ・ンプをセラミッ
クパッケージ内に気密的に封止する際に外部端子として
使用するセラミックバ・ンケージ用リードフレームにお
いて、リードフレームの互いに隣り合う各インナーリー
ド間に形成される各隙間の間隔をその全周に亘ってほぼ
等しくしたものである。(Means for Solving the Problems) In order to achieve the above object, a lead frame for a ceramic package according to the present invention is a ceramic package that is used as an external terminal when a semiconductor chip is hermetically sealed in a ceramic package. In a lead frame for a bankage, the intervals between the gaps formed between adjacent inner leads of the lead frame are approximately equal over the entire circumference.
(作 用)
上記構成の本発明によれば、半導体チップをマウントし
キャップを被せた後に熱をかけて気密封止する際にマウ
ントペーストから発生するガスは、リードフレームの互
いに隣り合う各インナーリード間に形成される各等しい
間隔の隙間から均一に流出しようとするようになり、こ
れによってインナーリード間に形成される隙間の一部の
ガス圧が高くなってしまうことをリードフレーム自体に
よって防止してセラミック基板とキャップとの間のシー
ル不良を防止することができる。(Function) According to the present invention having the above configuration, the gas generated from the mounting paste when the semiconductor chip is mounted and covered with a cap and then heat-hermetically sealed is removed from each inner lead of the lead frame adjacent to each other. The lead frame itself prevents the gas from flowing out uniformly from the equally spaced gaps formed between the inner leads, and thereby increasing the gas pressure in some of the gaps formed between the inner leads. This makes it possible to prevent seal failure between the ceramic substrate and the cap.
(実施例)
以下、本発明の一実施例を第1図及び第2図を参照して
説明する。(Example) An example of the present invention will be described below with reference to FIGS. 1 and 2.
同図は、上記従来例と同様にガラス封止型セラミックパ
ッケージであるサーブイブタイプパッケージ(Cerd
ip Type Package)に使用した例を示す
もので、セラミックパッケージはセラミック基板1の表
面に低融点ガラスを印刷し溶融させて該表而にリードフ
レーム2を固着することによって構成されている。This figure shows a Cerve type package (Cervive type package) which is a glass-sealed ceramic package similar to the conventional example above.
The ceramic package is constructed by printing low-melting glass on the surface of a ceramic substrate 1, melting it, and fixing a lead frame 2 to the surface.
そして、このリードフレーム2は、その長さ方向に沿っ
た各インナ−リード2a、2a間に形成される隙間の間
隔P1と、幅方向に沿った各インナ−リード2b、2b
間に形成される間隔P2とが等し2くなる(P1=P2
)よう、更に四隅部に位置する各インナ−リード2a、
2b間に形成される間隔P3も、上記各間隔P1.P2
と等しくなる(Pl−P2=P3’)よう構成されてい
る。This lead frame 2 has a gap interval P1 formed between each inner lead 2a, 2a along its length direction, and a gap P1 formed between each inner lead 2b, 2b along its width direction.
The interval P2 formed between them is equal to 2 (P1=P2
), and each inner lead 2a located at the four corners,
The interval P3 formed between the intervals P1 and 2b is also the same as each interval P1. P2
(Pl-P2=P3').
即ち、長さ方向に沿って配置されて端部に位置するイン
ナーリード2aまたは幅方向に沿って配置されて端部に
位置するインナーリード2bの一方のインナーリード(
図では、幅方向に沿って配置されて端部に位置するイン
ナーリード2b)の幅を広くするとともに、他の方向ま
で延出するようにして、この隅部に隙間が生じないよう
になされている。That is, one of the inner leads 2a arranged along the length direction and located at the ends or the inner leads 2b arranged along the width direction and located at the ends (
In the figure, the width of the inner leads 2b) arranged along the width direction and located at the ends is widened, and the inner leads 2b) are extended in other directions so that there are no gaps in the corners. There is.
即ち、従来において一般に生じる、比較的幅の広い隅部
におけるインナーリード間の隙間を、リドフレーム2の
インナーリード2aまたは2bで閉塞してこの隙間が生
じないようなされている。That is, the gaps between the inner leads at the relatively wide corners, which generally occur in the prior art, are closed by the inner leads 2a or 2b of the lid frame 2, so that such gaps do not occur.
そして、このセラミック基板1のほぼ中央に形成された
キャビティ3に半導体チップ(図示せず)をマウントペ
ーストを介して固定し、リードフレーム2の各インナー
リード2a、2bと半導体チップの各電極パッドをAg
線等のボンディングワイヤ等により電気的に接続した後
、キャップ(図示せず)を被せ、約450℃程度の炉を
通して上下のガラスを溶融することによって気密封止し
て半導体装置を構成するのである。Then, a semiconductor chip (not shown) is fixed to a cavity 3 formed approximately in the center of this ceramic substrate 1 via mounting paste, and each inner lead 2a, 2b of the lead frame 2 and each electrode pad of the semiconductor chip are connected to each other. Ag
After making electrical connections using bonding wires, etc., a cap (not shown) is placed on the cap, and the glass on the top and bottom is melted in a furnace at about 450°C to seal hermetically to form a semiconductor device. .
この半導体チップをマウントしキャップを被せた後に熱
をかけて気密封止する際にマウントペーストからガスが
発生するが、このガスはリードフレーム2の互いに隣り
合う各インナーリード2a。Gas is generated from the mounting paste when the semiconductor chip is mounted, covered with a cap, and hermetically sealed by applying heat.
2a、2b、2b及び2a、2b間に形成される各等し
い隙間P1.P2.P3 (Pl−p2−P3)から均
一に流出しようとするようになる。2a, 2b, 2b and each equal gap P1 formed between 2a, 2b. P2. It will try to flow out uniformly from P3 (Pl-p2-P3).
これによって、ガスの流出しようとする力を均等に分散
させて、インナーリード2a、2a、2b2b及び2a
、2b間に形成される隙間の一部のガス圧が高くなって
しまうことをリードフレーム2によって防止してセラミ
ック基板1とキャップとの間のシール不良を防止するこ
とができる。As a result, the force of the gas trying to flow out is evenly distributed, and the inner leads 2a, 2a, 2b2b and 2a
The lead frame 2 prevents the gas pressure from increasing in a part of the gap formed between the ceramic substrate 1 and the cap, thereby preventing seal failure between the ceramic substrate 1 and the cap.
なお、上記実施例は、ガラス封止型セラミックDIPタ
イプのパッケージに使用した例を示しているが、ガラス
封止型セラミックパッケージ全般を含め、ガスによるシ
ール不良が懸念されるセラミックパッケージに使用でき
ることは勿論である。Note that the above example shows an example of use in a glass-sealed ceramic DIP type package, but it cannot be used for any ceramic package where sealing failure due to gas is a concern, including glass-sealed ceramic packages in general. Of course.
〔発明の効果〕
本発明は、上記のような構成であるので、セラミックパ
ッケージに熱をかけてこの内部に収納した半導体チップ
を気密封止する際にマウントペーストより発生するガス
の流出しようとする力の偏りを、リードフレームによっ
て防止してセラミック基板とキャップとの間にシール不
良が発生してしまうことを防止し、生産性及び歩留まり
を向上させることができる。[Effects of the Invention] Since the present invention has the above-mentioned configuration, the gas generated from the mounting paste tends to flow out when the ceramic package is heated and the semiconductor chip housed inside is hermetically sealed. The bias in force is prevented by the lead frame, thereby preventing seal failure between the ceramic substrate and the cap, thereby improving productivity and yield.
しかも、従来のセラミックパッケージと同様の工程をそ
のまま使用して半導体装置を構成することができといっ
た効果がある。Moreover, there is an advantage that a semiconductor device can be constructed using the same process as a conventional ceramic package.
第1図及び第2図は本発明の一実施例を示し、第1図は
セラミック基板の上にリードフレームを配置した状態の
平面図、第2図は第1図の■部拡大図、第3図は従来例
を示す第1図相当図、第4図は第3図の■部拡大図であ
る。
1・・・セラミック基板、2・・・リードフレーム、2
a、2b・・・インナーリード、3・・・キャビティ。1 and 2 show an embodiment of the present invention. FIG. 1 is a plan view of a lead frame placed on a ceramic substrate, FIG. 2 is an enlarged view of the FIG. 3 is a diagram corresponding to FIG. 1 showing a conventional example, and FIG. 4 is an enlarged view of the section ■ in FIG. 1...Ceramic substrate, 2...Lead frame, 2
a, 2b...inner lead, 3...cavity.
Claims (1)
止する際に外部端子として使用するセラミックパッケー
ジ用リードフレームにおいて、リードフレームの互いに
隣り合う各インナーリード間に形成される各隙間の間隔
をその全周に亘ってほぼ等しくしたことを特徴とするセ
ラミックパッケージ用リードフレーム。In a lead frame for a ceramic package used as an external terminal when a semiconductor chip is hermetically sealed inside a ceramic package, the interval between each gap formed between each adjacent inner lead of the lead frame is measured around the entire circumference. A lead frame for a ceramic package, characterized in that the lead frame is approximately equal across the length.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2122617A JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2122617A JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0418748A true JPH0418748A (en) | 1992-01-22 |
JP2839641B2 JP2839641B2 (en) | 1998-12-16 |
Family
ID=14840392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2122617A Expired - Lifetime JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2839641B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131632U (en) * | 1982-03-01 | 1983-09-05 | 三菱電機株式会社 | semiconductor equipment |
JPS6242254U (en) * | 1985-08-31 | 1987-03-13 | ||
JPH01150345A (en) * | 1987-12-07 | 1989-06-13 | Mitsubishi Electric Corp | Lead frame |
-
1990
- 1990-05-11 JP JP2122617A patent/JP2839641B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131632U (en) * | 1982-03-01 | 1983-09-05 | 三菱電機株式会社 | semiconductor equipment |
JPS6242254U (en) * | 1985-08-31 | 1987-03-13 | ||
JPH01150345A (en) * | 1987-12-07 | 1989-06-13 | Mitsubishi Electric Corp | Lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP2839641B2 (en) | 1998-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002118207A (en) | Semiconductor package and method for manufacturing the same | |
JPS5992556A (en) | Semiconductor device | |
JPH0418748A (en) | Lead frame for ceramic package | |
JPS58143541A (en) | Semiconductor device | |
JPH07211731A (en) | Semiconductor device | |
JPS60210845A (en) | Resin sealed type semiconductor device | |
JPH02250359A (en) | Semiconductor device | |
KR200169976Y1 (en) | Semiconductor package | |
JPH0714973A (en) | Lead frame for semiconductor device | |
JPS63122250A (en) | Semiconductor device | |
JPS607751A (en) | Semiconductor device | |
JPS62179748A (en) | Package for semiconductor device | |
JPH0318046A (en) | Semiconductor device | |
JPS62281436A (en) | Electronic device | |
JPS60223142A (en) | Semiconductor device | |
JPH03129858A (en) | Semiconductor integrated circuit device | |
JPH01238129A (en) | Resin seal type semiconductor device | |
JPH04171966A (en) | Manufacture of semiconductor device | |
JPH01130548A (en) | Semiconductor device | |
JPH0547950A (en) | Package for semiconductor device and sealing method thereof | |
JPS59161844A (en) | Semiconductor device | |
JPS63104458A (en) | Semiconductor device | |
JPH0738032A (en) | Structure of package type semiconductor component | |
JPH01114058A (en) | Resin-sealed semiconductor device | |
JPH04369858A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |