JP2839641B2 - Lead frame for ceramic package - Google Patents
Lead frame for ceramic packageInfo
- Publication number
- JP2839641B2 JP2839641B2 JP2122617A JP12261790A JP2839641B2 JP 2839641 B2 JP2839641 B2 JP 2839641B2 JP 2122617 A JP2122617 A JP 2122617A JP 12261790 A JP12261790 A JP 12261790A JP 2839641 B2 JP2839641 B2 JP 2839641B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- ceramic package
- semiconductor chip
- package
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体チップをセラミックパッケージ内に
気密的に封止する際に外部端子として使用するセラミッ
クパッケージー用リードフレームに関する。The present invention relates to a lead frame for a ceramic package used as an external terminal when a semiconductor chip is hermetically sealed in a ceramic package. .
(従来の技術) 半導体装置において、半導体チップ上に設けられる各
電極パッドは、一般に設計方法等によって縦と横との配
列が異なり、長さ方向に沿った配列における隣り合う各
電極間のピッチと幅方向に沿った配列における隣り合う
各電極間のピッチにばらつきがあった。そして、半導体
チップを設計した後に、この半導体チップ上の各電極パ
ッドの配置位置等に対応させたリードフレームを外部端
子としたセラミックパッケージを設計し、このパッケー
ジで半導体チップを気密的に封止することが一般に行わ
れていた。(Prior Art) In a semiconductor device, each electrode pad provided on a semiconductor chip generally has a different vertical and horizontal arrangement depending on a design method or the like, and a pitch between adjacent electrodes in an arrangement along a length direction. There was variation in the pitch between adjacent electrodes in the array along the width direction. After designing the semiconductor chip, a ceramic package is designed using a lead frame corresponding to the arrangement position of each electrode pad on the semiconductor chip as an external terminal, and the semiconductor chip is hermetically sealed with this package. That was generally done.
このため、上記外部端子として使用されるリードフレ
ームは、一般に第3図及び第4図に示すように構成され
ていた。For this reason, the lead frame used as the external terminal is generally configured as shown in FIG. 3 and FIG.
即ち、例えばガラス封止型セラミックパッケージは、
セラミック基板の表面に低融点ガラスを印刷し溶融させ
て該表面にリードフレーム2′を固着することによって
構成されるのであるが、下記のように、このパッケージ
にマウントする半導体チップの各電極パッドの位置に対
応させるため、このリードフレーム2′の長さ方向に沿
った各インナーリード2′a,2a′間に形成される隙間の
間隔P1′と幅方向に沿った各インナーリード2b′,2b′
間に形成される間隔P2′との間は、ある程度は均一とな
るようなされていたものの、特に四隅部におけるインナ
ーリード2′a,2′b間に形成される間隔P3′はかなり
広くなっていた。That is, for example, a glass-sealed ceramic package is
It is constructed by printing and melting a low melting point glass on the surface of a ceramic substrate and fixing a lead frame 2 'to the surface. As described below, each electrode pad of a semiconductor chip mounted on this package is formed as follows. In order to correspond to the position, the interval P 1 ′ of the gap formed between the inner leads 2 ′ a, 2 a ′ along the length direction of the lead frame 2 ′ and the inner leads 2 b ′, 2b ′
Interval P 2 which is formed between 'between some extent although were such that a uniform, in particular inner lead 2'a at four corners, spacing P 3 formed between 2'b' is considerably wider Had become.
そして、このセラミック基板1のほぼ中央に形成され
たキャビチィ3に半導体チップ(図示せず)をマウント
ペーストを介して固定し、リードフレーム2′の各イン
ナーリード2′a,2′bと半導体チップの各電極パッド
とをAl線等のボンディングワイヤにより電気的に接続し
た後、キャップ(図示せず)を被せ、約450℃程度の炉
を通して上下のガラスを溶融させることによって、セラ
ミックパッケージで半導体チップを気密封止した半導体
装置が構成されていた。Then, a semiconductor chip (not shown) is fixed to a cavity 3 formed substantially at the center of the ceramic substrate 1 via a mount paste, and the respective inner leads 2'a, 2'b of the lead frame 2 'are connected to the semiconductor chip. After electrically connecting each electrode pad with a bonding wire such as an Al wire, a cap (not shown) is covered, and the upper and lower glasses are melted through a furnace at about 450 ° C. Was hermetically sealed.
ここに、上記のように熱をかけて上下のガラスを溶融
させることによってパッケージ内に収納した半導体チッ
プを気密封止する際に、半導体チップを固定しているマ
ウントペーストからガスが発生するが、この発生したガ
スに対する対策としては、主にマウントペースト自体に
よって対処することが一般に行われていた。Here, when the semiconductor chip housed in the package is hermetically sealed by applying heat to melt the upper and lower glass as described above, gas is generated from the mount paste fixing the semiconductor chip, As a countermeasure against the generated gas, it has been generally practiced to use a mount paste itself.
(発明が解決しようとする課題) しかしながら、半導体チップサイズの大型化、多ピン
化に伴って、パッケージサイズが大型化し、半導体チッ
プを固定するためのマウントペーストの量も増大する傾
向にある。このため、このマウントペーストから発生す
るガスの圧力も次第に大きくなる。そして、このように
熱をかけて気密封止する際に発生するパッケージの内部
のガスの圧力が高まると、このガスが一番広い場所、即
ち上記特に四隅部におけるインナーリード2′a,2′b
間の間隔P3′から流出しようとし、ここに位置するガラ
スがひけてシール不良を起し、均一な封止を妨げる等の
悪影響を及ぼし、生産性や歩留まりの低下してしまうと
いった問題が顕著化するようになってきた。(Problems to be Solved by the Invention) However, as the size of the semiconductor chip increases and the number of pins increases, the package size increases, and the amount of mount paste for fixing the semiconductor chip tends to increase. Therefore, the pressure of the gas generated from the mount paste also gradually increases. When the pressure of the gas generated inside the package when airtightly sealed by applying heat is increased, the gas is increased in the widest place, that is, the inner leads 2'a and 2 'at the four corners in particular. b
Attempts to flow out of the gap P 3 ′ between the gaps, and the glass located there will cause poor sealing, impairing uniform sealing, etc., and have a serious problem that productivity and yield will decrease. It has become.
即ち、従来の一般的なセラミックパッケージにおいて
は、その大型化に伴ってマウントペーストにより発生す
るガスの影響によるシール不良をマウントペースト自体
で処理するこが次第に困難となってきた。That is, in a conventional general ceramic package, it has become increasingly difficult to treat sealing failures due to the influence of gas generated by the mount paste with the mount paste itself as the size of the ceramic paste increases.
本発明は上記に鑑み、リードフレーム自体に改良を加
えることにより、ガスが原因となるシール不良を防止
し、生産性及び歩留まりを向上させるようにしたものを
提供することを目的とする。In view of the above, an object of the present invention is to provide a lead frame which is improved by improving the lead frame itself, thereby preventing a defective seal caused by gas and improving productivity and yield.
(課題を解決するための手段) 上記目的を達成するため、本発明に係るセラミックパ
ッケージ用リードフレームは、半導体チップを矩形状の
セラミックパッケージ内に気密的に封止する際に外部端
子として使用するセラミックパッケージ用リードフレー
ムにおいて、リードフレームの互いに隣り合う各インナ
ーリードの先端部の間の間隔をその全周に亘ってほぼ等
しくしたものである。(Means for Solving the Problems) In order to achieve the above object, a lead frame for a ceramic package according to the present invention is used as an external terminal when a semiconductor chip is hermetically sealed in a rectangular ceramic package. In the lead frame for a ceramic package, the intervals between the tips of the adjacent inner leads of the lead frame are substantially equal over the entire circumference.
(作 用) 上記構成の本発明によれば、半導体チップをマウント
しキャップを被せた後に熱をかけて気密封止する際にマ
ウントペーストから発生するガスは、リードフレームの
互いに隣り合う各インナーリード間に形成される各等し
い間隔の隙間から均一に流出しようとするようになり、
これによってインナーリード間に形成される隙間の一部
のガス圧が高くなってしまうことをリードフレーム自体
によって防止してセラミック基板とキャップとの間のシ
ール不良を防止することができる。(Operation) According to the present invention having the above configuration, when the semiconductor chip is mounted and covered with a cap, and then heated and hermetically sealed by applying heat, the gas generated from the mount paste is supplied to each of the inner leads adjacent to each other on the lead frame. Will try to flow evenly through each equally spaced gap formed between them,
As a result, it is possible to prevent the gas pressure in a part of the gap formed between the inner leads from being increased by the lead frame itself, and to prevent poor sealing between the ceramic substrate and the cap.
(実施例) 以下、本発明の一実施例を第1図及び第2図を参照し
て説明する。(Embodiment) An embodiment of the present invention will be described below with reference to FIG. 1 and FIG.
同図は、上記従来例と同様にガラス封止型セラミック
パッケージであるサーディブタイプパッケージ(Cerdip
Type Package)に使用した例を示すもので、セラミッ
クパッケージはセラミック基板1の表面に低融点ガラス
を印刷し溶融させては該表面にリードフレーム2を固着
することによって構成されている。This figure shows a glass packaged ceramic package (Cerdip type package) similar to the above conventional example.
This is an example in which a low melting glass is printed on the surface of a ceramic substrate 1 and melted, and a lead frame 2 is fixed to the surface.
そして、このリードフレーム2は、その長さ方向に沿
った各インナーリード2a,2a間に形成される隙間の間隔P
1と、幅方向に沿った各インナーリード2b,2b間に形成さ
れる間隔P2とが等しくなる(P1=P2)よう、更に四隅部
に位置する各インナーリード2a,2b間に形成される間隔P
3も、上記各間隔P1,P2と等しくなる(P1=P2=P3)よう
構成されている。即ち、長さ方向に沿って配置されて端
部に位置するインナーリード2aまたは幅方向に沿って配
置されて端部に位置するインナーリード2bの一方のイン
ナーリード(図では、幅方向に沿って配置されて端部に
位置するインナーリード2b)の幅を広くするとともに、
他の方向まで延出するようにして、この隅部に隙間が生
じないようになされている。The lead frame 2 has a gap P between the inner leads 2a, 2a along the length direction.
1, the inner leads 2b along the widthwise direction, and the interval P 2 formed between 2b equals (P 1 = P 2) as, each inner lead 2a further located at the four corners, formed between 2b Interval P
3 is also configured to be equal to the intervals P 1 and P 2 (P 1 = P 2 = P 3 ). That is, one of the inner leads 2a located along the length direction and located at the end or the inner leads 2b located along the width direction and located at the end (in the figure, along the width direction). While increasing the width of the inner lead 2b) located and located at the end,
By extending in the other direction, no gap is formed in this corner.
即ち、従来において一般に生じる、比較的幅の広い隅
部におけるインナーリード間の隙間を、リードフレーム
2のインナーリード2aまたは2bで閉塞してこの隙間が生
じないようなされている。That is, the gap between the inner leads at a relatively wide corner, which generally occurs in the related art, is closed by the inner leads 2a or 2b of the lead frame 2 so that the gap does not occur.
そして、このセラミック基板1のほぼ中央に形成され
たキャビチィ3に半導体チップ(図示せず)をマウント
ペーストを介して固定し、リードフレーム2の各インナ
ーリード2a,2bと半導体チップの各電極パッドをAl線等
のボンディングワイヤ等により電気的に接続した後、キ
ャップ(図示せず)を被せ、約450℃程度の炉を通して
上下のガラスを溶融することによって気密封止して半導
体装置を構成するのである。Then, a semiconductor chip (not shown) is fixed to a cavity 3 formed substantially at the center of the ceramic substrate 1 via a mounting paste, and each inner lead 2a, 2b of the lead frame 2 and each electrode pad of the semiconductor chip are connected. After electrically connecting with a bonding wire such as an Al wire, a cap (not shown) is covered, and the upper and lower glasses are melted through a furnace at about 450 ° C. to hermetically seal to form a semiconductor device. is there.
この半導体チップをマウントしキャップを被せた後に
熱をかけて気密封止する際にマウントペーストからガス
が発生するが、このガスはリードフレーム2の互いに隣
り合う各インナーリード2a,2a,2b,2b及び2a,2b間に形成
される各等しい隙間P1,P2,P3(P1=P2=P3)から均一に
流出しようとするようになる。これによって、ガスの流
出しようとする力を均等に分散させて、インナーリード
2a,2a、2b,2b及び2a,2b間に形成される隙間の一部のガ
ス圧が高くなってしまうことをリードフレーム2によっ
て防止してセラミック基板1とキャップとの間のシール
不良を防止することができる。When the semiconductor chip is mounted and covered with a cap and then heated and hermetically sealed, gas is generated from the mount paste. The gas is generated by the inner leads 2a, 2a, 2b, and 2b adjacent to each other on the lead frame 2. and 2a, so attempts to uniformly flowing out from the equal gaps P 1, P 2, P 3 (P 1 = P 2 = P 3) formed between 2b. As a result, the force that causes the gas to flow out is evenly distributed, and the inner lead
2a, 2a, 2b, 2b and a part of the gap formed between 2a, 2b are prevented from increasing in gas pressure by the lead frame 2 to prevent poor sealing between the ceramic substrate 1 and the cap. can do.
なお、上記実施例は、ガラス封止型セラミックDIPタ
イプのパッケージに使用した例を示しているが、ガラス
封止型セラミックパッケージ全般を含め、ガスによるシ
ール不良が懸念されるセラミックパッケージに使用でき
ることは勿論である。Although the above embodiment shows an example in which the present invention is used for a glass-sealed ceramic DIP type package, it can be used for a ceramic package in which sealing failure due to gas is concerned, including general glass-sealed ceramic packages. Of course.
本発明は、上記のような構成であるので、セラミック
パッケージに熱をかけてこの内部に収納した半導体チッ
プを気密封止する際にマウントペーストより発生するガ
スの流出しようとする力の偏りを、リードフレームによ
って防止してセラミック基板とキャップとの間にシール
不良が発生してしまうことを防止し、生産性及び歩留ま
りを向上させることができる。Since the present invention is configured as described above, when the semiconductor package housed in the ceramic package is hermetically sealed by applying heat to the ceramic package, the bias of the force that tends to flow out the gas generated from the mount paste, It is possible to prevent the occurrence of defective sealing between the ceramic substrate and the cap by being prevented by the lead frame, thereby improving the productivity and the yield.
しかも、従来のセラミックパッケージと同様の工程を
そのまま使用して半導体装置を構成することができとい
った効果がある。In addition, there is an effect that the semiconductor device can be configured using the same process as that of the conventional ceramic package as it is.
第1図及び第2図は本発明の一実施例を示し、第1図は
セラミック基板の上にリードフレームを配置した状態の
平面図、第2図は第1図のII部拡大図、第3図は従来例
を示す第1図相当図、第4図は第3図のIV部拡大図であ
る。 1……セラミック基板、2……リードフレーム、2a,2b
……インナーリード、3……キャビティ。1 and 2 show an embodiment of the present invention. FIG. 1 is a plan view showing a state in which a lead frame is arranged on a ceramic substrate. FIG. 2 is an enlarged view of a part II in FIG. 3 is a diagram corresponding to FIG. 1 showing a conventional example, and FIG. 4 is an enlarged view of a part IV in FIG. 1. Ceramic substrate 2. Lead frame 2a, 2b
...... Inner lead, 3 ... Cavity.
フロントページの続き (56)参考文献 特開 平1−150345(JP,A) 実開 昭58−131632(JP,U) 実開 昭62−42254(JP,U) 実公 昭63−5251(JP,Y2) (58)調査した分野(Int.Cl.6,DB名) H01L 23/50 H01L 23/053 - 23/057Continuation of the front page (56) References JP-A-1-150345 (JP, A) JP-A-58-131632 (JP, U) JP-A-62-42254 (JP, U) JP-A-63-5251 (JP) , Y2) (58) Field surveyed (Int. Cl. 6 , DB name) H01L 23/50 H01L 23/053-23/057
Claims (1)
ージ内に気密的に封止する際に外部端子として使用する
セラミックパッケージ用リードフレームにおいて、リー
ドフレームの互いに隣り合う各インナーリードの先端部
の間の間隔をその全周に亘ってほぼ等しくしたことを特
徴とするセラミックパッケージ用リードフレーム。1. A lead frame for a ceramic package which is used as an external terminal when a semiconductor chip is hermetically sealed in a rectangular ceramic package, between a tip portion of each inner lead adjacent to the lead frame. A lead frame for a ceramic package, wherein the intervals are substantially equal over the entire circumference.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2122617A JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2122617A JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0418748A JPH0418748A (en) | 1992-01-22 |
JP2839641B2 true JP2839641B2 (en) | 1998-12-16 |
Family
ID=14840392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2122617A Expired - Lifetime JP2839641B2 (en) | 1990-05-11 | 1990-05-11 | Lead frame for ceramic package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2839641B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131632U (en) * | 1982-03-01 | 1983-09-05 | 三菱電機株式会社 | semiconductor equipment |
JPS6242254U (en) * | 1985-08-31 | 1987-03-13 | ||
JPH01150345A (en) * | 1987-12-07 | 1989-06-13 | Mitsubishi Electric Corp | Lead frame |
-
1990
- 1990-05-11 JP JP2122617A patent/JP2839641B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0418748A (en) | 1992-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2973940B2 (en) | Element resin sealing structure | |
JP3800868B2 (en) | Liquid crystal display | |
JPH08116007A (en) | Semiconductor device | |
US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
JP2839641B2 (en) | Lead frame for ceramic package | |
JPH06204371A (en) | Synthetic resin sealed electronic part and bending method of lead terminal thereof | |
JPH0653266A (en) | Semiconductor device | |
JPS63205249A (en) | Thermal recording head | |
JPH04369858A (en) | Semiconductor device | |
JP3337526B2 (en) | Structure of package type semiconductor parts | |
JP2630299B2 (en) | Semiconductor device | |
JPS60241236A (en) | Semiconductor device | |
JPH0774576A (en) | Piezoelectric vibrator | |
JPS62154763A (en) | Hermetic sealed semiconductor device | |
JP2810551B2 (en) | Semiconductor package | |
KR200169976Y1 (en) | Semiconductor package | |
JPH0287654A (en) | Surface mounting semiconductor device | |
JP2811797B2 (en) | Semiconductor device | |
JPS621239A (en) | Semiconductor device | |
JP2531445B2 (en) | Glass-sealed IC package | |
JPH01140648A (en) | Resin seal type semiconductor device | |
JPH01238129A (en) | Resin seal type semiconductor device | |
JPH07245374A (en) | Lead frame and semiconductor device | |
JPH07120689B2 (en) | Chip on glass substrate | |
JP2803257B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |