JPH04186958A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は副走査方向にｎ個並んだ読み取り素子を主走査
方向に順次走査しながら画像を読み取る方式の、特にフ
ァクシミリ等における画像入力装置に関するものである
。

［従来の技術］ 従来のファクシミリ装置において、画像の入力部（以下
スキャナ）では第３図（Ｃ）に示すようにラスタスキャ
ン方式で画像を読み込んでいた。

たとえばＡ３縦置きの画像を読み取るには、Ａ３短手幅
の２９７闘のラインセンサを副走査方向に走査し、用紙
の上から順に１ラインづつ読み取っていた。読み取った
画像データはファクシミリの規格で決められた余白を両
端に付加され、Ｇ４ファクシミリであればＭＭＲ符号化
により圧縮符号化される。このとき、スキャナの読み取
り動作と符号化処理を同時に行うために、第５図に示す
ダブルラインバッファが用いられている。

その際の画像の走査方式は、書き込み読み出し共にラス
タスキャン方式であった。

［発明が解決しようとしている課題］ しかしながら、上記従来例ではスキャナからの画像の書
き込み走査方式と、符号化処理部による読み出し走査方
式とが異なる場合は扱うことはできなかった。

例えば、以下にその一例を示す、第３図（ａ）に示すス
キャナの画像読み取り走査方式、但し、解像度は４００
ｄｐｉでは、読み取り素子はＹ方向（ヘッド並び方向）
に１２８画素分並んでおり、それをＸ方向（シリアルス
キャン方式）に走査し、これを繰り返すことでＡ３用紙
１ペ一ジ分の画像を読み取る。このとき画像データの並
びは第３図（ｂ）に示したように、Ｙ方向に１２８画素
読み、次にＸ方向に１画素ずらして１２８画素読み、こ
れをＸ方向に４６７６画素まで繰り返す、これをシャト
ルスキャン方式と呼ぶ。

これに対して、ラスタスキャン方式は一般的な走査方式
で、第３図（Ｃ）に示すように、読み取り開始位置から
、Ｘ方向に用紙端まで読み取り、次にＹ方向に１画素ず
らして、ｌライン読み取り、これを順次繰り返す方式で
ある。

このため、スキャナにシャトルスキャン方式のものを用
いた場合は、符号化処理部と画像の走査方向が異なるた
めに、従来の書き込み／読み出し共通の方式では処理す
ることはできなかった。

さらに、ファクシミリの規格では、このラスタスキャン
方式の画像データの左右両端に余白部を設け、余白を含
めた画像データを符号化するよう定められているので、
処理は更に複雑となる。

本発明は、前記従来の欠点を除去し、シャトルスキャン
方式での画像読み取りとラスタースキャン方式の符号化
処理とを簡単な構成で遅延なく接続する画像入力装置を
提供する。

［課題を解決するための手段］ この課題を解決するために、本発明の画像入力装置は、
読み取り画像を−Ｈバッファリングして画像処理部へ転
送する画像入力装置において、独立して読み書き可能な
２つのブロックから成るバッファメモリと、シャトルス
キャン方式とラスタスキャン方式とに対応して２つの異
なるアドレスを発生するアドレス発生手段とを備える。

更に、前記読み取り画像周囲の余白データの値を出力す
る固定値出力手段と、前記バッファメモリへの書き込み
あるいは読み出しデータとして、読み取り画像データと
前記固定値出力手段からのデータとを選択するセレクタ
とを備える。

［作用］ かかる構成において、ブロックバッファメモリに対して
、２つの具なるアドレスを発生するアドレス発生手段を
設けることにより、シャトルスキャン方式による書き込
みとラスタスキャン方式による読み出しとを可能にして
いる。また余白画素数を数えるカウンタ（以下余白カウ
ンタ）と、符号化処理部へ出力するデータを、バッファ
メモリからのデータとある決められた値のいずれか一方
を選択するセ°レクタとを設け、余白カウンタが動作中
はある決められた値を出力するようセレクタを動作させ
ることにより、余白部を付加可能としたものである。

［実施例］ 以下添付図面を参照して、本発明の詳細な説明する。

第１図に第１の実施例の画像入力装置の構成を示す。

１はシャトルスキャン型アドレスカウンタ、２はラスタ
型アドレスカウンタ、３は余白画素数カウンタであり、
これら３つのカウンタの初期値は、いづれもＣＰＵ　（
不図示）から直接またはレジスタ（不図示）を介して間
接的にセットされる。４，５，６．７はいずれもトライ
ステートバッファによるアドレスバスセレクタであり、
４．５はバッファ１ｏのアドレスバスセレクタ、６．７
はバッファ１１のアドレスバスセレクタである。これら
アドレスバスセレクタ４〜７は、不図示の制御回路から
の制御信号（例えばＢｕｆ　ＩＷＥ傘、ＢｕｆＯＷＥ＊
、ＢｕｆｌＲＥ傘、ＢｕｆＯＲＥ＊　）によって、バッ
ファへの書き込み時にはシャトルスキャン型アドレスカ
ウンタ１からの出力を選択する。８゜９はアドレスデコ
ーダで、本実施例では前記アドレスバスセレクタ４〜７
からのアドレスの上位２ビツトをデコードして、バッフ
ァメモリ１０゜１１を構成する各メモリチップのセレク
ト信号を出力する。

バッファメモリ１０．１１は、本実施例では各々３チツ
プ構成になっており、構成方法はｌアドレス１画素にな
っている０例えば、２値白黒データのみ扱う場合には、
データ幅が１ビツトのＲＡＭを用いればよい、また、２
値カラーデータ（Ｒ，Ｇ、Ｂまタハ、Ｃ，Ｍ、Ｙ。

Ｋ）を扱う場合には、データ幅１ビツトのＲＡＭを３個
ないし４個並列に並べるか、データ幅４ビツト構成のＲ
ＡＭを用いればよい。

１２．１３，１４．１５はいずれもトライステートバッ
ファによるデータバスセレクタで、１２．１４はバッフ
ァ１ｏのデータバスセレクタ、１３．１５はバッファ１
１のデータバスセレクタである。これらデータバスセレ
クタ１２〜１５は不図示の制御回路からの制御信号（例
えばＢｕｆ　ＩＷＥｌ、　ＢｕｆＯＷＥ＊、　Ｂｕｆ　
ＩＲＥ＊、　ＢｕｆＯＲＥ傘）によって、バッファへの
書き込み時にはスキャナからの入力データパスを、また
バッファからの読み出し時には符号化部への出力データ
パスを選択する。

１６は余白部に白の値を出力する固定値回路で、白黒Ｇ
４ファクシミリであれば°０”を、またカラー画像をＲ
ＧＢで扱うカラーファクシミリであれば“１”を出力す
る。カラーファクシミリでもＣＭＹＫで扱う場合は“０
”を出力する。

１７は画像信号のセレクタで、データバスセレクタ１４
．１５を介してバッファ１０またはバッファ１１からの
画像データか、固定値回路１６からの白データのいずれ
か一方を選択する。このセレクタ１７は不図示の制御回
路からの制御信号ＩＭＧｊＮ傘によって、第２図（ｂ）
のラスク型アドレスカウンタのＸカウンタが動作してい
る時のみ、バッファメモリ１０．１１からの画像データ
を出力し、それ以外は固定値回路１６からの白データを
出力する。

次にシャトル型アドレスカウンタ１と、ラスク型アドレ
スカウンタ２の構成について説明する。

ただし、バッファメモリ１０．１１の大きさは、Ｘ方向
４６７６画素、Ｙ方向１２８画素まで扱えるものとする
。従って、必要なアドレスバスのビット数はＸ方向１３
ビツト（０〜８１９１）、Ｙ方向７ビツト（０〜１２７
）である。

第２図（ａ）にシャトルスキャン型アドレスカウンタの
構成を示す。

２０１はＹカウンタで画素クロックに従ってカウントア
ツプし、１２８画素カウントしたところでキャリイを出
力する。Ｙカウンタ２０１の値はアドレスバスのＡＯＮ
Ａ６になる。２ｏ２はＸカウンタでＹカウンタ２０１の
キャリイが出る度にカウントアツプする。Ｘカウンタ２
０２の値はアドレスバスのＡ７〜Ａ１９になる。このＡ
Ｏ〜Ａ１９をバッファメモリ１０．１１のアドレスにす
ることによって、第３図（ｂ）に示すシャトルスキャン
型のアドレスを発生する・ことができる。

第２図（ｂ）にラスタスキャン型アドレスカウンタの構
成を示す。

２０４と２０６は余白画素数をカウントする同一のカウ
ンタであるが、動作を分かりやすくするために、２つに
分けて示している。これは第１図に示した余白カウンタ
３と同一のものである。すなわち、余白カウンタ３は用
紙の左余白と右余白それぞれをカウントするために、１
走査線内で２回動作する。２ｏ５はＸカウンタで画素ク
ロックに従ってカウントアツプする。Ｘカウンタ２０５
の値はアドレスバスのＡ７〜Ａ１９になる。２０３はＹ
カウンタで２０６の余白カウンタ３のキャリイ、すなわ
ち右余白のカウントが終わった時点でカウントアツプし
、アドレスバスのＡＯ〜Ａ６を発生する。このＡＯ〜Ａ
１９をバッファメモリ１０．１１のアドレスにすること
によって、第３図（Ｃ）に示す、ラスタスキャン型のア
ドレスを発生することができる。

く第１実施例の動作〉 次に第１実施例の動作について第４図（ａ）。

（ｂ）のタイミングチャートに従って説明する。

第４図（ａ）はスキャナから５回シャトルスキャンして
、バッファ１０．バッファ１１に交互に書き込みを行い
、符号化部が順次読み出す場合について説明している０
図中Ｗ１〜Ｗ５．Ｒ１〜Ｒ５はバッファのＷｒｉｔｅ及
びＲｅａｄを表している。

初期状態ではバッファ１０．１１ともに書き込み可能な
状態であり、バッファ１１から書き込みを開始するもの
として、Ｗｌでバッファ１１に書き込みが行われる。こ
のとき、制御信号ＢｕｆＯＷＩＪはアクティブ（“Ｌ”
）で、第１図で明らかなように、バッファ１１のアドレ
スバスにはシャトル型アドレスが与えられると同時に、
データバスはスキャナからの入力データパスに接続され
ている。この状態で画素クロックにあわせて、メモリの
ＷＨＯをアクティブにすることで、Ｗｌのバッファ１１
への書き込み動作が行われる。

次にＷｌで書き込まれたデータはＲ１で符号化部によっ
て読み出される。初期状態では符号化部は動作可能なの
で、Ｗｌが終わり次第Ｒ１が始まる。Ｒ１では制御信号
ＢｕｆＯＲＥ＊がアクティブで、第１図で明らかなよう
に、バッファ１１のアドレスバスにはラスク型アドレス
が与えられると同時に、データバスは符号化部へのデー
タバスに接続されている。この状態で画素クロックにあ
わせて、ラスク型アドレスカウンタ２を動作させると、
アドレスが順次変化して、データの読み出しが行われる
。

一方、バッファ１０は初期状態で書き込み可能な状態で
あり、バッファ１１の書き込みが終了次第、書き込みを
開始できる。これが２スキヤン目のＷ２である。Ｗ２で
は、制御信号Ｂｕｆ　ＩＷＥ＊がアクティブで、第１図
で明らかなように、ノＮツファ１０のアドレスバスには
シャトル型アドレスが与えられると同時に、データバス
はスキャナからの入力データパスに接続されている。こ
の状態で画素クロックにあわせて、メモリのＷＥＩをア
クティブにすることで、Ｗ２のバッファ１０への書き込
み動作が行われる。

次に書き込むのはバッファ１１であるが、この場合はＲ
１が終了していなければいけない、符号化部による読み
出しは、一定の速度では行なわれるとは限らず、符号化
方式によっては対象とする画像データにより、処理時間
の異なるものもあるからである。従って、バッファ１１
への書き込みＷ３は、Ｗ２とＲ１が共に終了した時点で
始まる。この場合の制御信号とパスセレクタの動きとは
Ｗｌの場合と等しい。

一方、バッファ１０はＷ２で書き込んだデータの読み出
しの番で、これもＲ１とＷ２が共に終了した時点で開始
する。Ｒ２では制御信号Ｂｕｆ　ＩＲＥ＊がアクティブ
であり、第１図で明らかなように、バッファ１０のアド
レスバスにはラスク型アドレスが与えられると同時に、
データバスは符号化部へのデータバスに接続されている
。この状態で画素クロックにあわせて、ラスク型アドレ
スカウンタを動作させると、アドレスが順次変化して、
データの読み出しが行われる。

第４図（ａ）にあるように、Ｒ２は符号化の処理時間が
長く、Ｒ３とＷ４はＷ３とＲ２が共に終了してから開始
している。以下、Ｗ４．Ｒ４゜Ｗ５．Ｒ５についても同
様である。

次に、ラスタスキャン方式の読み出し時の動作について
、第４図（ｂ）で説明する。

第４図（ｂ）は余白カウンタの動作期間（０ＦＳ−ＥＮ
Ｄ）とキャリイアウド（ＯＦＳ、ＲＣＯ＊）　、Ｘ　カ
ラ：／　夕の動作期間（ＩＭＧ−ＥＮＤ）とキャリイア
ウド（ＴＮＧ−ＲＣＯ＊）を示している０図で示された
１走査線長の、中央に画像領域があり、その前後に各々
左余白と右余白が付加されている。従ってＸカウンタと
余白カウンタは、余白−Ｘ−余白−余白−Ｘ−余白−余
白−Ｘ−余白−余白−Ｘ−余白−・・・の順で動作する
。Ｙカウンタは１走査線毎に動作するので、余白カウン
タが右余白をカウント後のキャリイアウドでＹカウンタ
をカウントアツプする。

また、Ｘカウンタが動作中のみ有効な画像領域であるの
で、制御信号ＩＮＧｊＮ＊がアクティブの間だけ、第１
図のセレクタ１７でバッファメモリ１０．１１からのデ
ータを出力し、それ以外は固定値回路１６から白データ
を出力する。これによって余白部を付加して、符号化部
にデータを送ることができる。

以上説明したように、画像データのバッファメモリを２
つ設けることにより、スキャナの読み取り動作と符号化
処理とを同時に行うことができ、２つの異なるアドレス
発生手段を設けることによって、シャトルスキャン方式
と、ラスタスキャン方式の変換が可能になる。さらに、
余白カウンタ、固定値回路、メモリからのデータと固定
値回路からのデータのセレクタを設けることによって、
バッファメモリ上ではスキャナからの画像データのみを
記憶し、符号化部には余白を付加してデータを転送する
ことが可能になる。

［他の実施例］ 以下箱２の実施例を説明する。

第６図に第２の実施例の画像入力装置の構成を示す、尚
、第６図で第１図と参照数字の同じものは第１の実施例
で説明済みのものである。

４．５，６．７はアドレスバスセレクタで、制御信号（
例えばＢｕｆｌＷＥ＊、　ＢｕｆＯＷＥ＊、　Ｂｕｆｌ
ＲＥｌ、　Ｂｕｆ０ＲＥ＊　）によって、バッファへの
書き込み時にはシャトルスキャン型アドレスカウンタ１
の出力を、バッファからの読み出し時にはラスタスキャ
ン型アドレス２からの出力を選択する。８．９はアドレ
スデコーダで、１０．１１はバッファメモリである。１
２，１３，１４．１５はデータバスセレクタで、制御信
号（例えばＢｕｆｌＷＥ＊、ＢｕｆＯＷＥ＊、Ｂｕｆｌ
ＲＥｌ、ＢｕｆＯＲＥ＊　）によって、バッファへの書
き込み時にはスキャナからの入力データパスを、またバ
ッファからの読み出し時には符号化部への出力データパ
スを選択する０以上は第１の実施例と同じ構成である。

３０１はシャトルスキャン型アドレスカウンタ、３０２
はラスク型アドレスカウンタ、３０３は余白部の白の値
を出力する固定回路で、白黒Ｇ４ファクシミリであれば
“０”を、またカラー画像なＲＧＢで扱うカラーファク
シミリであれば“１“を出力する。カラーファクシミリ
でもＣＭＹＫで扱う場合は“Ｏ”を出力する。３０４は
画像信号のセレクタで、メモリに対して書き込むデータ
を、スキャナからの画像データか、固定値回路３０１か
らのデータかいずれか一方を選択する。このセレクタは
不図示の制御回路からの制御信号ＢＵＦｊＬＲ＊によっ
て制御される。

次にシャトル型アドレスカウンタ３０１と、ラスク型ア
ドレスカウンタ３０２の構成について説明する。ただし
、バッファメモリの大きさは、ファクシミリの余白部分
も含めてＸ方向４８６４画素、Ｙ方向１２８画素まで扱
えるものとする。

従って、必要なアドレスバスのビット数はＸ方向１３ビ
ツト（０〜８１９１）、Ｙ方向７ビツト（Ｏ〜１２７）
である。

第７図（ａ）にシャトルスキャン型アドレスカウンタの
構成を示す、４０１はＹカウンタで画素クロックに従っ
てカウントアツプし、１２８画素カウンタしたところで
キャリイを出力する。

Ｙカウンタ４０１の値はアドレスバスのＡＯ〜八６へな
る。４０２はＸカウンタでＹカウンタ４０１のキャリイ
が出る度にカウントアツプする。Ｘカウンタの値はアド
レスバスのＡ７〜Ａ１９になる。このＡＯＮＡ１９をバ
ッファメモリ１０．１１のアドレスにすることによって
、第３図（ｂ）に示すシャトルスキャン型のアドレスを
発生することができる。この２つのカウンタの初期値は
ＣＰＵからセットされる。

第７図（ｂ）にラスタスキャン型アドレスカウンタの構
成を示す、４０３はＸカウンタで画素クロックに従って
カウントアツプする。

Ｘカウンタ４０３の値はアドレスバスのＡ７〜Ａ１９に
なる。４０４はＹカウンタでＸカウンタ４０３のキャリ
イでカウントアツプし、アドレスバスのＡＯ−Ａ６を発
生する。このＡＯ〜Ａ１９をバッファメモリ１０．１１
のアドレスにすることによって、第３図（Ｃ）のラスタ
スキャン型のアドレスを発生することができる。

〈第２の実施例の動作〉 第２の実施例の動作のなかで、バッファ１０と１１に順
次書き込みと読みだしを行う部分については、第１の実
施例と等しい、すなわち第４図（ａ）のタイミングチャ
ートに従って動作するので説明は省略する。

次に、シャトル型アドレスカウンタ３０１とラスタ型ア
ドレスカウンタ３０２の各カウンタの初期値の設定につ
いて、第７図（ａ）、（ｂ）を用いて説明する。

本方式ではバッファメモリ上に余白部分も含めた画像デ
ータを記憶する。そのために１ページの処理を開始する
前に、バッファメモリ１０．１１の内容をすべて余白部
のデータで埋める走査を行う、この場合はＢＵｊＣＬＲ
＊信号をアクティブにし、セレクタ３０４で固定値回路
３０３からの出力をバッファメモリ１０．１１に与えて
、Ｘカウンタ４０２に最大値”８１９２”をＹカウンタ
４０１に“１２８”をセットし、２つのバッファともに
書き込み動作を行う、これによって、バッファの内容は
すべて、余白部のデータで埋め尽くされることになる。

次に、スキャナからデータを読み出す時には、制御信号
ＢＵＦｊＬＲ傘はインアクティブにして、セレクタ３０
４はスキャナのデータをメモリに与えるように動作する
。またＸカウンタ４０２には第７図（ａ）の画像領域で
示される部分の値をセットする。これによってスキャナ
からのデータは両側に余白部を付加された形になる。

次に、符号化処理部による読み出しの際には、第７図（
ｂ）のＸカウンタ４０３にファクシミリの１走査線長を
セットする０図の例では、Ａ３で“４８６４”になって
いる、これによって、符号　□化部による読み出しでは
、余白部を含めたデータをバッファメモリ上から読み出
すためことが可能である。

以上説明したように、画像データのバッファメモリを２
つ設けることにより、スキャナの読み取り・動作と符号
化処理とを同時に行うことができ、２つの異なるアドレ
ス発生手段を設けることによって、シャトルスキャン方
式と、ラスタスキャン方式の変換が可能になる。さらに
、固定値回路、スキャナからのデータと固定値回路から
のデータのセレクタを設けることによって、バッファメ
モリ上に余白部を含めた画像データを記憶し、余白カウ
ンタを設けることなく、符号化部に余白を付加してデー
タを転送することが可能になる。

［：！ｅ明の効果］ 本発明により、シャトルスキャン方式での画像読み取り
とラスタースキャン方式の符号化処理とを簡単な構成で
遅延なく接続する画像入力装置を提供できる。

【図面の簡単な説明】

第１図は第１の実施例の画像入力装置のブロック図、 第２図は第１の実施例のシャトル型アドレスカウンタと
ラスタ型アドレスカウンタとの構成を示す図、 第３図はシャトルスキャンとラスタスキャンの説明図、 第４図は第１の実施例の動作タイミングチャート、 第５図は従来のダブルラインバッファによる構成を示す
図、 第６図は第２の実施例の画像入力装置ブロック図、 第７図は第２の実施例のシャトル型アドレスカウンタと
ラスタ型アドレスカウンタの構成を示す図である。 図中、１，３０１・・・シャトル型アドレスカウンタ、
２，３０２・・・ラスター型アドレスカウンタ、３・・
・余白カウンタ、４〜７・・・データバスセレクタ、８
．９・・・デコーダ、１０．１１・・・バッファメモリ
、１２〜１５・・・データバスセレクタ、１６．３０３
・・・固定値回路、１７，３０４・・・セレクタである
。

Claims (2)

【特許請求の範囲】
1. （１）読み取り画像を一旦バッファリングして画像処理
   部へ転送する画像入力装置において、独立して読み書き
   可能な２つのブロックから成るバッファメモリと、 シャトルスキャン方式とラスタスキャン方式とに対応し
   て２つの異なるアドレスを発生するアドレス発生手段と
   を備えることを特徴とする画像入力装置。
2. （２）前記読み取り画像周囲の余白データの値を出力す
   る固定値出力手段と、前記バッファメモリへの書き込み
   あるいは読み出しデータとして、読み取り画像データと
   前記固定値出力手段からのデータとを選択するセレクタ
   とを更に備えることを特徴とする請求項第１項記載の画
   像入力装置。