JPH04183124A

JPH04183124A - Ａｐｄ受光回路

Info

Publication number: JPH04183124A
Application number: JP2313283A
Authority: JP
Inventors: Fumihide Hattori; 服部　文秀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-11-19
Filing date: 1990-11-19
Publication date: 1992-06-30
Anticipated expiration: 2010-04-10
Also published as: JPH0732370B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はＡＰＤ受光回路に係り、特に先入力レベルに対
して一定の出力を与えると共に周波数帯域を補償するダ
イナミック・レンジの広いＡＰＤ受光回路に関する。

（従来の技術）受光回路は光通信において広く使用されているが、近年
光通信の高速化および長距離化に伴い、受光回路の高感
度化が要求されるようになってきた。このため、光電変
換素子としてはフォトダイオード（ＰＤ）に代わって増
幅機能を有するアバランシェ・フォトダイオード（以下
ＡＰＤという）が広く用いられるようになってきた。

一般に、光信号の送受信を複数の加入者と行う場合、伝
送距離や出力レベルが加入者毎に異なるため、受信レベ
ルに大きな差異を生ずる場合がある。この場合、受信レ
ベルかある程度以上になると受光回路の後段の増幅回路
が飽和し、ダイナミック・レンジを制限することになる
。

そこで受光回路には、そのフロントエンドに自動利得制
御回路（ＡＧＣ回路）を備えたものが用いられている。

第４図は、ＡＧＣ回路を備えた従来のＡＰＤ受光回路例
を示す回路図で、本回路は実開昭６４−２５２４７号公
報に開示されている。この回路は電源端子７とアース端
子６との間に定電流回路１０、ＡＰＤＩおよび負荷抵抗
３を直列接続した構成となっている。さらに定電流回路
１０と、ＡＰＤｌとの接続点とアース端子６との間に位
相補償用のコンデンサ２か接続されている。そして出力
はＡＰＤｌと負荷抵抗３との接続点から取出される。

定電流回路１０は、デイプレッションタイプＦＥＴ４と
抵抗５とて構成されており、抵抗５をＦＥＴ４のソース
に挿入することにより、自動的に利得調整が行われるよ
うに構成されている。光ファイバまたは空間中を伝送さ
れてきた光入力８は、ＡＰＤＩにより光電流に変換され
、そのバイアス電圧ＶＲで定まる増幅率Ｍて増幅された
電気信号Ｉ８９が出力電流として流れる。

ここで、光入力８が増加すると、それに伴って信号電流
１　が増加し、負荷抵抗ＲＬ３および抵抗Ｒｓでの電圧
降下か大きくなる。したがってＡＰＤｌのバイアス電圧
ＶＲおよび増倍率Ｍは減少し、電気信号Ｉｓ９を押さえ
る方向に働くため、両者が均衡する点て電気信号Ｉ８の
大きさか定まる。

一方、電源（ｖｏｌ）端子７とＡＰＤｌとの間にはデプ
レッションタイプのＦＥＴ４を用いた定電流回路１０が
存在しているためＦＥＴ４および抵抗Ｉｓ５によりその
飽和電流量ｌａか定まる。そのため、光入力８か増加し
信号電流Ｉ８９か飽和電流ｌ　に達すると、それ以降は
光入力８を増加させても電流量は増加せず逆に定電流回
路１０内での電圧降下か生ずるため、定電流回路１０と
ＡＰＤＩとの接続点の電位ＶＢおよびバイアス電圧ＶＲ
は減少する。

第５図は光入力に対する各種の電気的出力特性を示した
図である。図に示すようにＡＰＤｌの信号電流Ｉ８は光
強度Ｐｒｏで飽和電流Ｉａに達して一定となった後も、
電位Ｖ　　バイアス電圧ＶＲＢ　ゝおよび暗電流Ｉ、は減少することかわかる。

このようにして、第４図に示すような簡潔な回路を用い
て、光入力に対して一定の振幅を持つ電気信号を取出す
ことができる。

（発明が解決しようとする課Ｍ）しかし上述した従来のＡＰＤ受光回路を用いた場合、前
述したように光入力の増加に伴ってＡＰＤのバイアス電
圧ＶＲ減少するため、その周波数特性ｆ　は劣化する。

したかつて従来の受光回路を使用する場合には、所要帯
域に対しＡＰＤの遮断周波数ｆ　に余裕のあることか必
要となつてくる。このようにＡＰＤの遮断周波数を高く
設定することは、ＡＰＤに対し要求される仕様を厳しく
することになる。

また、光入力に応じて周波数特性が変化するため、後段
に接続されるシステム内に、その補償を行う回路、例え
ば高い周波数帯域でのゲイン増加のための回路か必要と
なる。

本発明は、上述した問題点を解消するためになされたも
ので、光通信用のＡＰＤ受光回路てＡＧＣ回路を有し、
かつ広い周波数帯域にわたって安定に動作するＡＰＤ受
光回路を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明は第１および第２電源端子間に定電流回路、アバ
ランシェ・フォトダイオード（ＡＰＤ）および負荷抵抗
を順に直列接続し、前記ＡＰＤと前記負荷抵抗との接続
点から出力を取出すＡＰＤ受光回路において、前記ＡＰ
Ｄに印加されるバイアス電圧の減少に応答して遮断周波
数を高める等化回路を設けるようにしたものである。こ
の等化回路はバイアス電圧の減少に応答してドレイン・
ソース間抵抗を減少させるＦＥＴと、二〇ＦＥＴのドレ
イン・ソース間に接続されたコンデンサとから成るもの
であるとよい。

なお、バイアス電圧の減少は、インバータ回路を介して
前記ＦＥＴのゲートに伝達されるようにするのがよい。

（作　用）本発明による回路では光入力の増幅に伴ってＡＰＤに印
加されるバイアス電圧が減少するが、この減少に応じて
等化回路の遮断周波数が高くなり、帯域が広がる。した
かって、この等化回路を介して出力を取出すことにより
、帯域劣化を補償することができる。

（実施例）第１図は、本発明に係るＡＰＤ受光回路実施例を示す回
路図である。また第２図は、この回路を用いた時の光入
力に対する周波数特性を示した図である。

なお、第４図に示す従来の回路の構成部分と同一部分に
は同一符号を付し、その詳細説明は省略する。

本発明では、第４図に示す従来の回路の出力段に、等化
回路３０およびＡＰＤのバイアス電圧変化をとり川す部
分を付加した点が特徴となっている。等化回路３０はエ
ンハンスメント・タイプＦＥＴ３１とコンデンサ３２と
を並列接続した構成となっており、エンハンスメント・
タイプＦＥＴ３１のゲートにはＡＰＤＩのカソードと定
電流回路１０の接続点であるＢ点の電圧変動がインバー
タを介して伝達されるような構成となっている。

ここでインバータは、エンハンスメント・タイプのＦＥ
Ｔ１９と抵抗Ｒ９２０とを直列接続して電圧Ｖ。２を供
給する電源端子１８に接続した構成となっている。そし
て抵抗２０とＦＥＴＩ　９との接続点りはＦＥＴ３１の
ゲートに接続されている。

またＦＥＴ１９のゲートはＢ点に接続されている。

また出力端子には位相補償用のコイル３３か図に示すよ
うに接続されている。

このような構成において、ＡＰＤＩに入射した光信号８
は、電気信号に変換増幅され、その電流は定電流回路１
０より供給される。光信号８が増加して信号電流Ｉ８９
が定電流回路１０の飽和電流Ｉ　を越えると、定電流回
路１０内での電圧時下が生ずるため負荷抵抗ＲＬ３内で
の電圧降下が一定であるにもかかわらず、ＡＰＤｌのバ
イアス電圧Ｖ　は減少する。したがって信号電流■８９
が飽和電流Ｉ、を越えるとＡＰＤｌの増倍率Ｍは減少し
、負帰還がかかることになり出力電流増幅は一定となる
。

一方Ｂ点での電位ＶＢは、光入力８の増加とともに減少
するため、ＦＥＴ１９のゲート電圧は下がリドレイン・
ソース間電流ＩＤ５Ｌは減少する。

すると抵抗ＲＤ２０での電圧降下が小さくなりＤ点の電
位は上昇する。したかってＦＥＴ３１のゲート電圧は増
加するため、一方で、ＶＤＳは殆ど一定であるため、Ｆ
ＥＴ３１のドレイン・ソース間抵抗ＲＤｓは減少する。

これによりコンデンサ３２とＦＥＴ３１のドレイン・ソ
ース間抵抗　ＲＤｓとで決定されるＣＲ定数で決まる周
波数が大きくなり、遮断周波数が高くなるため帯域劣化
を補償することが可能となる。

第２図は光入力に対する周波数特性の変化を示しており
、図に示すように従来の周波数特性ｆ。

（改善前）に比べ本発明による周波数特性ｆ′。

（改善後）は先入力に対し、はぼ一定の値を保っており
帯域劣化の補償効果が得られることを示している。

第３図は本発明の他の実施例を示す回路図である。この
実施例では、第１図における等化回路３０の代わりに等
化回路３０′を用いている他の構成および動作は同じで
ある。

等化回路３０′はＦＥＴ３１の代わりに直列接続された
２つのダイオード３５および３６を用いているダイオー
ド３５のアノードはコンデンサ３２の一端と共にＡＰＤ
Ｉと負荷抵抗３の接続点に接続され、ダイオード３６の
カソードはコンデンサ３２の代端と共に出力点に接続さ
れている。

また、ダイオード３５および３６の接続中点はＤ点に接
続されている。

このような構成の場合、０１点の変化によるダイオード
３６の抵抗値変化か十分に（例えば２倍）生ずれば十分
に等化回路としての機能を果たすことになる。

以上の実施例ではデイプレッション型のトランジスタを
用いた定電流用路を用いているが、ＡＰＤのバイアスに
注意しさえすればどのような型式の定電流回路も使用す
ることができる。

〔発明の効果〕

以上実施例に基づいて詳細に説明したように、本発明で
はバイアス電圧減少に応答して遮断層゛波数が変化し、
簡潔な回路構成の等化回路を構成し、この等化回路を介
して８カを取出すようにしたため、光入力に対し一定の
出力を得ることができるのは勿論、周波数帯域の補償も
された広いダイナミックレンンを角するＡＰＤ受光回路
を得ることができる。

【図面の簡単な説明】

第１図は、本発明に係るＡＰＤ受光回路の一実施例を示
す回路図、第２図は光入力に対する周波数特性の変化を
示す図、第３図は本発明の他の実施例を示す回路図。第
４図は従来のＡＰＤ受光回路の一例を示す回路図、第５
図は光入力に対する各種出力の変化を示す特性図である
。１・・・ＡＰＤ、３・・負荷抵抗、４・・・デイプレッ
ション・タイプＦＥＴ、５・・・抵抗、６・・アース端
子、７・・・電源端子、８・・光入力、９・・・信号電
流、１０・・・定電流回路、１９・・・エンハンスメン
ト・タイプＦＥＴ、２０・・・抵抗、３０・・・等化回
路、３１・・・エンハンスメント・タイプＦＥＴ。３２・・・コンデンサ、３５．３６・・・ダイオード。出願人代理人　　佐　　藤　　−雄Ｌ　　　　　　　　　　Ｊ＼Ｑ９コｑ］第３図鷺４図

Claims

【特許請求の範囲】１、第１および第２電源端子間に順に直列接続された定
電流回路と、アバランシェ・フォトダイオード（ＡＰＤ
）と、前記ＡＰＤに印加されるバイアス電圧の減少に応答して
遮断周波数を高める等化回路と、前記ＡＰＤと前記負荷
抵抗との接続点に接続されたを備え、前記接続点から出
力を取出すようにしたことを特徴とするＡＰＤ受光回路
。２、前記等化回路が、バイアス電圧の減少に応答してド
レイン・ソース間抵抗が減少するＦＥＴと、このＦＥＴ
のドレイン・ソース間に接続されたコンデンサとから成
ることを特徴とする請求項１記載のＡＰＤ受光回路。３、前記等化回路が直列接続された２個のダイオードと
これに並列に接続されたコンデンサからなり、ダイオー
ドの接続中点がバイアス電圧供給点に、ダイオードのア
ノードが前記ＡＰＤと負荷抵抗の接続点に、カソードが
出力点に接続されたことを特徴とするＡＰＤ受光回路。４、前記バイアス電圧の減少は、インバータ回路を介し
て前記ＦＥＴのゲートに伝達されることを特徴とする請
求項２記載のＡＰＤ受光回路。