JPH04180630A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04180630A JPH04180630A JP30973690A JP30973690A JPH04180630A JP H04180630 A JPH04180630 A JP H04180630A JP 30973690 A JP30973690 A JP 30973690A JP 30973690 A JP30973690 A JP 30973690A JP H04180630 A JPH04180630 A JP H04180630A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer wiring
- tungsten silicide
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に抵抗内蔵モノリシック
トランジスタに関し、更に詳しくは小型外形を要求され
る半導体装置において、チップサイズを縮小することが
できる半導体装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor device, particularly to a monolithic transistor with a built-in resistor, and more specifically to a semiconductor device that can reduce the chip size in a semiconductor device that requires a small external shape. Regarding equipment.
従来、この種の半導体装置は、第３図の如く、内蔵して
いる抵抗部分６あるいはボンディング用電極部分はベー
ス領域２の外側に形成していた。アルミニウム二層技術
によりポンディングパッドをベース領域内の上層に形成
する技術があるが、抵抗部分も同時にベース領域内の上
層に形成する構造となっていなかった。Conventionally, in this type of semiconductor device, the built-in resistor portion 6 or the bonding electrode portion was formed outside the base region 2, as shown in FIG. Although there is a technology in which a bonding pad is formed in the upper layer within the base region using aluminum double-layer technology, there has been no structure in which the resistor portion is also formed in the upper layer within the base region at the same time.
上述した従来の半導体装置は、内蔵している抵抗をベー
ス領域の外側に形成しているため、チップサイズを縮小
するとベース領域も縮小しなければならず、トランジス
タの性能が低下するという欠点がある。また、アルミニ
ウム二層技術によって一層目のアルミ電極上に抵抗を形
成した場合、例えば多結晶シリコンにて抵抗を形成した
場合にイオン注入等によって不純物導入後の活性化処理
のための９００℃以上の熱処理によってアルミニウム電
極の消失やヒロックの発生により、アルミニウムの配線
が切れたり、ショートするという欠点があった。In the conventional semiconductor device described above, the built-in resistor is formed outside the base region, so when the chip size is reduced, the base region must also be reduced, which has the disadvantage of reducing transistor performance. . In addition, when a resistor is formed on the first layer aluminum electrode using aluminum double-layer technology, for example, when a resistor is formed using polycrystalline silicon, it is possible to There was a drawback that the aluminum wiring could be cut or shorted due to the loss of aluminum electrodes and the formation of hillocks due to heat treatment.
本発明の目的は、トランジスタの性能を低下することな
く、チップサイズを縮小することができ、かつ信頼性の
優れた半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device that can reduce the chip size without deteriorating the performance of transistors and has excellent reliability.
本発明の半導体装置は、多結晶シリコン抵抗を内蔵する
モノリシックシリコントランジスタにおいて、第１層目
の配線材料としてタングステンシリサイド膜を用い、少
なくともベース領域内の上層に多結晶シリコン抵抗およ
び第２層目の配線材料であるアルミニウム膜のボンディ
ング用電極を有することを特徴として構成される。The semiconductor device of the present invention uses a tungsten silicide film as a first layer wiring material in a monolithic silicon transistor incorporating a polycrystalline silicon resistor, and includes a polycrystalline silicon resistor in an upper layer at least in a base region and a second layer interconnection material. It is characterized by having a bonding electrode made of aluminum film, which is a wiring material.
すなわち、第１層目の配線材料としてタングステンシリ
サイド膜を用いているので、その膜の上層に形成する多
結晶シリコンを使用した抵抗を形成する際の高温熱処理
によってもヒロックなどの不具合は発生しにくくなる。In other words, since a tungsten silicide film is used as the first layer wiring material, defects such as hillocks are unlikely to occur even during high-temperature heat treatment when forming a resistor using polycrystalline silicon formed on the upper layer of the film. Become.
また第２層目の配線材料はアルミニウム膜を用いしかも
ボンディング用電極をベース領域上に形成するため、小
型化が達成された信頼性の高い半導体装置が得られる。Further, since the second layer wiring material is made of aluminum film and the bonding electrode is formed on the base region, a highly reliable semiconductor device that is miniaturized can be obtained.
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の縦断面図である。コレクタ１．ベ
ース２．エミッタ３のトランジスタ構造の表面から導通
をとる第１層目の電極としてタングステンシリサイド膜
５をベース２及びエミッタ３の両方に使用した例である
。このような構造によって、第１層目の電極上に絶縁膜
４を介して多結晶シリコン抵抗６を形成することができ
、また、アルミニウム膜のボンディング用電極もベース
領域上に形成することができチップ面積の有効活用によ
りチップサイズの縮小が可能となる。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a longitudinal sectional view of an embodiment of the present invention. Collector 1. Base 2. This is an example in which a tungsten silicide film 5 is used for both the base 2 and the emitter 3 as a first layer electrode that establishes conduction from the surface of the transistor structure of the emitter 3. With this structure, the polycrystalline silicon resistor 6 can be formed on the first layer electrode via the insulating film 4, and the aluminum film bonding electrode can also be formed on the base region. The chip size can be reduced by effectively utilizing the chip area.
第２図は本発明の他の実施例の縦断面図である０本実施
例では、タングステンシリサイド膜５を使用するのは、
ベース２から導通をとる部分だけに使用し、より大きな
電流容量を要求されるエミッタ３との導通にはアルミニ
ウム！１７を使用した例である。この実施例では、配線
抵抗の小さいアルミニウム膜を電流がより多く流れるエ
ミッタ側に使用しているため、大電力を扱うトランジス
タの構造に適している。FIG. 2 is a longitudinal cross-sectional view of another embodiment of the present invention. In this embodiment, the tungsten silicide film 5 is used because:
Aluminum is used only for the part that establishes conduction from the base 2, and for conduction with the emitter 3, which requires a larger current capacity! This is an example using 17. In this embodiment, an aluminum film with low wiring resistance is used on the emitter side through which more current flows, so it is suitable for the structure of a transistor that handles high power.
以上説明したように本発明は、第１層目の配線材料とし
てタングステンシリサイド膜を用いている。このため、
その上に形成する多結晶シリコンを使用した抵抗を形成
する際の高温熱処理によってもヒロックなどの不具合が
発生しに＜＜、少なくともベース領域内に抵抗やボンデ
ィング用電極を形成することが可能となり、その結果チ
・ンプサイズが縮小され半導体装置の外形を小型化でき
る− 効果がある。As explained above, the present invention uses a tungsten silicide film as the first layer wiring material. For this reason,
The high-temperature heat treatment used to form the resistor using polycrystalline silicon on top of the polycrystalline silicon does not cause defects such as hillocks, making it possible to form resistors and bonding electrodes at least within the base region. As a result, the chip size is reduced and the external size of the semiconductor device can be reduced.
第１図は本発明の一実施例の縦断面図、第２図は本発明
の他の実施例の縦断面図、第３ｒＭは従来の抵抗内蔵ト
ランジスタの一例の縦断面図である。
１・・・コレクタ、２・・・ベース、３・・・エミッタ
、４・・・絶縁膜、５・・・タングステンシリサイド膜
、６・・・多結晶シリコン抵抗、７・・・アルミニウム
膜。FIG. 1 is a vertical cross-sectional view of one embodiment of the present invention, FIG. 2 is a vertical cross-sectional view of another embodiment of the present invention, and No. 3M is a vertical cross-sectional view of an example of a conventional transistor with a built-in resistor. DESCRIPTION OF SYMBOLS 1... Collector, 2... Base, 3... Emitter, 4... Insulating film, 5... Tungsten silicide film, 6... Polycrystalline silicon resistance, 7... Aluminum film.
Claims (1)
トランジスタにおいて、第１層目の配線材料としてタン
グステンシリサイド膜を用い、少なくともベース領域内
の上層に多結晶シリコン抵抗および第２層目の配線材料
であるアルミニウム膜のボンディング用電極を有するこ
とを特徴とする半導体装置。In a monolithic silicon transistor incorporating a polycrystalline silicon resistor, a tungsten silicide film is used as the first layer wiring material, and at least an upper layer in the base region includes the polycrystalline silicon resistor and an aluminum film as the second layer wiring material. A semiconductor device characterized by having a bonding electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973690A JPH04180630A (en) | 1990-11-15 | 1990-11-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973690A JPH04180630A (en) | 1990-11-15 | 1990-11-15 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180630A true JPH04180630A (en) | 1992-06-26 |
Family
ID=17996682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30973690A Pending JPH04180630A (en) | 1990-11-15 | 1990-11-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180630A (en) |
-
1990
- 1990-11-15 JP JP30973690A patent/JPH04180630A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003197914A (en) | Semiconductor device | |
| JPH04180630A (en) | Semiconductor device | |
| JPH0438862A (en) | Semiconductor integrated circuit device | |
| JPH01214048A (en) | Semiconductor integrated device | |
| JPS6074665A (en) | Semiconductor device | |
| JPS6079748A (en) | Multilayer interconnection structure for semiconductor integrated circuit | |
| JPS627160A (en) | Semiconductor device | |
| JPH08125181A (en) | Semiconductor device | |
| JPH0526738Y2 (en) | ||
| JP2892673B2 (en) | Semiconductor device | |
| JPH0513768A (en) | Insulating gate type bipolar transistor | |
| JPS5886751A (en) | Laminated semiconductor device | |
| JPS62262458A (en) | Semiconductor integrated circuit device | |
| JPS58105562A (en) | Semiconductor device | |
| JPS6159749A (en) | Semiconductor integrated circuit device | |
| JPS5927570A (en) | Semiconductor device | |
| JPS6459954A (en) | Semiconductor integrated circuit | |
| JPH07130759A (en) | Semiconductor integrated circuit device | |
| JPH02270377A (en) | Switching element | |
| JPH02283055A (en) | Capacitor formed in semiconductor device and manufacture thereof | |
| JPH04370943A (en) | Semiconductor integrated circuit device | |
| JPS6239830B2 (en) | ||
| JPS6041254A (en) | Composite semiconductor device | |
| JPS59130442A (en) | Manufacture of semiconductor device | |
| JPS63204628A (en) | Semiconductor integrated circuit device |