JPH04178817A - 多重磁気ディスク式情報処理装置 - Google Patents

多重磁気ディスク式情報処理装置

Info

Publication number
JPH04178817A
JPH04178817A JP2308258A JP30825890A JPH04178817A JP H04178817 A JPH04178817 A JP H04178817A JP 2308258 A JP2308258 A JP 2308258A JP 30825890 A JP30825890 A JP 30825890A JP H04178817 A JPH04178817 A JP H04178817A
Authority
JP
Japan
Prior art keywords
cpu
disk
magnetic disk
data
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2308258A
Other languages
English (en)
Inventor
Masanao Takeishi
武石 正尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2308258A priority Critical patent/JPH04178817A/ja
Publication of JPH04178817A publication Critical patent/JPH04178817A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンピュータ等の情報処理装置に関し、特に
外部メモリとして複数個の磁気ディスク式を接続される
多重磁気メモリ式情報処理装置に関するものである。
(従来の技術) CPU (MPU)を含むコンピュータ等の情報処理装
置に於いては、信頼性の向上の為に、外部メモリとして
、複数個の磁気ディスク装置を互いに並列の関係にて接
続されるべく、ディスクインタフェイスを複数個有する
多重磁気ディスク式のものが知られている。これに於て
は、複数個のディスクインタフェイスの各々に接続され
る磁気ディスク装置の全てに同一のデータが書き込まれ
、データの読み込みは複数個のディスクインタフェイス
の各々に接続される磁気ディスク装置のいずれよりか行
い、データ読み込みが正しく行われない場合には残りの
他の磁気ディスク装よりデータの読み込みを行って信頼
性の向上が図られている。
(発明が解決しようとする課題) 上述の如き多重磁気メモリ式情報処理装置に於いては、
作動の信頼性は向上するが、しかし一つのCPUかアプ
リケーションプログラムの実行と並行して複数個のディ
スクインタフェイスの各々に接続される複数個の磁気デ
ィスク装置の全ての制御を行う必要があるため、情報処
理装置の全体の処理能力が低下する。
このことに鑑みて、ディスクslIm専用のCPUを別
途設けると共にこのCPU (第二のCPU)とアプリ
ケーションプログラム実行用のCPU(第一のCPU)
との間のデータの受渡しを行う書き込み可能なRAMの
如き共有メモリ装置を設け、第一のCPUより磁気ディ
スク装置に対するデータの書き込みは、第一のCPUが
一旦共有メモリ装置にデータの書き込みをバッファ的に
行い、その後に第一のCPUが第二のCPUに対し書き
込み命令を出力するたけて、第二のCPUが複数個のデ
ィスクインタフェイスの各々に接続される複数個の磁気
ディスク装置の全てに対し前記共有メモリ装置よりデー
タの書き込みを行うようにして第一のCPUがアプリケ
ーションプログラムの実行に専念できる時間を僧太し、
磁気ディスクの多重化による情報処理装置の処理能力の
低下を回避することが考えられている。
この場合には磁気ディスク装置に対するデータ書き込み
時の情報処理装置の処理能力の低下は回避されるが、し
かし第一のCPUが磁気ディスク装置よりデータを読み
込む時には、第一のCPUは、第二のCPUに対し読み
込み命令を出力し、第二のCPUがこの命令を受けて各
ディスクインタフェイスに接続されている磁気ディスク
装置よりデータを読み取ってこれを共有メモリ装置に書
き込むまで待つ必要がある。このためこの場合には第二
のCPUが設けられない場合よりかえってデータ読み込
みが遅れ、磁気ディスク装置よりデータを必要とするア
プリケーションプログラムの実行速度が低下することが
ある。
本発明は、従来の多重磁気メモリ式情報処理装置に於け
る上述の如き問題点に着目してなされたものであり、ア
プリケーションプログラム実行用の第一のCPUがアプ
リケーションプログラムの実行に専念できる時間を増大
して磁気ディスク装置に対するデータ書き込み時に情報
処理装置の処理能力か低下することを回避することと第
一のCPUが磁気ディスク装置よりデータ読み込みを迅
速に行うこととを両立する多重磁気ディスク式情報処理
装置を提供することを目的としている。
(課題を解決するための手段) 上述の如き目的は、本発明によれば、外部メモリとして
複数個の磁気ディスク装置を接続されるべくディスクイ
ンタフェイスを複数個有する多重磁気ディスク式情報処
理装置に於て、第一・のバスラインと接続されアプリケ
ーションプログラムを実行する第一のCPUと、第二の
バスラインと接続され前記ディスクインタフェイスの各
々に接続される磁気ディスク装置の制御を行う第二のC
PUと、前記第一のバスラインと前記第二のバスライン
の各々と接続され前記第一のCPUと前記第二のCPU
との間のデータの受渡しを行う書き込み可能な共有メモ
リ装置と、前記ディスクインタフェイスの各々に接続さ
れる磁気ディスク装置よりのデータの読み込み時には前
記ディスクインタフェイスの各々を前記第一のバスライ
ンに接続し、前記ディスクインタフェイスの各々に接続
される磁気ディスク装置に対するデータの書き込み時に
は前記ディスクインタフェイスの各々を第二のバスライ
ンに接続するバス切換手段とを有し、前記ディスクイン
タフェイスの各々に接続される磁気ディスク装置よりの
データの読み取り時には前記第一のCPUが前記ディス
クインタフェイスに直接アクセスしてデータ読み取りを
行い、前記ディスクインタフェイスの各々に接続される
磁気ディスク装置に対するデータの書き込み時には前記
第一のCPUが前記共有メモリ装置に対しデータの書き
込みを行い前記第二のCPUが前記ディスクインタフェ
イスの各々にアクセスして前記共有メモリ装置よりデー
タ書き込みを行うよう構成されていることを特徴とする
多重磁気ディスク式情報処理装置によって達成される。
(作用) 上述の如き構成により、アプリケーションプログラム実
行用の第一のCPUがディスクインタフェイスの各々に
接続される磁気ディスク装置よりデータを読み取る時は
、バス切換手段によりディスクインタフェイスの各々が
第一のバスラインに接続され、第一のCPUがディスク
インタフェイスに直接アクセスし、そのディスクインタ
フェイスの各々に接続される磁気ディスク装置より第二
のCPU、共有メモリ装置を介さすにデータ読み取りを
行うようになり、これに対しディスクインタフェイスの
各々に接続される磁気ディスク装置に対するデータの書
き込み時にはバス切換手段によりディスクインタフェイ
スの各々が第一のバスラインに代えて第一のバスライン
に接続され、第一のCPUが共有メモリ装置に対しデー
タの書き込みを行い、第二のCPUがディスクインタフ
ェイスの各々にアクセスして共有メモリ装置より各磁気
ディスク装置にデータ書き込みを行うようになる。
(実施例) 以下に添付の図を参照して本発明を実施例について詳細
に説明する。
第1図は本発明による多重磁気ディスク式情報処理装置
の一実施例を示している。
第1図に於いて、1は情報処理装置(コンピュータ)の
メインCPU (第一のCPU)を示し7ており、メイ
ンCPUIは、アプリケーションプログラムを実行する
CPUてあり、第一のバスラインであるメインバスライ
ン3と接続されている。
メインバスライン3には、内部メモリとして、ROM5
、RAM7が接続されている。
情報処理装置はメインCPUIとは別にディスク制御C
PU9 (第二のCPU)を有している。
ディスク制御CPU9は、磁気ディスク装置23の制御
を行うCPUてあり、第二のバスラインであるディスク
バスライン11と接続されている。
ディスクバスライン11には、ディスク制御のためのR
OM13、RAMl5が接続されている。
情報処理装置はメインバスライン3とディスクバスライ
ン11の各々と接続された共有メモリ装置17を有して
いる。共有メモリ装置17は、デュアルポー1・型の繰
り返し書き込み可能なメモリであり、メインCPUIと
ディスクCPU9との間のデータの受渡しを行うように
なっている。
情報処理装置はバス切換器19によりメインバスライン
3とディスクバスライン11のいずれか一方に選択的に
接続されるコモンバスライン21を有している。コモン
バスライン21にはディスクインタフェイス23か、複
数個、図示の実施例に於いては、2個互いに並列に接続
されている。
ディスクインタフェイス23の各々には外部メモリとし
て磁気ディスク装置25が接続されている。
バスW器19は、デュアルポートのバスアービタ、アナ
ログスイッチ等により構成されてメインCPUIよりの
命令により切換作動し、メインCPUIが磁気ディスク
装置25よりデータを読み込む時には、コモンバスライ
ン21をメインバスライン3に接続し、これに対しメイ
ンCPUIが磁気ディスク装置25に対しデータを書き
込む時には、コモンバスライン21をディスクバスライ
ン11に接続するようになっている。
、]−―述の如き構成に於いては、メインCPUIがデ
ィスクインタフェイス23の各々に接続された磁気ディ
スク装置25よりデータを読み取る時は、バス切換器1
9によりコモンバスライン21がメインバスライン3に
接続され、これによりメインCPUIがコモンバスライ
ン211のディスクインタフェイス23に直接アクセス
する。これによりメインCPUIはディスクインタフェ
イス23の各々に接続された磁気ディスク装置25より
データの読み取りを直接行うようになる。
メインCPUIがディスクインタフェイス23の各々に
接続された磁気ディスク装置25に対してデータの書き
込みを行う時には、バス切換器19によりコモンバスラ
イン21がメインバイライン3より切り離されてディス
クバスライン11に接続され、メインCPUIが共有メ
モリ装置17に対しデータの書き込みを行うよになる。
ディスクCPU9が、メインCPUIより命令により、
ディスクインタフェイス23の各々にアクセスして共有
メモリ装置17よりデータを各磁気ディスク装置17に
逐次転送するようになる。
(発明の効果) 以上の説明から理解される如く、本発明による多重磁気
ディスク式情報処理装置に於いては、ブリケーションプ
ログラム実行用の第一のCPUがディスクインタフェイ
スの各々に接続される磁気ディスク装置よりデータを読
み取る時は、バス切換手段によりディスクインタフェイ
スの各々が第一のバスラインに接続されることにより第
一のCPUがディスクインタフェイスに直接アクセスし
て前記磁気ディスク装置より直接にデータの読み取りを
行うようになり、これに対し第一のCPUよりディスク
インタフェイスの各々に接続される磁気ディスク装置に
対しデータの書き込みを行う時には、バス切換手段によ
りディスクインタフェイスの各々が第一のバスラインに
代えて第一のバスラインに接続され、第一のCPUが共
有メモリ装置に対しデータの書き込みを行い、第二のC
PUかディスクインタフェイスの各々にアクセスして共
有メモリ装置より各磁気ディスク装置にデータ書き込み
を行うようになり、これにより第一のCPUがアプリケ
ーションプログラムの実行に専念できる時間を増大して
磁気ディスク装置に対するデータ書き込み時に情報処理
装置の処理能力が低下することを回避することと第一の
CPUが磁気ディスク装置よりデータ読み込みを迅速に
行うこととが両立するようになる。
【図面の簡単な説明】
第1図は本発明による多重磁気ディスク式情報処理装置
の一つの実施例を示すブロック線図である。 1・・・メインCPU (第一のCPU)3・・・メイ
ンバスライン(第一のバスライン)5・・・ROM 7・・・RAM 9・・・ディスク制御CPU (第二のCPU)11・
・・ディスクバスライン(第二のバスライン)13・・
・ROM 15・・・RAM 17・・・共有メモリ装置 19・・・バス切換器 21・・・コモンバスライン 23・・・ディスクインタフェイス 25・・・磁気ディスク装置 特許出願人  オムロン株式会社 代 理 人  弁理士 和田成則

Claims (1)

  1. 【特許請求の範囲】 1、外部メモリとして複数個の磁気ディスク装置を接続
    されるべくディスクインタフェイスを複数個有する多重
    磁気ディスク式情報処理装置に於て、 第一のバスラインと接続されアプリケーションプログラ
    ムを実行する第一のCPUと、 第二のバスラインと接続され前記ディスクインタフェイ
    スの各々に接続される磁気ディスク装置の制御を行う第
    二のCPUと、 前記第一のバスラインと前記第二のバスラインの各々と
    接続され前記第一のCPUと前記第二のCPUとの間の
    データの受渡しを行う書き込み可能な共有メモリ装置と
    、 前記ディスクインタフェイスの各々に接続される磁気デ
    ィスク装置よりのデータの読み込み時には前記ディスク
    インタフェイスの各々を前記第一のバスラインに接続し
    、前記ディスクインタフェイスの各々に接続される磁気
    ディスク装置に対するデータの書き込み時には前記ディ
    スクインタフェイスの各々を第二のバスラインに接続す
    るバス切換手段とを有し、 前記ディスクインタフェイスの各々に接続される磁気デ
    ィスク装置よりのデータの読み取り時には前記第一のC
    PUが前記ディスクインタフェイスに直接アクセスして
    データ読み取りを行い、前記ディスクインタフェイスの
    各々に接続される磁気ディスク装置に対するデータの書
    き込み時には前記第一のCPUが前記共有メモリ装置に
    対しデータの書き込みを行い前記第二のCPUが前記デ
    ィスクインタフェイスの各々にアクセスして前記共有メ
    モリ装置よりデータ書き込みを行うよう構成されている
    ことを特徴とする多重磁気ディスク式情報処理装置。
JP2308258A 1990-11-14 1990-11-14 多重磁気ディスク式情報処理装置 Pending JPH04178817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2308258A JPH04178817A (ja) 1990-11-14 1990-11-14 多重磁気ディスク式情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308258A JPH04178817A (ja) 1990-11-14 1990-11-14 多重磁気ディスク式情報処理装置

Publications (1)

Publication Number Publication Date
JPH04178817A true JPH04178817A (ja) 1992-06-25

Family

ID=17978848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308258A Pending JPH04178817A (ja) 1990-11-14 1990-11-14 多重磁気ディスク式情報処理装置

Country Status (1)

Country Link
JP (1) JPH04178817A (ja)

Similar Documents

Publication Publication Date Title
US8510480B2 (en) Memory system and method having uni-directional data buses
JPH0877066A (ja) フラッシュメモリコントローラ
JPS5960658A (ja) 論理機能を備えた半導体記憶装置
JPH08235092A (ja) データ転送制御装置
JPH04178817A (ja) 多重磁気ディスク式情報処理装置
JPH0341856B2 (ja)
JPS58105363A (ja) 記憶装置
JPS626367A (ja) ネツトワ−ク制御装置
JPH05242009A (ja) 直接メモリアクセス装置
JPH07160655A (ja) メモリアクセス方式
JP3331943B2 (ja) 情報処理装置および入出力制御装置
JPS6121542A (ja) デ−タ転送装置
JP3043361B2 (ja) 分散プロセッサ制御方式
JPH0391191A (ja) マルチポートメモリ
JPS61131152A (ja) Dmaバツフア制御方式
JPS6243737A (ja) 割り込み制御方式
JPS61217827A (ja) デ−タ転送制御装置
JPS61127025A (ja) 光デイスク制御装置
JPH02304616A (ja) ファイル制御システム
JPH0567038A (ja) メモリデータ転送方式
JPH0247751A (ja) チャネル制御方式
JPH03189755A (ja) メモリ間転送装置
JPH04130917A (ja) 電子ディスク装置
JPH0690711B2 (ja) メモリアクセス制御方式
JPH0353361A (ja) Io制御方式