JPH04178686A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH04178686A
JPH04178686A JP30817290A JP30817290A JPH04178686A JP H04178686 A JPH04178686 A JP H04178686A JP 30817290 A JP30817290 A JP 30817290A JP 30817290 A JP30817290 A JP 30817290A JP H04178686 A JPH04178686 A JP H04178686A
Authority
JP
Japan
Prior art keywords
display
memory
data
user
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30817290A
Other languages
English (en)
Inventor
Kingo Wakimoto
脇本 欣吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30817290A priority Critical patent/JPH04178686A/ja
Publication of JPH04178686A publication Critical patent/JPH04178686A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶デイスプレィ(以後LCDと呼ぶ)なと
のフラットパネル表示装置に、別個の複数種類の表示を
させるための表示制御装置に関するものである。
〔従来の技術〕
第2図は従来の表示制御部を含むコンピュータシステム
のブロック図である。このコンピュータシステムはアド
レスバスB1、データバスB2、コントロールバスB3
を介して相互接続されたCPUIIおよびメインメモリ
12を含む。このコンピュータシステムの出力画像は表
示コントローラ3を介して表示装置であるCRT4ある
いはLCD5上に表示される。コンピュータシステムの
出力画像を表わす表示データは、cptyiiよりアド
レスバスBl、 データバスB2.  コントロールバ
スB3により、表示コントローラ3を介して表示データ
用メモリ(以下フレームメモリと呼ぶ)Iに一旦スドア
される。この時、セレクタlOはタイミング発生器8よ
りの信号TMにより、CPUアドレス側に切換えられて
いる。表示データがフレームメモリ1にストアされた後
、表示動作を開始するためセレクタlOをメモリアクセ
ス制御部2からの制御信号Slかフレームメモリlに与
えられるように切換える。制御信号Slが与えられるこ
とにより、表示データDDか表示コントローラ3に読出
される。なお、この読出しは、8ヒント単位で同時に行
なわれ、すなわち、8本のデータバスによって8ビツト
パラレルに行われる。
表示コントローラ3はパラレル/シリアル変換器6と階
調処理部7と、タイミング発生器8と同期信号発生部9
とを備えている。フレームメモリ1から出力された表示
データDDはまず、パラレル/シリアル変換器6に与え
られ、ここでシリアルデータに変換されて表示デバイス
としてのカラーCRT4に与えられる。カラーCRT4
は表示コントローラ3内の同期信号発生部9がら同期信
号SCIを受け、これに同期して被表示画像をカラーで
表示する。
なお、表示コントローラ3内のタイミング発生器8は、
外部から与えられたタロツク信号CLKに基づいて、メ
モリアクセス制御部2と、パラレル/シリアル変換器6
と、階調処理部7と、後述する同期信号発生部9とセレ
クタ1oとに基本タイミング信号TMを発生し、この基
本タイミング信号TMに従って表示コントローラ3か動
作する。
この表示ンステムは表示装置として力→−CRT4のほ
かにLCD5も備えている。L CD5にカラー画像用
の表示データDDを与えて表示さぜるには、パラレル7
・′シリアル変換器6て変換された表示データDDをさ
らに階調処理部7に与え、濃淡のレベルを表わすことか
できるような階調データV Dに変換する。この階調デ
ータV Dは、同期信号発生部9から階調処理部7に与
えらtまた同期信号SC2に同期して、階調処理部7か
らLCD 5に与えられる。そして、LCD5は同期信
号発生部9から与えられる同期信号SC3に従って、被
表示画像を表示する。
さて、LCD表示においてはCRTとは表示制御か異な
るため、1画面分の表示内容よりもLCD画面の方か大
きい場合、LCD画面上に非表示部分かてきることにな
る。第3図は垂直方向4.80ラインのLCDに対して
400ライシの表示を行なった場合を示しており、80
ライン分の非表示部分か表示部分の下にてきる。
また、一般に400ラインの表示部分はノステムによっ
て決められる一定のメモリ領域にストアされたデータを
表示させたものであり、例えばこのコンピュータのユー
ザが独自に変更てきないものである。
〔発明か解決しようとする課題〕
従来のLCD表示のコンピュータシステムは以上のよう
に構成されていたので、非表示部分にはユーザ独自に表
示させることかできず、まったく無駄な領域になってし
まい表示部分を有効に活用てきないという問題点かあっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、ユーザ独自の表示例えばコメント、メツセー
ジ、スケジュール等を非表示部分に表示させることで、
全画面を有効に利用できる表示制御装置を得ることを目
的とする。
〔課題を解決するための手段〕
この発明に係る表示制御装置は、少なくとも1画面以上
の容量の表示データを格納するxiのメモリと、1画面
以下の容量の表示データを格納する第2のメモリと第1
のメモリの出力を一方の入力、第2のメモリの出力を他
方の入力とするセレクタとを備え、第1のメモリ内の1
画面分の表示データの開始と終了を示すタイミンク″に
より第1のメモリの出力か前記第2のメモリの出力を選
択できるようにしたものである。
〔作用〕
この発明におけるユーザメモリは、フレームメモリによ
る通常の表示か終わった後、セレクタにより選択され、
その内容か表示制御部へ出力されることにより、ユーザ
独自の表示が非表示部分に表示される。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例であるコンピュータシステ
ムのブロック図である。
なお、図中符号(11〜a2は前記従来のものと全く同
一につきその説明は省略する。図において、2゜はユー
ザメモリ(RAM) 、21はセレクタである。
次に動作について説明する。LCDの場合表示動作は第
1ラインから1頂々に行なわれるか、この表示の順序と
フレームメモリ1からの読み出しの順序は対応している
。第3図において、400ライシまて表示か終わった時
、フレームメモリlも1画面分をすへて読み終わったこ
とになり、もし次の画面にEr7画面と異なる画面を表
示させる場合はフレームメモリ1に新しいデータをスト
アしなければならない。
ところで、第401ラインから第480ラインまでは非
表示領域となり、通常強制的に固定データを表示させる
か、第400ラインの終了タイミングをセレクタ21の
セレクト信号に入力し、一方の入力であるフレームメモ
リ】の出力DDから他方の入力であるユーザメモリ20
の出力UDに自動的に切換え可能とする。
ここて、ユーザメモリ20にはフレームメモリ1と同様
に、あらかしめCPUIIよりユーザの表示させたいデ
ータ例えばグラフィック図形による装飾、席をはずすと
きのメツセージ、本日のスケジュール等をストアして置
く。従って、非表示部分に入って切換えられたセしフタ
21はユーザメモリ20力)らユーザデータUDを表示
データとしてパラレル ′ンリアル変換器6へ送出する
。以後、表示までの動作は前記従来のものと同しである
次に、第480ラインの終了タイミングで、再度セレク
タ21をフレームメモリIの出力DD側に切換えること
で次画面の表示か開始される。以後、この動作を繰り返
す。
なお、ユーザメモリ20には固定データをストアするこ
とかてきるのて、ユーザ表示なしの従来通りの表示画面
にすることも可能である。
なお、上記実施例ではユーザメモリとしてRA、Mを使
用する場合を示したか、固定の情報を表示させるたけて
よいならばROMにしてもよい。
〔発明の効果〕
以上のようにこの発明によれば、ユーザメモリをフレー
ムメモリと別個に設け、表示部分と非表示部分との境界
で切換えるようにしたので、一般のアプリケーションソ
フトウェアによる表示を損なうことなく、簡便にユーザ
表示を上記ソフトウェアと並行して表示することかでき
るという効果かある。
【図面の簡単な説明】
第1図はこの発明の一実施例であるコンピュータシステ
ムのブロック図、第2図は従来のコンピュータシステム
のブロック図、第3図は従来およびこの発明共通の表示
部分と非表示部分の画面説明図である。 図において、1はフレームメモリ、2はメモリアクセス
制御部、3は表示コントローラ、4はCRT、5はLC
D、6はパラレル/シリアル変換器、7は階調処理部、
8はタイミング発生器、9は同期信号発生部、10.2
1はセレクタ、11はCPU、1.2はメインメモリ、
2oはユーザメモリを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代  理  人   大  岩  増  雄第3図 切接信号 平成  年  月  日 2、発明の名称 表示制卸装置 3、補正をする者 事件との関係 特許出願人 住 所    東京都千代田区丸の内二丁目2番3号名
 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 住 所    東京都千代田区丸の内二丁目2番3号1
 補正の対象 明細書の発明の詳細な説明の欄。 & 補正の内容 (1)  明細11頁第11行〜第12行の「同期信号
5CIJを「同期信号SCI Jと訂正する。 以  上

Claims (1)

    【特許請求の範囲】
  1. 少なくとも1画面以上の容量の表示データを格納する第
    1のメモリと、1画面以下の容量の表示データを格納す
    る第2のメモリと、前記第1のメモリの出力と前記第2
    のメモリの出力を入力とするセレクタと、このセレクタ
    の一方の入力を出力するための切換信号となる前記第1
    のメモリ内の1画面分の表示データの開始と終了を示す
    タイミングを発生する手段とを備えたことを特徴とする
    表示制御装置。
JP30817290A 1990-11-13 1990-11-13 表示制御装置 Pending JPH04178686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30817290A JPH04178686A (ja) 1990-11-13 1990-11-13 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30817290A JPH04178686A (ja) 1990-11-13 1990-11-13 表示制御装置

Publications (1)

Publication Number Publication Date
JPH04178686A true JPH04178686A (ja) 1992-06-25

Family

ID=17977772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30817290A Pending JPH04178686A (ja) 1990-11-13 1990-11-13 表示制御装置

Country Status (1)

Country Link
JP (1) JPH04178686A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184019A (ja) * 1999-12-27 2001-07-06 Kyocera Corp 情報処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273584A (ja) * 1985-05-30 1986-12-03 株式会社東芝 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273584A (ja) * 1985-05-30 1986-12-03 株式会社東芝 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184019A (ja) * 1999-12-27 2001-07-06 Kyocera Corp 情報処理装置

Similar Documents

Publication Publication Date Title
US5309168A (en) Panel display control device
CN101159123B (zh) 显示系统中的静止图像变更方法
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
JPH09258699A (ja) 液晶表示装置
JP2797435B2 (ja) 表示コントローラ
JPH04178686A (ja) 表示制御装置
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JPH08146926A (ja) 液晶表示パネルの駆動装置
JP2616214B2 (ja) パネルディスプレイ制御装置
KR100516065B1 (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
JP2664721B2 (ja) ビデオ合成装置
JPS62186289A (ja) 表示制御装置
JPS63131176A (ja) 画像表示装置
JPH0773096A (ja) 画像処理装置
JP2007079132A (ja) 表示装置
JP2001324976A (ja) 情報表示システム
JPH07225573A (ja) リフレッシュメモリのアクセス方法、ディスプレイコントローラ、及び図形処理装置
KR100240866B1 (ko) 단일포트 메모리를 사용하는 고해상도 그래픽스 컨트롤러
JPH08314425A (ja) ビデオメモリ装置
JP2000137460A (ja) 表示装置
JPH0233622A (ja) ディスプレイ制御装置
JPS61179489A (ja) デイスプレイ装置
JPS6350893A (ja) 表示制御回路
JP2000293140A (ja) 表示装置の制御回路
JPH11119744A (ja) 液晶表示装置のコントロール装置