KR100240866B1

KR100240866B1 - 단일포트 메모리를 사용하는 고해상도 그래픽스 컨트롤러

Info

Publication number: KR100240866B1
Application number: KR1019970000155A
Authority: KR
Inventors: 장성욱; 오성찬
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-01-07
Filing date: 1997-01-07
Publication date: 2000-01-15
Also published as: KR19980065269A

Abstract

본 발명은 CRT 디스플레이가 있는 구간에서는 CRT제어부에 의한 메모리 엑세스만 이루어지게 되어 단일 포트 메모리(single port memory)를 이용하는 경우에도 정상적인 고해 상도의 디스플레이를 수행할 수 있는 고해상도를 지원하는 그래픽스컨트롤러(graphics controller)에 관한 것으로, 그래픽스 컨트롤러 내의 복수개의 각 기능 블록들로부터 메모리 엑세스 요구 신호를 입력받아 중재하는 요구중재부(40)와; 소정의 수평블랭크신호(H_blankx)와 수직블랭크신호(V_blankx)를 제공받아 소정의 클럭신호(CLK)에 동기 하여 검출신호를 출력하는 수평/수직블랭크신호검출부(60); 상기 요구중재부(40)와 상기 수평/수직블랭크신호검출부(60)의 각각의 출력 및 소정의 CRT제어부(16)의 CRT요구신호(CRT_repuest)를 입력받아 메모리 엑세스를 위한 복수개의 제어신호들을 출력하는 제어신호출력부(50)를 포함한다.

Description

단일 포트 메모리를 사용하는 고해상도 그래픽스 컨트롤러(HIGH RESOLUTION GRAPHICS CONTROLLER USING SINGLE PORT MEMORY)

본 발명은 그래픽스 컨틀롤러(graphics controller)에 관한 것으로서, 구체적으로는 CRT 디스플레이가 이루어지는 구간 내에서는 CRT 제어부에 의한 메모리 엑세스만 이루어지도록 하여 단일 포트 메모리(single port memory)를 이용하는 그래픽스 컨트롤러가 정상적인 고해상도의 디스플레이를 수행할 수 있도록 하는 고해상도를 지원하는 그래픽스 컨트롤러에 관한 것이다.

제1도는 단일포트 메모리를 사용하는 일반적인 그래픽 컨트롤러의 내부 구성을 계략적으로 보여주고 있는 블록도이고, 제2도는 제1도에 도시된 중재부의 일 예의 상세 회로도이다.

제1도에 도시된 바와 같이, 일반적인 그래픽스 컨트롤러는 여러 기능 블록들 예를 들어, 그래픽 가속기능을 처리하는 믈록 등의 복수개의 블록들(10, 12, 14)과, CRT(또는 LCD등의 디스플레이장치)의 디스플레이를 제어하기 위한 CRT제어부(16) 그리고 이들의 요구에 따라 메모리(30)를 제어하기 위한 메모리제어부(20)를 포함하여 구성된다. 상기 메모리제어부(20)는 상기 복수개의 블록들(10, 12, 14)과 CRT제어부(16)의 요구 신호들을 입력받아 중재하는 중재부(22)를 포함하고 있을 수 있다. 이 중재부(22)의 일 예를 제2도에 도시하였다.

제2도에 도시된 바와 같이, 상기 중재부(22)는 상기 복수개의 블록들(10, 12, 14)로부터 입력되는 요구신호를 입력받아 중재하는 요구중재부(40)와, 이외 출력과 상기 CRT제어부(16)로 부터 입력되는 CRT_request 신호를 입력받아 처리하여 여러 제어신호들(T_select, CRT_select, mem_request)을 출력하는 제어신호출력부(50)를 포함하여 구성된다.

상기 제어신호출력부(50)는 복수개의 논리회로들로 구성되는데, 이의 구성은 상기 CRT_request 신호를 반전시키는 인버터(51), 인버터(51)의 반전신호와 상기 요구중재부(40)의 출력을 입력받아 앤드 연산하여 출력하는 앤드게이트(53), 상기 CRT_request 신호를 입력받아 출력하는 버퍼(55) 그리고 상기 요구중재부(40)의 출력과 상기 CRT_request 신호를 입력받아 오아 연산하여 출력하는 오아게이트(57)를 포함한다.

한편 이상과 같이 구성될 수 있는 그래픽스 컨트롤러의 메모리 사용은 크게 두가지 방법으로 이루어진다.

그 한 방법은 하나의 포트(port)를 사용하여 그래픽 드로잉(graphic drawing)기능의 구현을 위한 엑세스(access)와 디스플레이(display)(CRT Monitor등으로)를 위한 엑세스 등을 통합하여 사용하는 단일 포트 메모리(single port memory)를 사용하는 방법이다. 다른 하나는 그래픽스 기능의 가장 큰 메모리 엑세스 부분을 사용하면서 순서적인 읽기 수행만을 샐행하는 CRT 디스플레이 포트(CRT Display port)를 별도로 병렬 포트(serial port)로 구현된 이중 포트 메모리(dual port memorty)를 사용하는 방법이 그것이다. 이러한 두 가지 방법 중에서 각각의 성능(performance)과 구현하는데 필요한 가격요건(이중 포트 메모리를 사용하는 경우 단가가 올라감)등을 고려하여 선택되어 사용되어 왔다.

한편, 최근 SGRAM(synchronous graphic RAM)등의 데이터 비율(data rate)을 높인 단일 포트 DRAM(single port DRAM)의 등장과, 또한 단가를 낮추기 위하여 RAMDAC을 그래칙스 컨트롤러의 내부에 구성하는 추세로 인하여 단일 포트 DRAM의 사용이 그 주류를 이루고 있다.

그런데, 이렇게 단일 포트 DRAM을 사용하면서 일반적인 해상도에서 동작은 큰 무리가 없으나, 고해상도로 동작될 때는 디스플레이를 위한 데이터와 일반적인 드로잉을 위한 데이터 등이 급격히 증가되는 경우 그 디스플레이가 정상적으로 이루어지지 못하는 문제점이 발생되었다. 이러한 문제로 인하여 메모리 엑세스의 효율(메모리를 사용하는 모든 경우가 그러하지만)을 높이기 위한 노력이 계속되고 있다.

메모리 엑세스의 효율을 높이기 위한 방법으로, 파이프라이(pipeline) 방식으로 메모리를 동작시켜 메모리 엑세스를 수행하면서 다음 동작을 미리 준비하는 등의 일반적인 성능 향상 방법이 제안되어 사용되고 있다. 그리고 이와 함께 그래픽스 컨트롤러의 특성을 살려 CRT 디스플레이를 위한 엑세스가 순차적인 어드레스(address)를 일정 간격으로 필요로 하기 때문에 내부에 CRT 디스플레이용으로 큰버퍼(buffer)를 사용하여 연속적인 엑세스를 수행하고 있다. 이는 DRAM의 페이지모드(page mode)를 사용하기 때문에 엑세스가 빠르게 된다.

그러나 이때 사용되는 버퍼의 크기가 한 번의 스캔라인(scan line) 만큼의 데이터를 포함할 수 있게 하면 바람직하겠으나 그 크기가 너무 증가되어 그래픽스 컨트롤러의 칩 사이즈(chip size)에 큰 영향을 주기 때문에 개발시 적정한 버퍼사이즈를 결정하고 있다.

본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 단일 포트 메모리를 사용하는 경우 고해상도에서도 정상적인 디스플레이가 수행될 수 있다. 고해상도를 지원하는 그래픽스 컨트롤러를 제공하는데 있다.

제1도는 단일포트 메모리를 사용하는 일반적인 그래픽 컨트롤러의 내부 구성을 계략적으로 보여주고 있는 블록도.

제2도는 제1도에 도시된 중재부의 일 예의 상세 회로도.

제3도는 본 발명의 바람직한 실시예에 따른 그래픽스 컨트롤러의 중재부의 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명

16 : CRT제어부 20 : 메모리제어부

22 : 중재부 30 : 메모리

40 : 요구중재부 50 : 제어신호출력부

60 : 수평/수직블랭크신호검출부

[구성]

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 단일포트 메모리를 이용하는 그래픽스 컨트롤러는 : 그래픽스 컨트롤러 내의 복수개의 각 기능 블록들로부터 메모리 엑세스 요구 신호를 입력받아 중재하는 요구중재부와, 소정의 수평블랭크신호와 수직블랭크신호를 제공받아 소정의 클럭신호에 동기하여 검출신호를 출력하는 수평/수직블랭크신호검출부와; 상기 요구중재부와 상기 수평/수직블랭크신호검출부의 각각의 출력 및 소정의 CRT 제어부의 CRT요구신호를 입력받아 메모리엑서스를 위한 복수개의 제어신호들을 출력하는 제어신호출력부를 포함한다.

이 실시예에 있어서, 상기 수평/수직블랭크신호검출부는 상기 수평블랭크신호와 수직블랭크신호를 입력받아 앤드 연산하여 출력하는 앤드게이트와; 상기 앤드게이트의 출력을 입력받고 상기 클럭신호에 동기하여 출력하는 플리플롭을 포함한다.

이 실시예에 있어서, 상기 제어신호출력부는 상기 수평/수직블랭크신호검출부의 출력과 상기 요구중재부의 출력을 각각 입력받아 앤드 연산하여 출력하는 제1앤드게이트와; CRT요구신호를 반전하여 출력하는 인버터와; 상기 제1앤드게이트의 출력과 상기 인버터의 출력을 앤드 연산하여 출력하는 제2앤드게이트와; 상기 CRT 요구신호를 출력하는 버퍼와; 상기 제1앤드게이트의 출력과 상기 CRT요구신호를 입력받아 오아 연산하여 출력하는 오아게이트를 포함한다.

[작용]

이상과 같은 본 발명에 의하면, CRT 디스플레이가 이루어지는 구간에서는 메모리 엑세스가 CRT제어부에 의해서만 가능하게 된다.

[실시예]

이하 본 발명의 실시예를 점부된 도면에 의거하여 상세히 설명한다.

제3도는 본 발명의 바람직한 실시예에 따른 그래픽스 컨트롤러의 중재부의 상세회로도이다. 제3도에서 제2도에 도시된 구성 부분과 동일한 기능을 갖는 구성 부분은 동일한 참조 번호를 병기하고 그 설명은 생략한다. 그리고 도면에는 도시되지 않았으나 본 발명의 그래픽스 컨트롤러는 제1도에 도시된 바와 같은 기능 블록들을 포함한다.

제3도에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 그래픽스 컨트롤러의 중재부는 요구중재부(40), 소정의 수평블랭크신호 H_blankx와 수직블랭크신호 V_blankx를 입력받아 클럭신호 CLK에 동기하여 검출신호를 출력하는 수평/수직블랭크신호검출부(60) 그리고 제어신호출력부(50')를 포함하여 구성된다.

상기 수평/수직블랭크신호검출부(60)는 각각의 수평/수직블랭크신호 H_blankx, V_blankx를 입력받아 앤드 연산하여 출력하는 앤드게이트(62)와, 이의 출력을 입력 받고 상기 클럭신호 CLK에 동기하여 출력하는 플리플롭(64)을 포함하여 구성된다.

상기 제어신호출력부(50')는 상기 수평/수직블랭크신호검출부(60)의 출력과 상기 요구중재부(40)의 출력을 각각 입력받아 앤드 연산하여 출력하는 제1앤드게이트(59)와, CRT_request신호를 반전하여 출력하는 인버터(51)와, 상기 제1앤드게이트(59)의 출력과 상기 인버터(51)의 출력을 앤드 연산하여 출력하는 제2앤드게이트(53)와, 상기 CRT_request신호를 출력하는 버퍼(55)와, 상기 제1앤드게이트(59)의 출력과 상기 CRT_request신호를 입력받아 오아 연산하여 출력하는 오아게이트(57)를 포함하여 구성된다.

한편, 그래픽스 컨트롤러와 디스플레이 모니터를 포함하는 그래픽 시스템에서 CRT 시스플레이를 위한 동작을 살펴보면 다음과 같은 특징이 있다.

CRT의 수평편향판과 수직편향판을 조절하여 화면의 좌측에서 우측으로, 다음줄의 좌측에서 우측으로 이동하면서 디스플레이를 반복하면서 전 화면을 디스플레이를 하게 되는데 하나의 스캔라인을 좌에서 우측으로 디스플레이하고 난 후 다음 스캔라인을 표시하기 전까지 디스플레이 되지 않는 영역을 수평블랭크(horizontal blank)라 한다. 그리고 상기 동작을 반복하여 맨 아래 부분까지의 디스플레이를 끝내고 화면의 좌측 상단 시작점까지 이동하면서 디스플레이를 하지 않는 영역을 수직블랭크(vertical blank)라고 한다.

그런데 실제 화면에 디스플레이 하기 위하여 데이터를 필요로 하는 영역을 다음과 같이 표시할 수 있다.

수평블랭크 H_blankx(수평동기신호는 하이레벨에서 엑티브, 로우레벨에서 블랭크), 수직블랭크를 V_blankx(수직동기신호는 하이레벨에서 엑티브, 로우레벨에서 블랭크)라고 하면 "H_blankx AND V_blankx"로 나타낼 수 있다. 이 구간 동안은 프레임 버퍼(frame buffer)-제1도에 도시된 메모리(30)-로부터 데이터를 독출(read)하여 CRT 모니터로 출력하게 된다.

다시, 제3도를 참조하여, 본 발명의 실시예에서는 상기와 같이 디스플레이가 이루어지는 구간 동안은 메모리 엑세스를 제안하고 CRT 동작을 위해서만 사용함으로 CRT 모니터의 디스플레이를 정상적으로 수행할 수 있도록 구현한다. 즉, 드로잉등의 그래픽스 기능의 수행은 디스플레이 구간이 아닌 영역 NOT(H_blankx AND V_blankx)인 구간을 이용하게 된다. 이 구간의 검출은 상기 수평/수직블랭크신호 검출부(60)에 의해 검출된다.

구체적으로, 제1도 및 제3도를 참조하여, 메모리제어부(20)로 복수개의 블록들(10, 12, 14) 및 CRT제어부(16)로부터 요구신호가 입력되면 중재부(22)에서는 각신호들을 입력받아 중재를 수행한다. 그런데 디스플레이 구간 동안은 CRT를 위한 요구 신호 CRT_request만을 처리하게 된다.

예를 들어, 상기 CRT제어부(16)외에 상기 복수개의 블록들(10, 12, 14)로부터 메모리 엑세스 요구를 발생하는 경우, 상기 각 블록들(10, 12, 14)로부터 입력되는 요구신호는 상기 요구 중재부(40)로 입력되어 처리되어 상기 제어신호출력부(50')로 출력된다. 상기 수평/수직블랭크신호검출부(60)로부터 출력되는 신호는 상기 제어신호출력부(50)로 입력된다. 그리고 상기 CRT_request신호도 상기 제어신호출력부(50')로 입력되어 최종적인 메모리 엑세스는 상기 제어신호출력부(50')에 구성된 각 논리회로들에 의해 논리 연산되어 CRT_request신호와 중재를 하게 된다.

이상과 같은 본 발명에 의하면, CRT 디스플레이가 있는 구간에서는 CRT제어부에 의한 메모리 엑세스만 이루어지게 되므로 단일 포트 메모리를 이용하는 그래픽스 컨트롤러에 있어서도 정상적인 고해상도의 디스플레이를 수행하여 고화질의 디스플레이가 가능한 효과가 있다.

Claims

단일 포트 메모리를 이용하는 그래픽스 컨트롤러에 있어서 : 그래픽스 컨트롤러 내의 복수개의 각 기능 블록들로부터 메모리 엑세스 요구 신호를 입력받아 중재하는 요구중재부와(40)와; 소정의 수평블랭크신호(H_blankx)와 수직블랭크(V_blankx)를 제공받아 소정의 클럭신호(CLK)에 동기하여 검출신호를 출력하는 수평/수직블랭크신호검출부(60)와; 상기 요구중재부(40)와 상기 수평/수직블랭크신호검출부(60)의 각각의 출력 및 소정의 CRT 제어부(16)의 CRT요구신호(CRT_request)를 입력받아 메모리 엑세스를 위한 복수개의 제어신호들을 출력하는 제어신호출력부(50')를 포함하는 것을 특징으로 하는 그래픽스 컨트롤러.
제1항에 있어서, 상기 수평/수직블랭크신호검출부(60)는 상기 수평블랭크신호(H_blankx)와 수직블랭크신호(V_blankx)를 입력받아 앤드 연산하여 출력하는 앤드게이트(62)와; 상기 앤드게이트(62)의 출력을 입력받고 상기 클럭신호(CLK)에 동기하여 출력하는 플리플롭(64)을 포함하는 것을 특징으로 하는 그래픽스 컨트롤러.
제1항에 있어서, 상기 제어신호출력부(50')는 상기 수평/수직블랭크신호검출부(60)의 출력과 상기 요구중재부(40)의 출력을 각각 입력받아 앤드 연산하여 출력하는 제1 앤드게이트(59)와; CRT요구신호(CRT_request)를 반전하여 출력하는 인버터(51)와; 상기 제1앤드게이트(59)의 출력과 상기 인버터(51)의 출력을 앤드 연산하여 출력하는 제2앤드게이트(53)와; 상기 CRT요구신호(CRT_request)를 입력받아 오아 연산하여 출력하는 오아게이트(57)를 포함하는 것을 특징으로 하는 그래픽스 컨트롤러.