JPH04177728A - Semiconductor insulating film and manufacture thereof - Google Patents

Semiconductor insulating film and manufacture thereof

Info

Publication number
JPH04177728A
JPH04177728A JP30473490A JP30473490A JPH04177728A JP H04177728 A JPH04177728 A JP H04177728A JP 30473490 A JP30473490 A JP 30473490A JP 30473490 A JP30473490 A JP 30473490A JP H04177728 A JPH04177728 A JP H04177728A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
silicon
film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30473490A
Other languages
Japanese (ja)
Inventor
Michiichi Matsumoto
道一 松元
Teruto Onishi
照人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30473490A priority Critical patent/JPH04177728A/en
Publication of JPH04177728A publication Critical patent/JPH04177728A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To make it possible to generate a negative charge in the interface between first and second silicon oxide films by a method wherein the second silicon oxide film is provided on the upper layer of the first silicon oxide film containing Al in its uppermost surface. CONSTITUTION:A silicon thermal oxide film 3 formed by performing a thermal oxidation on the surface of a silicon substrate 1 and an HTO film (a silicon oxide film using a high-temperature CVD method) 5 deposited on the upper layers of the film 3 and a LOCOS isolation oxide film 2 by a CVD method are provided. In such a way, by depositing the second silicon oxide film using the CVD method or the like on the upper layer of the first silicon oxide film containing Al in its uppermost surface, negative charges can be generated in the interfaces between the thermal oxide film and the first and second oxide films deposited by the CVD method.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MO3+−ランジスタ等の半導体装置に使
用されている半導体絶縁膜およびその製造方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor insulating film used in semiconductor devices such as MO3+- transistors and a method for manufacturing the same.

〔従来の技術〕[Conventional technology]

通常、MOS)ランジスタにおけるケート酸化膜やメモ
リにおける容量絶縁膜はシリコンを直接熱酸化すること
によって形成されるシリコン熱酸化膜を使用していた。
Usually, a silicon thermal oxide film formed by directly thermally oxidizing silicon has been used as a gate oxide film in a MOS transistor or a capacitor insulating film in a memory.

従来の半導体絶縁膜を有する半導体装置の一例を第6図
に示す。一般的に、MOS)ランジスタ等を構成する半
導体装置は、第6図に示すように、シリコン基板1上に
、素子分離絶縁膜としてI、○CO8分離酸化膜2が形
成されており、素子形成領域には、ゲート酸化膜として
シリコンの熱酸化膜3が形成されている。また、ケート
酸化膜である熱酸化膜3上には、ゲート電極としてのn
+ポリシリコン膜6か形成されている。
An example of a semiconductor device having a conventional semiconductor insulating film is shown in FIG. Generally, in a semiconductor device constituting a MOS (MOS) transistor or the like, as shown in FIG. 6, an I, CO8 isolation oxide film 2 is formed as an element isolation insulating film on a silicon substrate 1, A silicon thermal oxide film 3 is formed in the region as a gate oxide film. Further, on the thermal oxide film 3 which is a gate oxide film, an n
+A polysilicon film 6 is formed.

上記MO3)ランシスタのしきい値電圧の制御は、イオ
ン注入法を用いて、B、  P、 As等の不純物を熱
酸化膜3の下層のシリコン基板1中に注入することによ
って行われていた。9はしきい値制御用イオン注入層で
ある。
The threshold voltage of the MO3) transistor has been controlled by injecting impurities such as B, P, and As into the silicon substrate 1 below the thermal oxide film 3 using an ion implantation method. 9 is an ion implantation layer for threshold control.

〔発明か解決しようとする課題〕[Invention or problem to be solved]

」−記のような従来の熱酸化膜による半導体絶縁膜では
、ゲー)・酸化膜や容量絶縁膜として使用する場合にお
いて、熱酸化膜中に素子の電気的特性に影響を与えるは
との固定電荷を含んではいない。
In conventional semiconductor insulating films made of thermal oxide films such as those mentioned above, when used as oxide films or capacitive insulating films, there is a fixed amount of metal in the thermal oxide film that affects the electrical characteristics of the device. Contains no charge.

一般的に、熱酸化膜中の固定電荷は、lXl0”/ c
r!以下であり、しきい値電圧等を制御するには、イオ
ン注入法を用いて不純物注入を行うことにより制御せね
ばならならなかった。
Generally, the fixed charge in a thermal oxide film is lXl0”/c
r! Therefore, in order to control the threshold voltage, etc., it was necessary to perform control by implanting impurities using an ion implantation method.

一方、半導体素子において絶縁膜かシリコン酸化膜(S
I02)である場合、酸化膜中に一定の電荷を一部分の
領域に含ませるという特殊な製造方法はなかった。
On the other hand, in semiconductor devices, insulating films or silicon oxide films (S
In the case of I02), there was no special manufacturing method that included a certain amount of charge in a partial region of the oxide film.

この発明の目的は、一定の電荷を含んだ半導体絶縁膜を
提供すること、および一定の電荷を含んた半導体絶縁膜
を簡単な工程で製造することができる半導体絶縁膜の製
造方法を提供することである。
It is an object of the present invention to provide a semiconductor insulating film containing a certain electric charge, and to provide a method for manufacturing a semiconductor insulating film that can produce a semiconductor insulating film containing a certain electric charge in a simple process. It is.

〔課題を解決するだめの手段〕[Failure to solve the problem]

請求項(1)記載の半導体絶縁膜は、最表面にAlを含
んだ第1のシリコン酸化膜と、この第1のシリコン酸化
膜の上層に設けた第2のシリコン酸化膜とを備えている
The semiconductor insulating film according to claim (1) includes a first silicon oxide film containing Al on the outermost surface, and a second silicon oxide film provided on the first silicon oxide film. .

請求項(2)記載の半導体絶縁膜の製造方法は、Alを
不純物として含むアルカリ系の洗浄液でシリコン基板を
洗浄する工程と、洗浄された後のシリコン基板を酸化し
て最表面にAl1を含んた第1のシリコン酸化膜を形成
する工程と、第1のシリコン酸化膜の上層に第2のシリ
コン酸化膜を堆積する工程とを含む。
The method for manufacturing a semiconductor insulating film according to claim (2) includes the steps of cleaning a silicon substrate with an alkaline cleaning solution containing Al as an impurity, and oxidizing the cleaned silicon substrate to contain Al1 on the outermost surface. and a step of depositing a second silicon oxide film on top of the first silicon oxide film.

請求項(3)記載の半導体絶縁膜の製造方法は、アンモ
ニア水と過酸化水素水との混合液からなりAlを不純物
として含む洗浄液でシリコン基板を洗浄する工程と、洗
浄された後のシリコン基板を酸化して最表面にAj2を
含んだ第1のシリコン酸化膜を形成する工程と、第1の
シリコン酸化膜の上層を部分的に希釈HFで薄くエツチ
ングする工程と、上層を部分的にエツチングした第1の
シリコン酸化膜の上層に第2のシリコン酸化膜を堆積す
る工程とを含む。
The method for manufacturing a semiconductor insulating film according to claim (3) includes the steps of cleaning a silicon substrate with a cleaning liquid made of a mixed solution of aqueous ammonia and hydrogen peroxide and containing Al as an impurity, and cleaning the silicon substrate after being cleaned. oxidation to form a first silicon oxide film containing Aj2 on the outermost surface; a step of partially etching the upper layer of the first silicon oxide film thinly with diluted HF; and a step of partially etching the upper layer. and depositing a second silicon oxide film on top of the first silicon oxide film.

〔作   用〕[For production]

この発明によれば、最表面にAlを含んだ第1のシリコ
ン酸化膜と第2のシリコン酸化膜とを重ね合わせること
で、第1および第2のシリコン酸化膜の界面に負電荷を
生成することかでき、酸化膜中の電荷を利用したしきい
値電圧制御、あるいは酸化膜中の電荷を利用した素子に
応用できる。
According to this invention, by overlapping the first silicon oxide film containing Al on the outermost surface and the second silicon oxide film, negative charges are generated at the interface between the first and second silicon oxide films. This can be applied to threshold voltage control using charges in an oxide film or to devices using charges in an oxide film.

負の電荷はアルカリ系の洗浄液、例えばアンモニア水と
過酸化水素水との混合液からなりAlを不純物として含
んだ洗浄液でシリコン基板を洗浄し、その後酸化を行っ
て第1のシリコン酸化膜を形成することによって、第1
のシリコン酸化膜の最表面、つまり第2のシリコン酸化
膜との界面に形成できる。このことは、例えばアンモニ
ア水と過酸化水素水との混合液からなる洗浄液でシリコ
ン基板を洗浄すると、薬液中に通常不純物として含まれ
ているAlかシリコン基板の表面に吸着されやすいとい
う性質、および、その後の酸化によってもAlはシリコ
ン基板内に拡散せずに酸化膜最表面に存在するという性
質、ならびに、Anの存在位置と負電荷の存在位置か一
致するという後述の実験結果からも裏付けられる。
The negative charge is removed by cleaning the silicon substrate with an alkaline cleaning solution, such as a mixture of aqueous ammonia and hydrogen peroxide, containing Al as an impurity, and then oxidizing it to form a first silicon oxide film. By doing so, the first
It can be formed on the outermost surface of the silicon oxide film, that is, at the interface with the second silicon oxide film. This is because, for example, when a silicon substrate is cleaned with a cleaning solution consisting of a mixture of aqueous ammonia and hydrogen peroxide, Al, which is normally contained as an impurity in the chemical solution, tends to be adsorbed onto the surface of the silicon substrate. This is supported by the property that Al does not diffuse into the silicon substrate even after subsequent oxidation and exists on the outermost surface of the oxide film, and also from the experimental results described later that the location of An and the location of negative charges match. .

以上のように、Alを最表面に含んだ第1のシリコン酸
化膜の上層にCVD等による第2のシリコン酸化膜を堆
積することにより、熱酸化膜とCVD法により堆積され
た第1および第2の酸化膜の界面に負電荷を生成できる
As described above, by depositing the second silicon oxide film by CVD or the like on top of the first silicon oxide film containing Al on the outermost surface, the thermal oxide film and the first and CVD deposited silicon oxide films are deposited. Negative charges can be generated at the interface of the oxide film No. 2.

〔実 施 例〕〔Example〕

第1図はこの発明の第1の実施例の半導体絶縁膜を有す
る半導体装置の断面図である。第1図において、1はシ
リコン基板、2は各々の素子を分離するためのL OG
 OS分離酸化膜、3はシリコン基板1の表面を熱酸化
することによって形成したシリコン熱酸化膜、4はシリ
コン熱酸化膜3の最表面に存在する△l、5はシリコン
熱酸化膜3およびLOGO3分離酸化膜2の上層にCV
D法によって堆積されたHTO膜(高温CVD法による
シリコン酸化膜)、6はゲート電極としてのn+ポリシ
リコン膜である。
FIG. 1 is a sectional view of a semiconductor device having a semiconductor insulating film according to a first embodiment of the present invention. In Figure 1, 1 is a silicon substrate, 2 is an LOG for separating each element.
OS isolation oxide film, 3 is a silicon thermal oxide film formed by thermally oxidizing the surface of the silicon substrate 1, 4 is △l present on the outermost surface of the silicon thermal oxide film 3, 5 is a silicon thermal oxide film 3 and LOGO 3 CV on the upper layer of isolation oxide film 2
The HTO film (silicon oxide film formed by high-temperature CVD method) is deposited by method D, and 6 is an n+ polysilicon film as a gate electrode.

上記の構造をとることによって、シリコン熱酸化膜3と
HTO膜5との界面に負電荷を生成し、この負電荷によ
って素子の電気的特性を変化させることができる。すな
わち、シリコン熱酸化膜3の最表面の/l量、あるいは
シリコン熱酸化膜3の厚さ、HTO膜5の厚さを変化さ
せることにより、半導体基板1上に形成される素子のし
きい値電圧あるいはフラットバンド電圧を制御すること
かできる。
By adopting the above structure, negative charges are generated at the interface between the silicon thermal oxide film 3 and the HTO film 5, and the electrical characteristics of the device can be changed by this negative charge. That is, by changing the amount of /l on the outermost surface of the silicon thermal oxide film 3, the thickness of the silicon thermal oxide film 3, and the thickness of the HTO film 5, the threshold value of the element formed on the semiconductor substrate 1 can be adjusted. It is possible to control voltage or flatband voltage.

第2図(a)〜(e)は、第1図に示した半導体絶縁膜
の製造方法を示す工程順断面図である。
2(a) to 2(e) are step-by-step cross-sectional views showing a method for manufacturing the semiconductor insulating film shown in FIG. 1.

以下に、第2図を用いて、上述の半導体絶縁膜の製造方
法について説明する。
The method for manufacturing the above semiconductor insulating film will be described below with reference to FIG.

ます第2図(a)に示すように、シリコン基板1の表面
の所定領域にLOCO3分11fft酸化膜2を形成す
る。なお、第2図(a)はケート酸化膜形成前の状態を
示す。
First, as shown in FIG. 2(a), an oxide film 2 with a thickness of 11 fft for 3 LOCO is formed on a predetermined region of the surface of the silicon substrate 1. Then, as shown in FIG. Note that FIG. 2(a) shows the state before the formation of the oxide film.

つぎに、第2図(b)に示すように、不純物としてAl
を含むアルカリ系の洗浄液である例えばアンモニア水と
過酸化水素水との混合液(以下、アンモニア過酸化水素
水と記す)を用いて洗浄を行う。
Next, as shown in Figure 2(b), Al
Cleaning is performed using an alkaline cleaning solution containing, for example, a mixed solution of aqueous ammonia and aqueous hydrogen peroxide (hereinafter referred to as aqueous ammonia and hydrogen peroxide).

アンモニア過酸化水素水による洗浄は、NH4OH・H
2C,:H20=115の混合比で、液温80°Cて、
約10分間の条件で行った。上記アンモニア過酸化水素
水の洗浄液は、シリコン基板1の表面のパーティクルを
強力に除去する作用があると同時に、薬液中に不純物と
して含まれるAlかシリコン基板1の表面に形成される
自然酸化膜中に取り込まれやすいという特徴をもつ。し
たがって、アンモニア過酸化水素水による洗浄により、
第2図(b)に示すようにシリコン基板lの表面にA1
4を吸着させる。
Cleaning with ammonia hydrogen peroxide solution is NH4OH・H
At a mixing ratio of 2C,:H20=115, at a liquid temperature of 80°C,
The test was carried out for about 10 minutes. The ammonia-hydrogen peroxide cleaning solution has the effect of strongly removing particles on the surface of the silicon substrate 1, and at the same time, the cleaning solution has the effect of strongly removing particles on the surface of the silicon substrate 1. It has the characteristic of being easily incorporated into Therefore, by cleaning with ammonia hydrogen peroxide solution,
As shown in FIG. 2(b), A1 is applied to the surface of the silicon substrate l.
Adsorb 4.

その後、第2図(C)に示すように、パイロジェニック
酸化(900℃、15分)により、Al4を吸着させた
シリコン基板1の表面にシリコン熱酸化膜3を形成する
。後述するように、アンモニア過酸化水素水によってシ
リコン基板1の表面に吸着させたAjl’4は、酸化を
行ってもシリコン基板1内に拡散せず、シリコン熱酸化
膜3の最表面に分布する。
Thereafter, as shown in FIG. 2C, a silicon thermal oxide film 3 is formed on the surface of the silicon substrate 1 on which Al4 has been adsorbed by pyrogenic oxidation (900° C., 15 minutes). As will be described later, Ajl'4 adsorbed onto the surface of the silicon substrate 1 by aqueous ammonia and hydrogen peroxide does not diffuse into the silicon substrate 1 even after oxidation, but is distributed on the outermost surface of the silicon thermal oxide film 3. .

その後、第2図(dlに示すように、高温CVD法を用
いてHTO膜(シリコン酸化膜)5を840°Cの温度
で堆積する。
Thereafter, as shown in FIG. 2 (dl), an HTO film (silicon oxide film) 5 is deposited at a temperature of 840° C. using a high temperature CVD method.

ついで、第2図(e)に示すように、CVD法を用いて
n+ポリシリコン膜6を堆積する。
Then, as shown in FIG. 2(e), an n+ polysilicon film 6 is deposited using the CVD method.

以上のような製造方法により、シリコン熱酸化膜3とH
T O膜5との界面付近に負の電荷を生成することが可
能となる。
By the above manufacturing method, silicon thermal oxide film 3 and H
It becomes possible to generate negative charges near the interface with the TO film 5.

このようにして製造した半導体絶縁膜は、酸化膜中の電
荷を利用したしきい値電圧制御、あるいは酸化膜中の電
荷を利用した素子(例えば、ROM(リードオンリーメ
モリ)に応用できる。
The semiconductor insulating film manufactured in this way can be applied to threshold voltage control using the charges in the oxide film or to devices (for example, ROM (read only memory)) using the charges in the oxide film.

第3図(al〜(itはこの発明の第2の実施例の半導
体絶縁膜の製造方法を示す工程順断面図である。
FIG. 3 (al to (it) are step-by-step cross-sectional views showing a method for manufacturing a semiconductor insulating film according to a second embodiment of the present invention.

以下に、第3図を用いて、」二連の半導体絶縁膜の製造
方法について説明する 第2図の実施例と同様に、まず第3図(a)に示すよう
に、シリコン基板lの表面の所定領域にLOCO8分離
酸化膜2を形成する。
Below, using FIG. 3, we will explain a method for manufacturing two series of semiconductor insulating films.Similar to the embodiment shown in FIG. 2, first, as shown in FIG. A LOCO8 isolation oxide film 2 is formed in a predetermined region.

この後、第3図(b)に示すように、アンモニア過酸化
水素水によりシリコン基板1の洗浄を行い、シリコン基
板1の表面にAl4を吸着させる。
Thereafter, as shown in FIG. 3(b), the silicon substrate 1 is cleaned with aqueous ammonia and hydrogen peroxide, and Al4 is adsorbed onto the surface of the silicon substrate 1.

その後、第3図(C)に示すように、シリコン基板1の
表面を熱酸化してシリコン熱酸化膜3を形成する。
Thereafter, as shown in FIG. 3(C), the surface of the silicon substrate 1 is thermally oxidized to form a silicon thermal oxide film 3.

つぎに、第3図(d)に示すように、レジスl−7を用
いてパターンを形成し、希釈T−IP(例えはI(20
・T(F=300二1)(こより、レジスト7がついて
いない部分のシリコン熱酸化膜3の最表面を約IO人程
度の厚さエツチング除去する。
Next, as shown in FIG. 3(d), a pattern is formed using resist l-7 and diluted T-IP (for example, I(20
・T (F=30021) (Thus, the outermost surface of the silicon thermal oxide film 3 in the area where the resist 7 is not attached is removed by etching to a thickness of about IO.

その後、第3図(e)に示すように、レジスl−7を除
去することで、シリコン熱酸化膜3の最表面にAffi
を含んだ領域(負電荷か存在する酸化膜)とAlを含ま
ない領域(負電荷か存在しない酸化膜)とを形成する。
Thereafter, as shown in FIG. 3(e), by removing the resist 1-7, Affi is formed on the outermost surface of the silicon thermal oxide film 3.
A region containing Al (an oxide film with negative charges) and a region without Al (an oxide film with no negative charges) are formed.

つぎに、第3図げ)に示すように、高温CVD法により
、HTO膜(シリコン酸化膜)5を堆積する。
Next, as shown in Figure 3), an HTO film (silicon oxide film) 5 is deposited by high temperature CVD.

つついて、第3図(g)に示すように、n+ポリシリコ
ン膜6を堆積する。
Then, as shown in FIG. 3(g), an n+ polysilicon film 6 is deposited.

その後、第3図(h)に示すように、レジスト8を用い
てパターニングを行う。
Thereafter, as shown in FIG. 3(h), patterning is performed using the resist 8.

最後に、第3図(1)に示すように、レジスト8をマス
クとしてn+ポリシリコン膜6を部分的にエツチング除
去し、その後レジスト8を除去して所望の素子を形成す
る。
Finally, as shown in FIG. 3(1), the n+ polysilicon film 6 is partially etched away using the resist 8 as a mask, and then the resist 8 is removed to form a desired element.

以上のような製造方法により、第3図(i)に示した領
域A、Bを例えばトランジスタ領域として使用する場合
において、各々の領域A、  Bのトランジスタのしき
い値電圧を制御できる。この結果、例えばエンハンスメ
ント(E)型トランジスタとデプレッション(D)型I
・ランジスタとを作製し、E/Dインバータ等の素子も
形成できる。
By the manufacturing method described above, when the regions A and B shown in FIG. 3(i) are used as transistor regions, for example, the threshold voltages of the transistors in each region A and B can be controlled. As a result, for example, enhancement (E) type transistors and depletion (D) type I
・It is possible to manufacture transistors and form elements such as E/D inverters.

つぎに、第4図および第5図を用いて上述の実施例にお
ける半導体絶縁膜の特性について説明する。
Next, the characteristics of the semiconductor insulating film in the above embodiment will be explained using FIGS. 4 and 5.

第4図は、シリコン基板をアンモニア過酸化水素水によ
り洗浄し、その後酸化を行った膜の構造およびその膜の
Alの31MS法(二次イオン質量分析法)による分析
結果を示すものである。
FIG. 4 shows the structure of a film obtained by cleaning a silicon substrate with an ammonia-hydrogen peroxide solution and then oxidizing the film, and the analysis results of Al of the film by 31MS (secondary ion mass spectrometry).

第4図(a)はSIMS分析用試料の構成を示し、ソリ
コン基板llの表面に厚さ19nmのシリコン酸化膜(
th−8i○2)12を形成し、さらにその上に約50
nmの厚さのポリシリコン膜13を堆積したものであり
、シリコン酸化膜12の最表面にはA1を含んている。
Figure 4(a) shows the configuration of a sample for SIMS analysis, in which a 19 nm thick silicon oxide film (
th-8i○2) 12, and then about 50
A polysilicon film 13 with a thickness of nm is deposited, and the outermost surface of the silicon oxide film 12 contains A1.

14は分析のためにエツチング除去される最表面エツチ
ング層である。
Reference numeral 14 denotes the outermost surface etching layer to be etched away for analysis.

第4図(1〕)はSIMS分析結果を示し、曲線Aはシ
リコン酸化膜12の最表面をエツチングしないでポリシ
リコン膜13を堆積した試料の分析結果を示し、曲線B
はシリコン酸化膜12の最表面を30人程度エツチング
除去した後(残りのシリコン酸化膜12の厚さは、例え
ば15.3nm程度)ポリシリコン膜13を堆積した試
料の分析結果を示すものである。このSIMS分析結果
からは、酸化後ポリシリコン膜13を堆積したものでは
Alか検出され、熱酸化後シリコン酸化膜12の最表面
を約30程度度エツチング除去した後ポリシリコン膜1
3を堆積した試料ではAlは検出限界値以下となった。
FIG. 4 (1) shows the SIMS analysis results, curve A shows the analysis results of a sample in which the polysilicon film 13 was deposited without etching the outermost surface of the silicon oxide film 12, and curve B
This shows the analysis results of a sample in which a polysilicon film 13 was deposited after the outermost surface of the silicon oxide film 12 was etched away by about 30 people (the thickness of the remaining silicon oxide film 12 was, for example, about 15.3 nm). . From this SIMS analysis result, Al was detected in the deposited polysilicon film 13 after oxidation, and after removing the outermost surface of the silicon oxide film 12 after thermal oxidation by etching about 30 degrees,
In the sample deposited with No. 3, Al was below the detection limit.

上記実験結果から、シリコン基板1■の表面に吸着され
たAlは、シリコン基板1の熱酸化に表面にシリコン酸
化膜12を形成した後において、Alがシリコン酸化膜
12最表面に分布していることか確認できた。
From the above experimental results, the Al adsorbed on the surface of the silicon substrate 1 is distributed on the outermost surface of the silicon oxide film 12 after the silicon oxide film 12 is formed on the surface by thermal oxidation of the silicon substrate 1. I was able to confirm that.

第5図は、実施例における半導体絶縁膜の電気特性の一
例として、MOSダイオードのフラットバンド電圧の測
定結果を示すものである。
FIG. 5 shows the measurement results of the flat band voltage of a MOS diode as an example of the electrical characteristics of the semiconductor insulating film in the example.

第5図(a)に電気特性の評価を行った試料のプロセス
フローを示す。評価の対象となる測定用試料は4種類あ
り、酸化前洗浄はアンモニア過酸化水素水による洗浄(
APM)と希釈HFにより洗浄(D HF )の2条件
である。また、それぞれ酸化膜の最表面をDHFにより
エツチング除去する試料も用意した。
FIG. 5(a) shows the process flow of the sample whose electrical characteristics were evaluated. There are four types of measurement samples to be evaluated, and cleaning before oxidation is cleaning with ammonia hydrogen peroxide solution (
There are two conditions: washing with diluted HF (D HF ) and washing with diluted HF (APM). In addition, samples were also prepared in which the outermost surface of each oxide film was removed by etching with DHF.

測定用試料の断面図は第5図(b)に示す。同図におい
て、21はP型シリコン基板、22はシリコン酸化膜(
th  5iO2)、23はD I(Fによるエツチン
グ層、24はHTO膜、25はポリシリコン膜である。
A cross-sectional view of the measurement sample is shown in FIG. 5(b). In the figure, 21 is a P-type silicon substrate, 22 is a silicon oxide film (
th 5iO2), 23 is an etching layer made of DI(F), 24 is an HTO film, and 25 is a polysilicon film.

第5図(C1には4種類の試料のMOSダイオードのC
(容量)−V(電圧)測定例を示し、第5図(d)には
フラットバンド電圧の測定結果を示す。
Figure 5 (C1 shows C of MOS diodes of four types of samples.
An example of (capacitance)-V (voltage) measurement is shown, and FIG. 5(d) shows the measurement results of flat band voltage.

試料lは、シリコン基板21をDHFにより洗浄し、9
00℃の熱酸化により約15nmの厚さのシリコン酸化
膜(ゲート酸化膜)22を形成し、高温CVD法により
約98nmの厚さのHT O膜24を形成し、最後に約
330nmの厚さのポリシリコン膜25を形成し、最終
試料■としている。
In sample 1, the silicon substrate 21 was cleaned with DHF, and 9
A silicon oxide film (gate oxide film) 22 with a thickness of about 15 nm is formed by thermal oxidation at 00°C, an HTO film 24 with a thickness of about 98 nm is formed by high temperature CVD, and finally a HTO film 24 with a thickness of about 330 nm is formed. A polysilicon film 25 was formed, which was used as the final sample (2).

試料2は、シリコン基板21をAPMにより洗浄し、9
00°Cの熱酸化により約15nmの厚さのシリコン酸
化膜(ゲート酸化膜)22を形成し、高温CVD法によ
り約98nmの厚さのHTO膜24を形成し、最後に約
330nmの厚さのポリシリコン膜25を形成し、最終
試料■としている。
Sample 2 was prepared by cleaning the silicon substrate 21 with APM and
A silicon oxide film (gate oxide film) 22 with a thickness of about 15 nm is formed by thermal oxidation at 00°C, an HTO film 24 with a thickness of about 98 nm is formed by high temperature CVD, and finally a HTO film 24 with a thickness of about 330 nm is formed. A polysilicon film 25 was formed, which was used as the final sample (2).

試料3は、シリコン基板21をDHPにより洗浄し、9
00°Cの熱酸化により約15nmの厚さのシリコン酸
化膜(ゲート酸化膜)22を形成し、DHFによるエツ
チングでシリコン酸化膜22を約4nmの厚さだけ除去
し、その後高温CVD法により約98nmの厚さのHT
○膜24を形成し、最後に約330nmの厚さのポリシ
リコン膜25を形成し、最終試料■としている。試料4
は、シリコン基板21をA 、P Mにより洗浄し、9
00°Cの熱酸化により15nmの厚さのシリコン酸化
膜(ゲート酸化膜)22を形成し、D HFによるエツ
チングでシリコン酸化膜22を約4nmの厚さたけ除去
し、その後高温CVD法により98nmの厚さのHTO
膜24を形成し、最後に330nmの厚さのポリシリコ
ン膜25を形成し、最終試料■としている。
For sample 3, the silicon substrate 21 was cleaned by DHP and 9
A silicon oxide film (gate oxide film) 22 with a thickness of approximately 15 nm is formed by thermal oxidation at 00°C, and a thickness of approximately 4 nm from the silicon oxide film 22 is removed by etching with DHF. 98nm thick HT
A film 24 is formed, and finally a polysilicon film 25 with a thickness of about 330 nm is formed to form a final sample (2). Sample 4
In step 9, the silicon substrate 21 is cleaned with A and PM.
A silicon oxide film (gate oxide film) 22 with a thickness of 15 nm is formed by thermal oxidation at 00°C, and about 4 nm of the silicon oxide film 22 is removed by etching with DHF, and then a 98 nm thick film is formed by high-temperature CVD. HTO of thickness
A film 24 was formed, and finally a polysilicon film 25 with a thickness of 330 nm was formed to obtain a final sample (2).

なお、第5図(a)、 (C1,(dlの試料番号■〜
■はそれぞれ対応している。
In addition, Fig. 5(a), (C1, (dl sample number ■ ~
■ corresponds to each.

第5図(C)から、シリコン基板21をアンモニア過酸
化水素水洗浄(APM洗浄)後、酸化を行い、その直後
にHTO膜24を堆積した試料■のみフラットバンド電
圧か正の方向、すなわち酸化膜中に負電荷か存在するこ
とかわかる。これは、アンモニア過酸化水素水洗浄(A
PM洗浄)後、酸化を行った場合のみ、シリコン酸化膜
22の最表面に負電荷が存在し、最表面をエツチングす
ることて負電荷を除去可能であることを示している。
From FIG. 5(C), only the sample (2) in which the silicon substrate 21 was oxidized after being cleaned with ammonia/hydrogen peroxide (APM cleaning) and the HTO film 24 was deposited immediately after that, the flat band voltage was in the positive direction, that is, the oxidation It can be seen that there is a negative charge in the film. This is ammonia hydrogen peroxide cleaning (A
This shows that only when oxidation is performed after PM cleaning), negative charges exist on the outermost surface of the silicon oxide film 22, and that the negative charges can be removed by etching the outermost surface.

〔発明の効果〕〔Effect of the invention〕

請求項(1)記載の半導体絶縁膜によれば、最表面にA
lを含んだ第1のシリコン酸化膜の上層に第2のシリコ
ン酸化膜を設けたので、第1および第2のシリコン酸化
膜の界面に負電荷を生成することができ、MO3構造の
しきい値電圧を制御したり、酸化膜中の電荷を利用した
素子に応用できる。
According to the semiconductor insulating film according to claim (1), A is provided on the outermost surface.
Since the second silicon oxide film is provided on top of the first silicon oxide film containing l, negative charges can be generated at the interface between the first and second silicon oxide films, which increases the threshold of the MO3 structure. It can be applied to devices that control the value voltage or utilize charges in oxide films.

また、請求項(2)記載の半導体絶縁膜の製造方法によ
れば、Affを不純物として含むアルカリ系の洗浄液で
シリコン基板を洗浄した後シリコン基板を酸化して第1
のシリコン酸化膜を形成し、その上層に第2のシリコン
酸化膜を堆積することにより、第1および第2のシリコ
ン酸化膜の界面に負電荷を形成でき、その製造工程はき
わめて簡単である。
According to the method for manufacturing a semiconductor insulating film according to claim (2), after cleaning the silicon substrate with an alkaline cleaning liquid containing Aff as an impurity, the silicon substrate is oxidized and the first
By forming a silicon oxide film and depositing a second silicon oxide film on top of the silicon oxide film, negative charges can be formed at the interface between the first and second silicon oxide films, and the manufacturing process is extremely simple.

請求項(3)記載の半導体絶縁膜の製造方法によれば、
シリコン基板上に負電荷を含んたシリコン酸化膜領域と
負電荷を含まない酸化膜領域とを混在させることかでき
、例えばしきい値電圧の異なる2種類の半導体素子を並
へて設けることができる。
According to the method for manufacturing a semiconductor insulating film according to claim (3),
A silicon oxide film region containing a negative charge and an oxide film region not containing a negative charge can be mixed on a silicon substrate, and for example, two types of semiconductor elements with different threshold voltages can be provided side by side. .

【図面の簡単な説明】 第1図はこの発明における第1の実施例の半導体絶縁膜
を有する半導体装置の断面図、第2図(a)〜(e)は
この発明の第1の実施例の半導体絶縁膜の製造方法を示
す工程順断面図、第3図(a)〜(1)はこの発明の第
2の実施例の半導体絶縁膜の製造方法を示す工程順断面
図、第4図(alは半導体絶縁膜中にAlを含む試料の
断面図、第4図(b)は同図(a)の試料のSIMS分
析結果を示す図、第5図(a)は電気特性の評価を行っ
た試料のプロセスフローを示す図、第5図(b)は同試
料の断面図、第5図(c)はMOSダイオードのC−■
特性図、第5図(djはMOSダイオードの電気特性(
フラットバントの測定結果を示す図、第6図は従来の半
導体装置の断面図である。 ■・・シリコン基板、2・・・r, o c o s分
離酸化膜、3 シリコン熱酸化膜(第1のシリコン酸化
膜)、4・・・Al、5・・・T( T O膜(第2の
シリコン酸化膜)、6・ n+ポリシリコン膜、7,8
・・・レジスト、9・・・しきい値制御用イオン注入層 特許出願人  松下電器産業株式会社 第1図 第2図 1・・・シリコン基板 0へ− く 派
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a sectional view of a semiconductor device having a semiconductor insulating film according to a first embodiment of the present invention, and FIGS. 2(a) to (e) are a first embodiment of the present invention. 3(a) to (1) are step-by-step sectional views showing a method for manufacturing a semiconductor insulating film according to a second embodiment of the present invention; FIG. (Al is a cross-sectional view of a sample containing Al in the semiconductor insulating film, Figure 4 (b) is a diagram showing the SIMS analysis results of the sample in Figure (a), and Figure 5 (a) is a diagram showing the evaluation of electrical characteristics. Figure 5(b) is a cross-sectional view of the sample, and Figure 5(c) is the C-■ of the MOS diode.
Characteristic diagram, Figure 5 (dj is the electrical characteristic of the MOS diode (
FIG. 6, which is a diagram showing the flat band measurement results, is a cross-sectional view of a conventional semiconductor device. ■...Silicon substrate, 2...r, ocos isolation oxide film, 3 silicon thermal oxide film (first silicon oxide film), 4...Al, 5...T (TO film ( second silicon oxide film), 6. n+ polysilicon film, 7, 8
...Resist, 9...Ion-implanted layer for threshold control Patent applicant Matsushita Electric Industrial Co., Ltd. Figure 1 Figure 2 1...Silicon substrate 0

Claims (3)

【特許請求の範囲】[Claims] (1)最表面にAlを含んだ第1のシリコン酸化膜と、
この第1のシリコン酸化膜の上層に設けた第2のシリコ
ン酸化膜とを備えた半導体絶縁膜。
(1) a first silicon oxide film containing Al on the outermost surface;
A semiconductor insulating film comprising a second silicon oxide film provided on the first silicon oxide film.
(2)AEを不純物として含むアルカリ系の洗浄液でシ
リコン基板を洗浄する工程と、洗浄された後の前記シリ
コン基板を酸化して最表面にAlを含んだ第1のシリコ
ン酸化膜を形成する工程と、前記第1のシリコン酸化膜
の上層に第2のシリコン酸化膜を堆積する工程とを含む
半導体絶縁膜の製造方法。
(2) A step of cleaning the silicon substrate with an alkaline cleaning solution containing AE as an impurity, and a step of oxidizing the cleaned silicon substrate to form a first silicon oxide film containing Al on the outermost surface. and depositing a second silicon oxide film on top of the first silicon oxide film.
(3)アンモニア水と過酸化水素水との混合液からなり
Alを不純物として含む洗浄液でシリコン基板を洗浄す
る工程と、洗浄された後の前記シリコン基板を酸化して
最表面にAlを含んだ第1のシリコン酸化膜を形成する
工程と、前記第1のシリコン酸化膜の上層を部分的に希
釈HFで薄くエッチングする工程と、上層を部分的にエ
ッチングした前記第1の、シリコン酸化膜の上層に第2
のシリコン酸化膜を堆積する工程とを含む半導体絶縁膜
の製造方法。
(3) A step of cleaning the silicon substrate with a cleaning solution made of a mixed solution of ammonia water and hydrogen peroxide solution and containing Al as an impurity, and oxidizing the silicon substrate after cleaning to contain Al on the outermost surface. a step of forming a first silicon oxide film; a step of partially etching the upper layer of the first silicon oxide film thinly with diluted HF; 2nd on top
and depositing a silicon oxide film.
JP30473490A 1990-11-09 1990-11-09 Semiconductor insulating film and manufacture thereof Pending JPH04177728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30473490A JPH04177728A (en) 1990-11-09 1990-11-09 Semiconductor insulating film and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30473490A JPH04177728A (en) 1990-11-09 1990-11-09 Semiconductor insulating film and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH04177728A true JPH04177728A (en) 1992-06-24

Family

ID=17936575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30473490A Pending JPH04177728A (en) 1990-11-09 1990-11-09 Semiconductor insulating film and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH04177728A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288507A (en) * 1995-04-20 1996-11-01 Nec Corp Semiconductor device and manufacturing method thereof
JP2007281494A (en) * 2007-05-09 2007-10-25 Renesas Technology Corp Semiconductor integrated circuit device, and its manufacturing method
JP2011228718A (en) * 2011-05-23 2011-11-10 Renesas Electronics Corp Semiconductor integrated circuit device
US8076202B2 (en) 1997-08-28 2011-12-13 Renesas Electronics Corporation Method of fabricating semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288507A (en) * 1995-04-20 1996-11-01 Nec Corp Semiconductor device and manufacturing method thereof
US8076202B2 (en) 1997-08-28 2011-12-13 Renesas Electronics Corporation Method of fabricating semiconductor device
US8354713B2 (en) 1997-08-28 2013-01-15 Renesas Electronics Corporation Method of fabricating semiconductor device
US8748266B2 (en) 1997-08-28 2014-06-10 Renesas Electronics Corporation Method of fabricating semiconductor device
US9275863B2 (en) 1997-08-28 2016-03-01 Renesas Electronics Corporation Method of fabricating semiconductor device
JP2007281494A (en) * 2007-05-09 2007-10-25 Renesas Technology Corp Semiconductor integrated circuit device, and its manufacturing method
JP2011228718A (en) * 2011-05-23 2011-11-10 Renesas Electronics Corp Semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
JPS5922380B2 (en) Handout Taisoshino Seizouhouhou
JPH04177728A (en) Semiconductor insulating film and manufacture thereof
JP3338915B2 (en) Method for manufacturing semiconductor device
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JPS6113656A (en) Manufacture of semiconductor device
JPS61129872A (en) Manufacture of semiconductor device
JP2000340674A (en) Mos capacitor and manufacture of the same
JPS61220451A (en) Manufacture of semiconductor device
JPH02262358A (en) Semiconductor device
JPH0221648A (en) Semiconductor device and manufacture thereof
JPH03257873A (en) Non-volatile semiconductor memory device and manufacture thereof
JPS6097662A (en) Manufacture of semiconductor device
JPH01208866A (en) Manufacture of semiconductor device
JPH02248048A (en) Manufacture of semiconductor device
JPH0254583A (en) Mis type semiconductor integrated circuit device
JPH02273966A (en) Semiconductor storage device and manufacture thereof
JPS62291166A (en) Manufacture of semiconductor device
JPS63278328A (en) Manufacture of semiconductor capacitor
JPH02159035A (en) Integrated circuit device
JPH05283635A (en) Semiconductor device and its manufacture
JPS6273635A (en) Method for oxidation of silicon
JPH0428265A (en) Semiconductor device and manufacture thereof
JPH0474440A (en) Manufacture of semiconductor device
JP2001144187A (en) Semiconductor manufacturing method
JP2000012795A (en) Designing method of semiconductor process and manufacture thereof