JP3338915B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3338915B2
JP3338915B2 JP24747294A JP24747294A JP3338915B2 JP 3338915 B2 JP3338915 B2 JP 3338915B2 JP 24747294 A JP24747294 A JP 24747294A JP 24747294 A JP24747294 A JP 24747294A JP 3338915 B2 JP3338915 B2 JP 3338915B2
Authority
JP
Japan
Prior art keywords
atmosphere
oxide film
heat treatment
nitriding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24747294A
Other languages
Japanese (ja)
Other versions
JPH08116053A (en
Inventor
充明 堀
文彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24747294A priority Critical patent/JP3338915B2/en
Publication of JPH08116053A publication Critical patent/JPH08116053A/en
Application granted granted Critical
Publication of JP3338915B2 publication Critical patent/JP3338915B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、MOS型半導体装置の薄層化
されたゲート酸化膜の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a thin gate oxide film of a MOS type semiconductor device.

【0002】[0002]

【従来の技術】従来、MOS型半導体集積回路装置の微
細化・高集積化に伴い、ゲート酸化膜の薄層化も進んで
きており、このゲート酸化膜の薄層化に対応したゲート
酸化膜の信頼性の向上が求められている。
2. Description of the Related Art Conventionally, with the miniaturization and high integration of MOS type semiconductor integrated circuit devices, the thickness of a gate oxide film has been reduced, and a gate oxide film corresponding to the thinner gate oxide film has been developed. There is a demand for improved reliability.

【0003】この従来のMOS型半導体集積回路装置に
おけるゲート酸化膜の形成方法としては、ドライO2
化法、ウエット酸化法、及び、塩酸(HCl)酸化法が
知られている。
As a method of forming a gate oxide film in this conventional MOS type semiconductor integrated circuit device, a dry O 2 oxidation method, a wet oxidation method, and a hydrochloric acid (HCl) oxidation method are known.

【0004】また、ゲート酸化膜の特性を向上させる方
法としては、酸化剤雰囲気中にCl等のハロゲン元素を
添加することで酸化膜の耐圧を向上させることが知られ
ており、さらに、ドライO2 雰囲気又はウエット雰囲気
中で酸化膜を形成した後に、NH3 或いはN2 O雰囲気
中で熱処理を施して、シリコン半導体基板と酸化膜との
界面及び酸化膜を窒化することにより界面準位を低減さ
せることや、ゲート電極への不純物イオン注入時に不純
物がシリコン基板に突き抜けることを防止することも知
られている。
As a method for improving the characteristics of the gate oxide film, it is known to improve the breakdown voltage of the oxide film by adding a halogen element such as Cl to an oxidizing agent atmosphere. 2 After forming an oxide film in an atmosphere or a wet atmosphere, heat treatment is performed in an NH 3 or N 2 O atmosphere to reduce the interface state by nitriding the interface between the silicon semiconductor substrate and the oxide film and the oxide film. It is also known to prevent the impurity from penetrating into the silicon substrate when impurity ions are implanted into the gate electrode.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、酸化剤
雰囲気中にCl等のハロゲン元素を添加することで酸化
膜にCl等のハロゲン元素を導入すると、正の固定電荷
が増加するため、その後更に不活性ガス雰囲気中で熱処
理をする必要があり、また、得られたゲート酸化膜の耐
圧は向上しているものの、ゲート電極への不純物のイオ
ン注入時に不純物がシリコン半導体基板に突き抜けるこ
とを防止する膜としては、依然として弱い膜であり、必
ずしも十分な特性が得られていなかった。
However, if a halogen element such as Cl is introduced into the oxide film by adding a halogen element such as Cl into the oxidizing agent atmosphere, the positive fixed charge increases, and thereafter, further increase It is necessary to perform heat treatment in an active gas atmosphere, and although the withstand voltage of the obtained gate oxide film has been improved, the film prevents the impurity from penetrating into the silicon semiconductor substrate during the ion implantation of the impurity into the gate electrode. Was still a weak film, and sufficient characteristics were not necessarily obtained.

【0006】また、ドライO2 雰囲気又はウエット雰囲
気中で酸化膜を形成した後に、NH 3 或いはN2 O雰囲
気中で窒化処理を施したものは、酸化剤雰囲気中にCl
等のハロゲン元素を添加して形成した酸化膜に不活性ガ
ス雰囲気中での熱処理を施したものと比べて、界面準位
は低減するものの、耐圧等のMOS特性は劣っており、
やはり、十分な特性が得られていなかった。
Also, dry OTwoAtmosphere or wet atmosphere
After forming an oxide film in air, NH 3 ThreeOr NTwoO atmosphere
In the case of nitriding in air, Cl.
Inert gas on oxide films formed by adding halogen elements such as
Interface state compared to heat treatment in
MOS characteristics such as breakdown voltage are inferior,
After all, sufficient characteristics were not obtained.

【0007】したがって、本発明は、超微細化されたM
OS型半導体集積回路装置のゲート酸化膜として要求さ
れる、酸化膜中の固定電荷が少なく、界面準位密度が少
なく、ストレス印加に対して強く、且つ、基板への不純
物突き抜け防止作用のあるゲート酸化膜を形成すること
を目的とする。
[0007] Accordingly, the present invention provides an ultra-miniaturized M
A gate required as a gate oxide film of an OS type semiconductor integrated circuit device, which has a small fixed charge in the oxide film, a low interface state density, is strong against stress application, and has a function of preventing impurity penetration into a substrate. The purpose is to form an oxide film.

【0008】[0008]

【課題を解決するための手段】本発明は、ゲート酸化膜
の形成工程において、ドライO2 、ウエット雰囲気等の
酸化剤中に、Cl或いはF等のハロゲン元素を含むガス
を添加した雰囲気中で、シリコン半導体基板を酸化処理
し、次いで、窒化雰囲気中で熱処理し、続いて、不活性
ガス中で降温することを特徴とする。
SUMMARY OF THE INVENTION The present invention provides a method for forming a gate oxide film in an atmosphere in which a gas containing a halogen element such as Cl or F is added to an oxidizing agent such as dry O 2 or a wet atmosphere. Oxidizing the silicon semiconductor substrate, then heat treating in a nitriding atmosphere , followed by an inert
It is characterized by cooling in gas .

【0009】また、本発明は、窒化雰囲気として水素及
び水分を含まない窒化雰囲気を用いることを特徴とす
る。また、本発明は、窒化雰囲気として水素或いは水分
を含む窒化雰囲気を用い、且つ、その後更に、不活性ガ
ス雰囲気中で熱処理することを特徴とする。
Further, the present invention is characterized in that a nitriding atmosphere containing neither hydrogen nor moisture is used as the nitriding atmosphere. Further, the present invention is characterized in that a nitriding atmosphere containing hydrogen or moisture is used as the nitriding atmosphere, and thereafter, a heat treatment is further performed in an inert gas atmosphere.

【0010】[0010]

【作用】酸化後に行う窒化雰囲気中での熱処理により、
シリコン半導体基板と二酸化珪素膜の界面を窒化するこ
とにより、界面準位密度が少なくなり、且つ、ゲート電
極に注入された不純物がシリコン半導体基板に突き抜け
ることを防止する作用が増大する。
[Action] By heat treatment in a nitriding atmosphere performed after oxidation,
By nitriding the interface between the silicon semiconductor substrate and the silicon dioxide film, the interface state density is reduced, and the effect of preventing impurities injected into the gate electrode from penetrating into the silicon semiconductor substrate is increased.

【0011】また、窒化の際、或いは、窒化後の熱処理
の際に、二酸化珪素膜中に取り込まれているClやF等
のハロゲン元素が、窒化の際に誘起される欠陥を埋めた
り、窒化後もなお残る未結合電子対(ダングリング・ボ
ンド)と結合したりするので、二酸化珪素膜中のトラッ
プ及び固定電荷を低減することができる。
In addition, during the nitridation or during the heat treatment after the nitridation, the halogen element such as Cl or F taken in the silicon dioxide film fills the defects induced during the nitridation, The bond with the unbonded electron pair (dangling bond) that still remains after that makes it possible to reduce traps and fixed charges in the silicon dioxide film.

【0012】また、窒化雰囲気として水素及び水分を含
まない窒化雰囲気を用いた場合には、その後の熱処理が
不要になるものであり、さらに、窒化雰囲気として水素
或いは水分を含む窒化雰囲気を用いた場合には、二酸化
珪素膜中に存在するアンモニアに起因する水素を追い出
すために、さらに不活性ガス雰囲気中での熱処理が必要
となる。
Further, when a nitriding atmosphere containing neither hydrogen nor moisture is used as the nitriding atmosphere, the subsequent heat treatment becomes unnecessary, and when a nitriding atmosphere containing hydrogen or moisture is used as the nitriding atmosphere. Requires a heat treatment in an inert gas atmosphere in order to expel hydrogen caused by ammonia present in the silicon dioxide film.

【0013】[0013]

【実施例】図1は本発明の第1の実施例の製造工程の説
明図である。 図1参照 先ず、熱拡散炉等の通常の熱処理炉において不活性ガス
としてのN2 ガスで希釈された乾燥O2 からなる酸化剤
中にHClを添加した雰囲気中で、基板温度を950℃
にした状態で酸化処理を行い、6nmの厚さの酸化膜を
形成する。
FIG. 1 is an explanatory view of a manufacturing process according to a first embodiment of the present invention. First, in an ordinary heat treatment furnace such as a heat diffusion furnace, the substrate temperature was raised to 950 ° C. in an atmosphere in which HCl was added to an oxidizing agent composed of dry O 2 diluted with N 2 gas as an inert gas.
In this state, an oxidation process is performed to form an oxide film having a thickness of 6 nm.

【0014】次いで、シリコン半導体基板をランプアニ
ール装置に移送して、水素及び水分を含まない窒化ガス
雰囲気であるN2 O雰囲気中で、基板温度を950℃に
した状態で60秒間熱処理することにより、シリコン半
導体基板と二酸化珪素膜の界面を窒化する。なお、この
場合、二酸化珪素膜の表面は完全には窒化されないもの
である。
Next, the silicon semiconductor substrate is transferred to a lamp annealing apparatus and subjected to a heat treatment for 60 seconds at a substrate temperature of 950 ° C. in an N 2 O atmosphere which is a nitriding gas atmosphere containing no hydrogen and moisture. Then, the interface between the silicon semiconductor substrate and the silicon dioxide film is nitrided. In this case, the surface of the silicon dioxide film is not completely nitrided.

【0015】その後、不活性ガス雰囲気中で室温まで降
温してゲート酸化膜の形成工程を終了する。なお、通常
は、この後、ゲート電極を堆積・パターニングし、ゲー
ト電極(必要に応じて、サイドウォール)をマスクとし
て不純物をイオン注入してソース・ドレインを形成して
MOSFETを完成するものである。
Thereafter, the temperature is lowered to room temperature in an inert gas atmosphere to complete the gate oxide film forming step. Normally, thereafter, a gate electrode is deposited and patterned, and impurities are ion-implanted using the gate electrode (sidewall if necessary) as a mask to form a source and a drain, thereby completing the MOSFET. .

【0016】次に、この第1の実施例によって得られた
二酸化珪素膜の特性について、図2乃至図5を用いて説
明する。先ず、図2はQS−CV法の原理を説明するも
のであり、また、図3はQS−CV法によって測定した
界面準位密度の様子を示すものであり、この図2及び図
3を用いて界面準位密度の低減効果を説明する。
Next, the characteristics of the silicon dioxide film obtained by the first embodiment will be described with reference to FIGS. First, FIG. 2 explains the principle of the QS-CV method, and FIG. 3 shows the state of the interface state density measured by the QS-CV method. The effect of reducing the interface state density will be described.

【0017】図2(a)参照 この、QS(quasi−static)−CV法と
は、超低周波(quasi−static)を用いたC
V測定法である。基板がp型のMOSキャパシタに正の
バイアス(+VG )を印加した場合、半導体基板中の多
数キャリアはバイアス電圧の変化に非常に早く応答し、
少数キャリアは非常にゆっくりとしか応答しないので、
高周波測定では、多数キャリアだけが応答して、多数キ
ャリアが界面から追いやられるため容量は減少する。
Referring to FIG. 2 (a), the QS (quasi-static) -CV method is a method using a very low frequency (quasi-static) C
V measurement method. When the substrate applies a positive bias (+ V G ) to a p-type MOS capacitor, majority carriers in the semiconductor substrate respond very quickly to the change in the bias voltage,
Minority carriers only respond very slowly,
In high frequency measurements, only the majority carrier responds and the majority carrier is repelled from the interface, reducing the capacitance.

【0018】一方、超低周波(quasi−stati
c)測定においては、少数キャリア(この場合には電
子)が基板側に引き寄せられて容量は増大するが、バイ
アスが小さい場合には表面近傍に多数キャリアも少数キ
ャリアも存在しない領域が形成される。これらの測定結
果を表すのが図2(a)である。
On the other hand, very low frequency (quasi-stati)
c) In measurement, minority carriers (electrons in this case) are attracted to the substrate side to increase the capacity, but when the bias is small, a region where neither majority carriers nor minority carriers exist is formed near the surface. . FIG. 2A shows these measurement results.

【0019】図2(b)及び(c)参照 高周波測定におけるMOSキャパシタの等価回路は、図
2(b)に示すようにゲート酸化膜の容量Coxと基板容
量CS との直列回路になるものであり、また、超低周波
(quasi−static)測定においては、界面準
位へ電荷が出入りするので、そのMOSキャパシタの等
価回路は、図2(c)に示すようにゲート酸化膜の容量
oxと、基板容量CS と界面準位の等価容量Citの並列
回路との直列回路になるものである。
FIG. 2 (b) and (c) an equivalent circuit of the MOS capacitor in the reference frequency measurements will series circuit of a capacitance C ox and substrate capacitance C S of the gate oxide film as shown in FIG. 2 (b) In addition, in an ultra-low frequency (quasi-static) measurement, electric charges flow into and out of the interface state, so that the equivalent circuit of the MOS capacitor has a capacitance of the gate oxide film as shown in FIG. and C ox, is made of a series circuit of a parallel circuit of an equivalent capacitance C it of substrate capacitance C S and the interface state.

【0020】この等価回路から明らかなように、QS−
CV測定による容量CLFは下記の式(1)の様になり、
界面準位密度Ditは式(2)の様になる。
As is apparent from this equivalent circuit, QS-
The capacitance C LF by CV measurement is as shown in the following equation (1).
The interface state density D it is as shown in equation (2).

【0021】[0021]

【数1】(Equation 1)

【0022】なお、この式における理想MOS基板容量
s は、高周波測定の測定結果から求める。この界面準
位密度Ditは、フェルミレベル付近の値であり、ゲート
電圧によってフェルミレベルが変われば、この値も変化
することになるので、界面ポテンシャルに応じた、界面
準位密度のプロットを図3のように描くことができる。
It should be noted that the ideal MOS substrate capacitance C s in this equation is obtained from the measurement result of the high frequency measurement. This interface state density D it is a value near the Fermi level, and if the Fermi level changes according to the gate voltage, this value also changes. Therefore, a plot of the interface state density according to the interface potential is shown in FIG. You can draw like 3.

【0023】図3参照 図3は、比抵抗が10Ω・cmのp型Siに各種の条件
でゲート酸化膜を形成したのち、多結晶Siゲートを設
けた250μm角にMOSキャパシタの界面準位密度を
測定した結果である。図から明らかなように、950℃
でのドライO2酸化、950℃でのN2 /O2 /HCl
酸化、950℃でのドライO2 酸化+950℃でのN2
O窒化、本発明の第1の実施例である950℃でのN2
/O2 /HCl酸化+950℃でのN2 O窒化の順で界
面準位密度が低減しているのが確認でき、本発明の効果
の顕著性は明らかである。
FIG. 3 is a graph showing the interface state density of a MOS capacitor in a 250 μm square with a polycrystalline Si gate after a gate oxide film was formed on p-type Si having a specific resistance of 10 Ω · cm under various conditions. It is the result of having measured. As is apparent from the figure, 950 ° C.
O 2 oxidation at 950 ° C., N 2 / O 2 / HCl at 950 ° C.
Oxidation, dry O 2 oxidation at 950 ° C. + N 2 at 950 ° C.
O-nitriding, the first embodiment of the present invention, N 2 at 950 ° C.
It can be confirmed that the interface state density is reduced in the order of / O 2 / HCl oxidation + N 2 O nitridation at 950 ° C., and the remarkable effect of the present invention is clear.

【0024】次に、図4を用いて電圧スイープ法によっ
て得られたMOSキャパシタにおけるゲート酸化膜の絶
縁耐圧特性を説明する。この電圧スイープ法はある一定
の電圧ずつ、ある一定の時間間隔で電圧をスイープさせ
て印加した場合のI−V特性を測定し、ある適当に定め
た判定電流に達した時の電圧により、Aモード(初期破
壊)、Bモード(2〜8MV/cm)、及びCモード
(真性破壊)等に区分するものである。
Next, the breakdown voltage characteristics of the gate oxide film in the MOS capacitor obtained by the voltage sweep method will be described with reference to FIG. This voltage sweep method measures an IV characteristic when a voltage is swept and applied at a certain time interval at a certain fixed time, and the voltage at the time when a certain appropriately determined determination current is reached, A Mode (initial destruction), B mode (2 to 8 MV / cm), C mode (intrinsic destruction), and the like.

【0025】図4参照 図4においては、0.2MVずつの電圧を0.1秒間隔
でスイープし、判定電流を1×10-4A、即ち、100
μAとした場合の結果を示すものであり、左側の図はI
−V特性図であり、右側の図はモード区分のためのヒス
トグラムである。
Referring to FIG. 4, in FIG. 4, a voltage of 0.2 MV is swept at 0.1 second intervals, and the judgment current is set to 1 × 10 −4 A, that is, 100 μm.
The results at the time of μA are shown.
FIG. 7 is a -V characteristic diagram, and the diagram on the right is a histogram for mode division.

【0026】図4(a)に示す950℃でのN2 /O2
/HCl酸化の場合には、Aモード不良が若干見られる
他は、100μAの流れる電圧が8MV/cm以上のC
モード、即ち、良品がほとんどである。また、図4
(b)に示す950℃でのドライO2 酸化+950℃で
のN2 O窒化の場合には、Aモード不良がかなり見られ
る他、100μAの流れる電圧が2〜8MV/cmのB
モード不良もかなり見られ、この方法では、絶縁耐圧の
優れたゲート絶縁膜を歩留り良く製造することができな
いことが理解できる。
N 2 / O 2 at 950 ° C. shown in FIG.
In the case of / HCl oxidation, except that a slight A-mode failure is observed, the current flowing at 100 μA is not less than 8 MV / cm.
Most of the modes, that is, non-defective products. FIG.
In the case of dry O 2 oxidation at 950 ° C. and N 2 O nitridation at 950 ° C. shown in (b), a considerable A-mode failure is observed, and a 100 μA flowing voltage of 2 to 8 MV / cm B
Mode failures are also considerably observed, and it can be understood that this method cannot manufacture a gate insulating film having excellent withstand voltage with good yield.

【0027】図4(c)に示す本発明の第1の実施例で
ある950℃でのN2 /O2 /HCl酸化+950℃で
のN2 O窒化の場合には、Aモード及びBモードはほと
んど見られず、3つの例の中で一番耐圧の向上が得られ
ているのが理解できる。
In the case of N 2 / O 2 / HCl oxidation at 950 ° C. + N 2 O nitridation at 950 ° C., which is the first embodiment of the present invention shown in FIG. Is hardly seen, and it can be understood that the highest withstand voltage is obtained among the three examples.

【0028】次に、図5を用いて定電流ストレスを印加
した時の、時間に対する故障の様子を説明する。 図5参照 図は1mA/cm2 の定電流を印加した場合の、時間の
経過に対する累積故障率(Cumulative Fa
ilure)を示すものである。
Next, with reference to FIG. 5, a state of a failure with respect to time when a constant current stress is applied will be described. FIG. 5 shows the cumulative failure rate (Cumulative Fa) over time when a constant current of 1 mA / cm 2 is applied.
ilure).

【0029】この場合にも、950℃でのドライO2
化、950℃でのN2 /O2 /HCl酸化、950℃で
のドライO2 酸化+1100℃でのN2 O窒化、本発明
の第1の実施例である950℃でのN2 /O2 /HCl
酸化+1100℃でのN2 O窒化の順で累積故障率が大
幅に低減しているのが理解できる。なお、この場合、本
発明の第1の実施例における窒化温度は処理速度の短縮
化のために950℃から1100℃に変更した。
In this case as well, dry O 2 oxidation at 950 ° C., N 2 / O 2 / HCl oxidation at 950 ° C., dry O 2 oxidation at 950 ° C. + N 2 O nitridation at 100 ° C. Example 1 N 2 / O 2 / HCl at 950 ° C.
It can be seen that the cumulative failure rate is greatly reduced in the order of oxidation and N 2 O nitridation at 1100 ° C. In this case, the nitriding temperature in the first embodiment of the present invention was changed from 950 ° C. to 1100 ° C. in order to shorten the processing speed.

【0030】したがって、本発明の実施例の構成を採用
することにより、単に従来のゲート絶縁膜の製造方法に
比べて、界面準位密度が低減し、且つ、ゲート酸化膜の
絶縁破壊耐圧が向上する以上に、累積故障率が数倍以上
低減するという、即ち、信頼性が飛躍的に改善されると
いう効果が確認でき、本発明の効果の顕著性は明らかで
ある。
Therefore, by employing the structure of the embodiment of the present invention, the interface state density is reduced and the dielectric breakdown voltage of the gate oxide film is improved as compared with the conventional method of manufacturing a gate insulating film. More than that, the effect that the cumulative failure rate is reduced by several times or more, that is, the reliability is remarkably improved, can be confirmed, and the remarkable effect of the present invention is clear.

【0031】次に、本発明の第2の実施例を図6によっ
て説明する。 図6参照 まず、第1の実施例と同様に熱拡散炉等の通常の熱処理
炉において不活性ガスとしてのN2 ガスで希釈された乾
燥O2 からなる酸化剤中にHClを添加した雰囲気中
で、基板温度を950℃にした状態で酸化処理を行い、
6nmの厚さの酸化膜を形成する。
Next, a second embodiment of the present invention will be described with reference to FIG. First, as in the first embodiment, in an ordinary heat treatment furnace such as a heat diffusion furnace, an atmosphere in which HCl is added to an oxidizing agent composed of dry O 2 diluted with N 2 gas as an inert gas is used. Then, oxidation treatment is performed in a state where the substrate temperature is 950 ° C.,
An oxide film having a thickness of 6 nm is formed.

【0032】次いで、シリコン半導体基板をランプアニ
ール装置に移送して、水素或いは水を含む窒化ガス雰囲
気であるNH3 雰囲気中で、基板温度を850℃にした
状態で60秒間熱処理することにより、シリコン半導体
基板と二酸化珪素膜の界面を窒化する。なお、この場合
も、二酸化珪素膜の表面は完全には窒化されないもので
ある。
Next, the silicon semiconductor substrate is transferred to a lamp annealing apparatus and subjected to a heat treatment for 60 seconds in a NH 3 atmosphere, which is a nitriding gas atmosphere containing hydrogen or water, at a substrate temperature of 850 ° C. for 60 seconds. The interface between the semiconductor substrate and the silicon dioxide film is nitrided. Also in this case, the surface of the silicon dioxide film is not completely nitrided.

【0033】次いで、不活性ガスであるN2 ガス雰囲気
中で、基板温度を950℃にした状態で60秒以上熱処
理したのち、室温まで降温してゲート酸化膜の形成工程
を終了する。なお、この場合、熱処理は、二酸化珪素膜
中の水素を追い出すのに十分な時間行うものであり、熱
処理時間は熱処理温度に依存するものの格別の上限はな
いものである。そして、この第2の実施例においても、
第1の実施例と同様に従来のゲート酸化膜の製造方法に
比べて格別の改善が得られている。
Next, after performing a heat treatment for 60 seconds or more in a N 2 gas atmosphere, which is an inert gas, at a substrate temperature of 950 ° C., the temperature is lowered to room temperature to complete the gate oxide film forming step. In this case, the heat treatment is performed for a time sufficient to drive out hydrogen in the silicon dioxide film, and the heat treatment time depends on the heat treatment temperature but has no particular upper limit. And also in this second embodiment,
As in the first embodiment, a remarkable improvement is obtained as compared with the conventional method for manufacturing a gate oxide film.

【0034】なお、上記各実施例における処理温度は、
950℃、850℃、1100℃等であるが、これらの
温度に限られるものではなく800℃〜1100℃の範
囲であれば良く、且つ、各工程を同じ温度で行う必要は
なく、温度を変更して行っても良いものである。
The processing temperature in each of the above embodiments is as follows.
The temperature is 950 ° C., 850 ° C., 1100 ° C., etc., but is not limited to these temperatures, and may be in the range of 800 ° C. to 1100 ° C., and it is not necessary to perform each step at the same temperature. It is good to go.

【0035】また、上記各実施例においては、熱処理炉
とランプアニール装置を組み合わせて用いているもの
の、ランプアニール装置のみを用いて酸化工程を含む全
ての工程を行っても良いし、場合によっては、全ての工
程を通常の熱処理炉で行っても良いものである。
In each of the above embodiments, the heat treatment furnace and the lamp annealing apparatus are used in combination, but all the steps including the oxidation step may be performed using only the lamp annealing apparatus. Alternatively, all the steps may be performed in a normal heat treatment furnace.

【0036】また、上記各実施例においては、ハロゲン
元素としてClを用い、Cl源としてHClを用いてい
るが、これに限られるものではなく、他のCl源を用い
ても良いし、或いは、F等の他のハロゲン元素を用いて
も良いものである。
In each of the above embodiments, Cl is used as the halogen element and HCl is used as the Cl source. However, the present invention is not limited to this, and another Cl source may be used. Other halogen elements such as F may be used.

【0037】また、上記各実施例においては、酸化剤を
希釈する不活性ガス、及び、NH3窒化の熱処理におけ
る不活性ガスとしてN2 を用いているが、アルゴン等の
他の不活性ガスでも良いものであり、更に、酸化剤とし
ても不活性ガスで希釈したO 2 以外にも、ドライO2
独、O2 とH2 OとからなるウエットO2 、及び、水蒸
気(H2 O)、或いは、これらの後2者を不活性ガスで
希釈した酸化剤でも良いものである。
In each of the above embodiments, the oxidizing agent was used.
Inert gas to dilute and NHThreeIn nitriding heat treatment
N as inert gasTwoIs used, but argon
Other inert gas may be used.
O diluted with inert gas TwoBesides, dry OTwosingle
Germany, OTwoAnd HTwoWet O consisting of OTwoAnd steamed
Ki (HTwoO) or the latter two with an inert gas
A diluted oxidizing agent may be used.

【0038】[0038]

【発明の効果】本発明によれば、ドライO2 、ウエット
雰囲気等の酸化剤中に、Cl或いはF等のハロゲン元素
を含むガスを添加した雰囲気中で、シリコン半導体基板
を酸化処理し、次いで、窒化雰囲気中で熱処理すること
により、従来よりも界面準位密度が少なく、ホットキャ
リア等に起因する絶縁耐圧が良好で、電流ストレス印加
に対する耐性の良好なゲート絶縁膜が得られ、その結
果、累積故障率の大幅な低下等により信頼性が格段に向
上した半導体装置を得ることが可能になる。
According to the present invention, a silicon semiconductor substrate is oxidized in an atmosphere in which a gas containing a halogen element such as Cl or F is added to an oxidizing agent such as dry O 2 or a wet atmosphere. By performing heat treatment in a nitriding atmosphere, it is possible to obtain a gate insulating film having a lower interface state density, a better withstand voltage due to hot carriers and the like, and a good resistance to current stress application, as a result. It is possible to obtain a semiconductor device with significantly improved reliability due to a significant decrease in the cumulative failure rate and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の説明図である。FIG. 1 is an explanatory diagram of a first embodiment of the present invention.

【図2】QS−CV法の原理の説明図である。FIG. 2 is an explanatory diagram of the principle of the QS-CV method.

【図3】QS−CV法によって測定した界面準位密度の
測定結果を示す図である。
FIG. 3 is a diagram showing a measurement result of an interface state density measured by a QS-CV method.

【図4】電圧スイープ法によって得られたMOSキャパ
シタにおけるゲート酸化膜の絶縁耐圧特性の説明図であ
る。
FIG. 4 is an explanatory diagram of a withstand voltage characteristic of a gate oxide film in a MOS capacitor obtained by a voltage sweep method.

【図5】定電流ストレスを印加した時の、時間経過に対
する累積故障率の測定結果を示す図である。
FIG. 5 is a diagram showing a measurement result of a cumulative failure rate over time when a constant current stress is applied.

【図6】本発明の第2の実施例の説明図である。FIG. 6 is an explanatory diagram of a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 ゲート酸化膜の容量 2 基板容量 3 界面準位の等価容量 1 Capacitance of gate oxide film 2 Substrate capacitance 3 Equivalent capacitance of interface state

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−244125(JP,A) 特開 平5−251428(JP,A) 特開 平2−246334(JP,A) 特開 昭62−298115(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-244125 (JP, A) JP-A-5-251428 (JP, A) JP-A-2-246334 (JP, A) JP-A-62-162 298115 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/78

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 酸化剤中にハロゲン元素を含むガスを添
加した雰囲気中で、シリコン半導体基板を酸化処理し、
次いで、窒化雰囲気中で熱処理し、続いて、不活性ガス
中で降温することを特徴とする半導体装置の製造方法。
An oxidation treatment of a silicon semiconductor substrate in an atmosphere in which a gas containing a halogen element is added to an oxidizing agent,
Next, heat treatment is performed in a nitriding atmosphere , followed by an inert gas.
A method for manufacturing a semiconductor device, wherein the temperature is lowered in the semiconductor device.
【請求項2】 上記窒化雰囲気として、水素及び水分を
含まない窒化雰囲気を用いることを特徴とする請求項1
記載の半導体装置の製造方法。
2. The method according to claim 1, wherein a nitriding atmosphere containing neither hydrogen nor moisture is used as the nitriding atmosphere.
The manufacturing method of the semiconductor device described in the above.
【請求項3】 上記窒化雰囲気として、水素或いは水分
を含む窒化雰囲気を用い、且つ、その後さらに、不活性
ガス雰囲気中で熱処理することを特徴とする請求項1記
載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein a nitriding atmosphere containing hydrogen or moisture is used as the nitriding atmosphere, and a heat treatment is further performed in an inert gas atmosphere.
【請求項4】 上記酸化剤が、不活性ガスにより希釈さ
れていることを特徴とする請求項1記載の半導体装置の
製造方法。
4. The method according to claim 1, wherein the oxidizing agent is diluted with an inert gas.
JP24747294A 1994-10-13 1994-10-13 Method for manufacturing semiconductor device Expired - Lifetime JP3338915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24747294A JP3338915B2 (en) 1994-10-13 1994-10-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24747294A JP3338915B2 (en) 1994-10-13 1994-10-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08116053A JPH08116053A (en) 1996-05-07
JP3338915B2 true JP3338915B2 (en) 2002-10-28

Family

ID=17163969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24747294A Expired - Lifetime JP3338915B2 (en) 1994-10-13 1994-10-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3338915B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009282A (en) * 2000-04-19 2002-01-11 Seiko Instruments Inc Method of manufacturing semiconductor device
JP4615755B2 (en) * 2001-04-04 2011-01-19 セイコーインスツル株式会社 Manufacturing method of semiconductor device
EP1512170A2 (en) * 2002-06-12 2005-03-09 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
US7592274B2 (en) 2006-09-29 2009-09-22 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor element

Also Published As

Publication number Publication date
JPH08116053A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
US5397720A (en) Method of making MOS transistor having improved oxynitride dielectric
US6849513B2 (en) Semiconductor device and production method thereof
JPH06196716A (en) Method for growing high quality oxide film
JPH05102419A (en) Formation of capacity in dynamic ram
JP2911476B2 (en) Method of fabricating an oxide layer on a substrate
JP3068454B2 (en) Method of manufacturing a MOS integrated circuit having components having different insulators
JP3338915B2 (en) Method for manufacturing semiconductor device
JP3054422B2 (en) Method for manufacturing semiconductor device
JP3140023B2 (en) Semiconductor device and manufacturing method thereof
JPH05206454A (en) Manufacture of mis-type semiconductor device
Wu et al. Characterization of thin textured tunnel oxide prepared by thermal oxidation of thin polysilicon film on silicon
JP3090089B2 (en) Method for manufacturing semiconductor device
JP3336772B2 (en) Method of forming insulating film on polycrystalline semiconductor pattern and method of manufacturing semiconductor device using the same
JPH0196960A (en) Semiconductor device
KR960007641B1 (en) Manufacturing method of semiconductor device
JPH02246374A (en) Semiconductor storage device and manufacture thereof
JPH03188637A (en) Manufacture of semiconductor device
JP3371169B2 (en) Method for manufacturing semiconductor device
JP3024508B2 (en) Semiconductor device having two-layer electrode structure
JPS60133755A (en) Manufacture of semiconductor device
JPH08241991A (en) Fabrication of semiconductor device
JPS62285469A (en) Manufacture of semiconductor device
JPH10173171A (en) Semiconductor device and manufacturing method therefor
JPH05335265A (en) Manufacture of semiconductor device
JPH04196587A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

EXPY Cancellation because of completion of term