JP3140023B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3140023B2 JP3140023B2 JP01268926A JP26892689A JP3140023B2 JP 3140023 B2 JP3140023 B2 JP 3140023B2 JP 01268926 A JP01268926 A JP 01268926A JP 26892689 A JP26892689 A JP 26892689A JP 3140023 B2 JP3140023 B2 JP 3140023B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- gate electrode
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体装置及びその製造方法に係り、特に高
耐圧、高信頼性を有するMOS型半導体装置およびその製
造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a MOS semiconductor device having high withstand voltage and high reliability and a method of manufacturing the same.
今日のLSIの発展をささえてきた技術の一つに、多結
晶シリコン（Si）電極・配線形成技術がある。多結晶Si
膜は、膜堆積直後の状態では、極めて抵抗が高いため、
その後の工程で、イオン打込み法や熱拡散法により不純
物をドーピングし、導電性を得ている。 MOS型不揮発性メモリ等では、上記方法により形成し
た第１の多結晶Si膜の表面を熱酸化して二酸化シリコン
（SiO2）から成る絶縁膜を形成し、更にこの絶縁膜上
に、第２の多結晶Si膜を第１の多結晶Si膜と同様の方法
で形成して、トランジスタやキャパシタを構成してい
る。この種の半導体装置の製造方法に関連するものとし
ては、電子情報通信学会技術研究報告第184巻、1985
年、第43頁から48頁が挙げられる。One of the technologies that has supported the development of today's LSIs is a polycrystalline silicon (Si) electrode / wiring formation technology. Polycrystalline Si
Since the film has extremely high resistance immediately after film deposition,
In a subsequent step, impurities are doped by ion implantation or thermal diffusion to obtain conductivity. In a MOS non-volatile memory or the like, the surface of the first polycrystalline Si film formed by the above method is thermally oxidized to form an insulating film made of silicon dioxide (SiO 2 ). The transistor and the capacitor are formed by forming the polycrystalline Si film in the same manner as the first polycrystalline Si film. Related to this type of semiconductor device manufacturing method are IEICE Technical Report Vol. 184, 1985
Years, pages 43-48.
しかし、上記従来技術により形成した多結晶Siの熱酸
化膜の絶縁耐圧は、基板単結晶Siの熱酸化膜のそれに比
べて著しく劣るという問題があった。これは、以下の２
つの理由によると考えられている。 多結晶Si/SiO2界面に存在する凹凸での電界集中。 膜堆積後の多結晶Siの表面には、多数の凹凸が存在す
る。この凹凸に局所的に電界が集中する結果、SiO2膜の
絶縁破壊が起こる。更に、この凹凸に起因して、多結晶
Siが酸化されずにSiO2膜中に取り残されることもあり、
電流漏洩の原因となる。 この問題を解決するために、例えば、Si膜の堆積を55
0℃から575℃の範囲という従来より低温で行ない、膜堆
積時のSi膜の状態を非晶質とすることにより、Si膜表面
の凹凸を低減する方法も提案されている。しかし、多結
晶Si膜の表面を平滑にしただけでは、高い絶縁耐圧は得
られなかった。 不純物の酸化膜中への取り込み。 多結晶Si膜中の不純物、特に、結晶粒界に偏析してい
た不純物が、酸化の際にSiO2中に取り込まれる結果、準
位が生じ、漏洩電流が増大する。 本発明の目的は、単結晶Si基板上に形成した熱酸化膜
と同等の高い絶縁耐圧を有する酸化膜を、多結晶Si膜上
に形成する方法を提供することにある。However, there is a problem that the withstand voltage of the polycrystalline Si thermal oxide film formed by the above-described conventional technique is significantly inferior to that of the substrate single crystal Si thermal oxide film. This is the following 2
It is believed to be due to two reasons. Electric field concentration at irregularities existing at the polycrystalline Si / SiO 2 interface. Many irregularities exist on the surface of polycrystalline Si after film deposition. As a result of the local concentration of the electric field on the irregularities, dielectric breakdown of the SiO 2 film occurs. Furthermore, due to the irregularities, polycrystalline
Si may be left in the SiO 2 film without being oxidized,
It causes current leakage. To solve this problem, for example, 55
There has also been proposed a method in which the roughness of the surface of the Si film is reduced by lowering the temperature of the Si film from 0 ° C. to 575 ° C. and making the state of the Si film amorphous at the time of film deposition. However, a high dielectric breakdown voltage could not be obtained only by smoothing the surface of the polycrystalline Si film. Incorporation of impurities into oxide film. Impurities in the polycrystalline Si film, particularly impurities segregated at the crystal grain boundaries, are taken into SiO 2 during oxidation, resulting in a level and an increase in leakage current. An object of the present invention is to provide a method for forming an oxide film having a high dielectric strength equivalent to that of a thermal oxide film formed on a single crystal Si substrate on a polycrystalline Si film.
上記目的は以下の構成、 （１）第１のSi膜を、不純物をドーピングしながら堆積
する、 （２）第１のSi膜の堆積温度を550℃以下とし、非晶質
状態で行なう、 （３）第１のSi膜中の不純物濃度を、８×1020cm-3以下
とする、 ことにより達成される。The above object has the following constitutions: (1) depositing a first Si film while doping impurities; (2) setting the deposition temperature of the first Si film to 550 ° C. or less, and performing it in an amorphous state; 3) It is achieved by setting the impurity concentration in the first Si film to 8 × 10 20 cm −3 or less.
上記製造方法によれば、第１のSi膜とSiO2膜との界
面、及びSiO2膜と第２のSi膜の界面の凹凸は5nm以下と
なり、極めて平滑となる。従って、従来技術で生じてい
た、多結晶Si膜の凹凸に起因した局所的な電界集中がな
い。更に、本Si膜の結晶粒径は従来の多結晶Si膜の約10
倍と大きいうえ、不純物をドーピングしながら膜を堆積
しているので、粒界に偏析する不純物の濃度が小さい。
従って、酸化によりSiO2膜中に取り込まれる不純物の量
が低減される。よって、高い絶縁耐圧を有する多結晶Si
−SiO2−多結晶Si構造を形成することが可能となる。According to the above manufacturing method, the irregularities at the interface between the first Si film and the SiO 2 film and the interface between the SiO 2 film and the second Si film are 5 nm or less, and are extremely smooth. Therefore, there is no local electric field concentration caused by the unevenness of the polycrystalline Si film, which occurs in the prior art. Furthermore, the crystal grain size of the present Si film is about 10 times that of the conventional polycrystalline Si film.
In addition, since the film is deposited while doping the impurity, the concentration of the impurity segregated at the grain boundary is low.
Therefore, the amount of impurities taken into the SiO 2 film by oxidation is reduced. Therefore, polycrystalline Si with high withstand voltage
—SiO 2 —Polycrystalline Si structure can be formed.
実施例１ まず、第２図を用いて、本発明の第一の実施例につき
詳細に説明する。本実施は以下の手順で作成した。 まず、抵抗率0.1Ωcm、面方位（100）のｎ型Si基板10
1の表面に、周知の選択酸化技術によりフィールド酸化
膜102を形成した。次いで、第１のSi膜103を、原料ガス
にジシラン（Si2H6）とフォスフィン（PH3）を用い、減
圧化学気相成長法（LPCVD法）により、リンをドーピン
グしながら525℃で200nm堆積した。Si膜103は、膜堆積
直後の状態は非晶質である。 Si膜103の堆積に際しては、窒素を希釈ガスとして用
いた。これは、PH3の流量が小さいため、希釈ガスを用
いることにより、その制御を容易とするためである。更
に、希釈ガスを用いると、同一バッチ内のウェーハ間の
膜厚・濃度の均一性が向上するという効果もある。希釈
ガスとしては、窒素の他に、ヘリウム、アルゴン等の不
活性ガスを用いてもよい。 このSi膜103を、周知のリソグラフィ技術とドライエ
ッチング技術により加工し、第１の電極とした。 次いで、Si膜表面に、熱酸化法により20nmのSiO2膜10
4を形成した。酸化は、1000℃の温度で、10％の酸素を
含有したアルゴンガス雰囲気中で行なった。なお、この
酸化の際、第１のSi膜は非晶質状態から多結晶状態に遷
移し、同時に不純物の活性化も完了する。続いて、厚さ
200nmの第２のSi膜105を、第１のSi膜103と同様の条件
により堆積した。そして、650℃の窒素雰囲気で20分間
熱処理を行ない、第２のSi膜の多結晶化と不純物の活性
化を行なった。その後、第２のSi膜を加工し、第２の電
極とした。 上記方法により形成したMOS型キャパシタの絶縁耐圧
（10-6A/cm2の漏洩電流が生じたときの印加電界強度）
と第１のSi膜中のリン濃度の関係を第１図に示す。絶縁
耐圧の測定においては、第１の電極103を基準とし、第
２の電極105に正の電圧を印加した。なお、この場合の
第２のSi膜中のリン濃度は４×1020cm-3とした。 図のように、第１のSi膜中のリン濃度の増加とともに
絶縁耐圧は向上し、リン濃度が７×1020cm-3では7.8ΜV
/cmと従来、約６ΜV/cmが限界であったものが、単結晶S
i基板上に形成したSiO2膜と同等の値を示した。しかし
ながら、リン濃度が更に増加すると、絶縁耐圧は急激に
劣化した。従って、第１のSi膜中のリン濃度は、８×10
20cm-3以下とすべきである。なお、第１のSi膜中のリン
濃度が１×1020cm-3以下であると、膜のシート抵抗が大
きくなり、実用に適さない。 ここで、第１のSi膜103を酸化する際の希釈ガスとし
て、アルゴンの代わりに窒素を用いても、第１図と同様
の結果が得られた。しかし、絶縁耐圧は、各リン濃度の
値に対して、第１図より小さめであった。従って、希釈
用のガスとしては、窒素よりもアルゴン、ネオン等の不
活性ガスが望ましい。 比較のため、第１図には、従来法における結果も併せ
て示した。従来法（ａ）は、SiH4を原料ガスに用い、63
0℃、すなわち多結晶状態で第１のSi膜を200nm堆積し、
続いてLPCVD法により10nmのSiO2膜を形成した後、40keV
でリンイオンを打込み、SiO2膜を除去した後、1000℃の
温度で、10％の酸素を含有したアルゴン雰囲気中で酸化
を行なったものである。従来法（ｂ）は、従来法（ａ）
のSi膜の堆積を525℃、つまり非晶質状態としたもので
ある。なお、従来法（ａ）、従来法（ｂ）ともに、第２
のSi膜の堆積は、本発明の方法によった。同図から明ら
かなように、第１のSi膜の堆積を多結晶、非晶質いずれ
の状態で行なっても、リンのドーピングを膜堆積後に行
なったのでは、高い絶縁耐圧は得られず、6.6MV/cmが最
高であった。 本実施例によれば、Si2H6とPH3を用いて、リンをドー
ピングしながら、非晶質状態で第１及び第２のSi膜を堆
積することにより、Si電極間のSiO2膜の絶縁耐圧を向上
する効果がある。なお、SiO2膜として、CVD法で形成し
た膜を用いても、同様の効果を得ることができる。 実施例２ 第３図に、本発明の第２の実施例の断面概略図を示
す。本実施例は一括消去型EEPROMであり、以下に示す手
順で作成した。 まず、抵抗率10Ωcm、面方位（100）のｐ型Si基板201
の表面に、周知の選択酸化技術によりフィールド酸化膜
202を形成した。次いで、酸素雰囲気中でSi基板を酸化
し、15nmのゲート酸化膜203を形成した。続いて、Si2H6
とPH3を原料ガスに用い、LPCVD法によりリンをドーピン
グしながら、525℃で第１のSi膜204を200nm堆積した。S
i膜中のリン濃度は５×1020cm-3である。次に、公知の
技術を用いて第１のSi膜204を加工し、フローティング
ゲートとした。 次に、1000℃の温度で、10％の酸素を含有したアルゴ
ン雰囲気中で第１のSi膜204の表面を酸化し、20nmのSiO
2膜205を形成した。続いて、第２のSi膜206を第１のSi
膜と同様の方法で200nm堆積した後、公知の技術により
第２のSi膜を加工し、コントロールゲートとした。その
後、リン及びヒ素イオンを順次打込んでソース、ドレイ
ン領域207を形成した後、LPCVD法により層間酸化膜208
を形成し、これに接続孔を開け、Al膜209を堆積して引
出し配線とした。 本方法により形成したEEPROMのフローティングゲート
204とコントロールゲート206間のSiO2膜205の絶縁耐圧
は、従来法に比べ、20％以上向上した。これとともに、
フローティングゲートの電荷保持時間が一桁向上した。 なお、本実施例において第１のSi膜204の堆積の際、
膜中のリン濃度を、膜堆積の進行に従い０から５×1020
cm-3へと漸次増加させる実験も併せて行なった。この場
合、SiO2膜205の絶縁耐圧は、上記方法と同一であった
にもかかわらず、ゲート酸化膜203の耐圧は15％向上
し、消去後のしきい値電圧が2Vから1Vに低減した。 本実施例によれば、一括消去型EEPROMのフローティン
グゲート及びコントロールゲートを、Si2H6とPH3を用い
て、リンをドーピングしながら、非晶質状態で堆積する
ことにより、電荷保持特性を大幅に向上できるという効
果がある。 なお、実施例１及び２では、第１及び第２のSi膜の堆
積に際し、ドーピングガスにフォスフィンを用い、リン
を不純物として導入したが、ドーピングガスにアルシン
を用い、ヒ素を導入しても同様の効果が得られる。Embodiment 1 First, a first embodiment of the present invention will be described in detail with reference to FIG. This implementation was created by the following procedure. First, an n-type Si substrate 10 having a resistivity of 0.1 Ωcm and a plane orientation (100)
A field oxide film 102 was formed on the surface of 1 by a known selective oxidation technique. Next, the first Si film 103 is formed at 525 ° C. with a low pressure chemical vapor deposition method (LPCVD method) at 525 ° C. by 200 nm using disilane (Si 2 H 6 ) and phosphine (PH 3 ) as source gases. Deposited. The state immediately after the deposition of the Si film 103 is amorphous. In depositing the Si film 103, nitrogen was used as a diluent gas. This is because the flow rate of PH 3 is small, by using a diluent gas, in order to make the control easy. Furthermore, the use of a diluent gas has the effect of improving the uniformity of the film thickness and concentration between wafers in the same batch. As a diluting gas, an inert gas such as helium or argon may be used in addition to nitrogen. This Si film 103 was processed by a well-known lithography technique and a dry etching technique to form a first electrode. Next, a 20 nm SiO 2 film 10 was formed on the Si film surface by a thermal oxidation method.
Formed four. The oxidation was performed at a temperature of 1000 ° C. in an argon gas atmosphere containing 10% oxygen. During this oxidation, the first Si film transitions from the amorphous state to the polycrystalline state, and the activation of the impurity is completed at the same time. Next, the thickness
A 200 nm second Si film 105 was deposited under the same conditions as the first Si film 103. Then, a heat treatment was performed for 20 minutes in a nitrogen atmosphere at 650 ° C. to polycrystallize the second Si film and activate impurities. After that, the second Si film was processed to form a second electrode. Withstand voltage of MOS capacitor formed by the above method (applied electric field strength when leakage current of 10 -6 A / cm 2 occurs)
FIG. 1 shows the relationship between and the phosphorus concentration in the first Si film. In the measurement of the withstand voltage, a positive voltage was applied to the second electrode 105 with reference to the first electrode 103. In this case, the phosphorus concentration in the second Si film was 4 × 10 20 cm −3 . As shown in the figure, the withstand voltage increases with an increase in the phosphorus concentration in the first Si film, and 7.8 V when the phosphorus concentration is 7 × 10 20 cm −3 .
/ cm and the limit of about 6cmV / cm in the past, but the single crystal S
The value was equivalent to that of the SiO 2 film formed on the i-substrate. However, when the phosphorus concentration was further increased, the withstand voltage was rapidly deteriorated. Therefore, the phosphorus concentration in the first Si film is 8 × 10
Should be no more than 20 cm -3 . If the phosphorus concentration in the first Si film is 1 × 10 20 cm −3 or less, the sheet resistance of the film becomes large, which is not suitable for practical use. Here, even when nitrogen was used instead of argon as a diluent gas when oxidizing the first Si film 103, the same result as in FIG. 1 was obtained. However, the withstand voltage was smaller than that of FIG. 1 for each phosphorus concentration value. Therefore, as a gas for dilution, an inert gas such as argon or neon is more preferable than nitrogen. For comparison, FIG. 1 also shows the results of the conventional method. The conventional method (a) uses SiH 4 as a raw material gas,
At 200C, a first Si film is deposited to a thickness of 200 nm in a polycrystalline state,
Next, after forming a 10 nm SiO 2 film by LPCVD, 40 keV
After implanting phosphorus ions to remove the SiO 2 film, oxidation was performed at 1000 ° C. in an argon atmosphere containing 10% oxygen. Conventional method (b) is equivalent to conventional method (a)
Is deposited at 525 ° C., that is, in an amorphous state. Note that both the conventional method (a) and the conventional method (b)
The Si film was deposited according to the method of the present invention. As is clear from the figure, regardless of whether the first Si film is deposited in a polycrystalline or amorphous state, a high withstand voltage cannot be obtained if phosphorus is doped after the film is deposited. 6.6 MV / cm was the highest. According to the present embodiment, the first and second Si films are deposited in an amorphous state while doping with phosphorus using Si 2 H 6 and PH 3, thereby forming the SiO 2 film between the Si electrodes. This has the effect of improving the dielectric breakdown voltage. The same effect can be obtained by using a film formed by the CVD method as the SiO 2 film. Embodiment 2 FIG. 3 is a schematic sectional view of a second embodiment of the present invention. This embodiment is a batch erasing type EEPROM, and was created by the following procedure. First, a p-type Si substrate 201 having a resistivity of 10 Ωcm and a plane orientation of (100)
Field oxide film by well-known selective oxidation technology
202 formed. Next, the Si substrate was oxidized in an oxygen atmosphere to form a gate oxide film 203 of 15 nm. Then, Si 2 H 6
A first Si film 204 having a thickness of 200 nm was deposited at 525 ° C. while doping phosphorus by the LPCVD method using the same as PH and PH 3 as a source gas. S
The phosphorus concentration in the i-film is 5 × 10 20 cm −3 . Next, the first Si film 204 was processed using a known technique to form a floating gate. Next, the surface of the first Si film 204 is oxidized in an argon atmosphere containing 10% oxygen at a temperature of 1000 ° C.
Two films 205 were formed. Subsequently, the second Si film 206 is
After depositing 200 nm in the same manner as the film, a second Si film was processed by a known technique to form a control gate. Thereafter, source and drain regions 207 are formed by sequentially implanting phosphorus and arsenic ions, and then an interlayer oxide film 208 is formed by LPCVD.
Was formed, a connection hole was opened in this, an Al film 209 was deposited, and a lead wiring was formed. EEPROM floating gate formed by this method
The withstand voltage of the SiO 2 film 205 between 204 and the control gate 206 is improved by 20% or more compared to the conventional method. With this,
The charge retention time of the floating gate has been improved by an order of magnitude. In this embodiment, when depositing the first Si film 204,
The phosphorus concentration in the film was adjusted from 0 to 5 × 10 20 as the film deposition progressed.
An experiment to gradually increase to cm −3 was also performed. In this case, the withstand voltage of the gate oxide film 203 was improved by 15%, and the threshold voltage after erasing was reduced from 2 V to 1 V, even though the withstand voltage of the SiO 2 film 205 was the same as the above method. . According to this embodiment, the floating gate and the control gate of the batch erase EEPROM are deposited in an amorphous state while doping with phosphorus using Si 2 H 6 and PH 3 , so that the charge retention characteristics are improved. There is an effect that it can be greatly improved. In Examples 1 and 2, phosphine was used as a doping gas and phosphorus was introduced as an impurity when the first and second Si films were deposited. However, the same applies when arsenic was introduced using arsine as a doping gas. The effect of is obtained.
本発明によれば、多結晶Si膜上に高い絶縁耐圧を有す
るSiO2膜を形成することができる。これにより、LSIデ
バイスの高信頼化が図れる。更に、従来行なわれていた
熱拡散やイオン打込みが不要となるので、LSIデバイス
製造工程の大幅な簡略化が図れる。According to the present invention, an SiO 2 film having a high withstand voltage can be formed on a polycrystalline Si film. Thereby, the reliability of the LSI device can be improved. Furthermore, since the conventional thermal diffusion and ion implantation are not required, the LSI device manufacturing process can be greatly simplified.
第１図は、本発明の実施例と従来例によるSi膜中の不純
物濃度と絶縁耐圧の関係を示す曲線図、第２図及び第３
は、本発明の実施例を示す半導体装置の断面図である。 符号の説明 101、201……Si基板、102、202……フィールド酸化膜、
203……ゲート酸化膜、103、204……第１のSi膜、104、
205……SiO2膜、105、206……第２のSi膜、207……拡散
層、208……層間酸化膜、209……Al膜FIG. 1 is a curve diagram showing a relationship between an impurity concentration in a Si film and a withstand voltage according to an embodiment of the present invention and a conventional example, FIG. 2 and FIG.
1 is a sectional view of a semiconductor device showing an embodiment of the present invention. Reference numerals 101, 201 ... Si substrate, 102, 202 ... Field oxide film,
203 ... gate oxide film, 103, 204 ... first Si film, 104,
205: SiO 2 film, 105, 206: second Si film, 207: diffusion layer, 208: interlayer oxide film, 209: Al film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大路 譲 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 牛山 雅弘 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭63−211768（ＪＰ，Ａ) 特開 昭61−251073（ＪＰ，Ａ) 特開 昭61−47672（ＪＰ，Ａ) 特開 平１−255271（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Joe Yoji 1-280 Higashi-Koikekubo, Kokubunji-shi, Tokyo Inside Hitachi, Ltd. Central Research Laboratory (72) Inventor Masahiro Ushiyama 1-280 Higashi-Koikekubo, Kokubunji-shi, Tokyo Hitachi, Ltd. (56) References JP-A-63-211768 (JP, A) JP-A-61-251073 (JP, A) JP-A-61-47672 (JP, A) JP-A-1-255271 (JP, A A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792
Claims (9)
リコン膜の表面に絶縁膜を形成している間に、前記シリ
コン膜を多結晶状態に遷移させることを特徴とする不揮
発性メモリの製造方法。1. A method of manufacturing a non-volatile memory, comprising: changing a silicon film to a polycrystalline state while forming an insulating film on a surface of an amorphous silicon film doped with impurities. Method.
する電極を形成することを特徴とする請求項１に記載の
不揮発性メモリの製造方法。2. The method according to claim 1, further comprising forming an electrode facing the silicon film via the insulating film.
あることを特徴とする請求項１又は２に記載の不揮発性
メモリの製造方法。3. The method according to claim 1, wherein the impurity in the first silicon film is phosphorus.
あることを特徴とする請求項１乃至３の何れかに記載の
不揮発性メモリの製造方法。4. The method according to claim 1, wherein said second insulating film is a silicon dioxide film.
工程と、 前記ゲート絶縁膜上に、不純物をドーピングしながら非
晶質状態の第１のシリコン膜からなる第１のゲート電極
を形成する工程と、 前記第１のゲート電極を、多結晶状態に遷移させる工程
と、 前記第１のゲート電極上に、絶縁膜を形成する工程と、 前記絶縁膜上に、第２のゲート電極を形成する工程とを
有し、 前記多結晶状態に遷移させる工程と前記絶縁膜を形成す
る工程を、熱をともなった処理により一体的に行なうこ
とを特徴とする不揮発性メモリの製造方法。5. A step of forming a gate insulating film on a semiconductor substrate, and forming a first gate electrode made of an amorphous first silicon film on the gate insulating film while doping impurities. Forming a first gate electrode into a polycrystalline state; forming an insulating film on the first gate electrode; forming a second gate electrode on the insulating film. Forming a non-volatile memory, wherein the step of transitioning to the polycrystalline state and the step of forming the insulating film are integrally performed by a process involving heat.
原料ガスにフォスフィン或いはアルシンを含んだ化学気
相成長法により、450℃以上550℃以下の温度で前記第１
のシリコン膜を堆積することを特徴とする請求項５に記
載の不揮発性メモリの製造方法。6. The step of forming the first gate electrode,
By the chemical vapor deposition method containing phosphine or arsine in the raw material gas, the first
6. The method for manufacturing a nonvolatile memory according to claim 5, wherein said silicon film is deposited.
ることを特徴とする請求項５又は６に記載の不揮発性メ
モリの製造方法。7. The method according to claim 5, wherein the heat treatment is a thermal oxidation method.
あることを特徴とする請求項１又は２に記載の不揮発性
メモリの製造方法。8. The method for manufacturing a nonvolatile memory according to claim 1, wherein the processing accompanied by the heat treatment is a CVD method.
不純物をドーピングしながら非晶質状態の第２のシリコ
ン膜からなる第２のゲート電極を形成する工程であるこ
とを特徴とする請求項５乃至８の何れかに記載の不揮発
性メモリの製造方法。9. The step of forming the second gate electrode,
9. The method according to claim 5, further comprising the step of forming a second gate electrode made of an amorphous second silicon film while doping impurities. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01268926A JP3140023B2 (en) | 1989-10-18 | 1989-10-18 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01268926A JP3140023B2 (en) | 1989-10-18 | 1989-10-18 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132078A JPH03132078A (en) | 1991-06-05 |
| JP3140023B2 true JP3140023B2 (en) | 2001-03-05 |
Family
ID=17465200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01268926A Expired - Lifetime JP3140023B2 (en) | 1989-10-18 | 1989-10-18 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140023B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466193B1 (en) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | Method for manufacturing a semiconductor memory device |
| TWI222176B (en) * | 2002-08-30 | 2004-10-11 | Fujitsu Amd Semiconductor Ltd | Semiconductor memory device and the manufacturing method thereof |
| JP5161495B2 (en) * | 2006-07-19 | 2013-03-13 | 株式会社東芝 | Nonvolatile semiconductor memory device |
| US7906804B2 (en) | 2006-07-19 | 2011-03-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method thereof |
-
1989
- 1989-10-18 JP JP01268926A patent/JP3140023B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03132078A (en) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11288883A (en) | Manufacture of polycrystalline silicon structure | |
| JPH0638496B2 (en) | Semiconductor device | |
| JPS60223165A (en) | Manufacture of semiconductor device | |
| US4713142A (en) | Method for fabricating EPROM array | |
| JP2816192B2 (en) | Method for manufacturing semiconductor device | |
| JP3140023B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3406811B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07183409A (en) | Semiconductor device and manufacture thereof | |
| JPH05136164A (en) | Manufacture of semiconductor device | |
| KR20000001261A (en) | Method for forming eprom cells | |
| JP3376305B2 (en) | Method for manufacturing semiconductor device | |
| JP2004534401A (en) | Method of manufacturing semiconductor device having a plurality of MOS transistors having gate oxides of different thickness | |
| JPH11176959A (en) | Manufacture of semiconductor device | |
| KR100266635B1 (en) | Method for fabricating semiconductor oxide | |
| JP2998540B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| JPS6129144B2 (en) | ||
| JPH02246374A (en) | Semiconductor storage device and manufacture thereof | |
| JPH03266471A (en) | Semiconductor device and manufacture thereof | |
| JP2768202B2 (en) | MOSFET and manufacturing method thereof | |
| JP2961388B2 (en) | Manufacturing method of nonvolatile semiconductor memory | |
| JPH05343703A (en) | Manufacture of nonvolatile memory | |
| JPH05267688A (en) | Manufacture of semiconductor nonvolatile storage device | |
| JPS6118340B2 (en) | ||
| JPH04360539A (en) | Manufacture of semiconductor device | |
| JPH05343698A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |