JPH04175666A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPH04175666A JPH04175666A JP30219890A JP30219890A JPH04175666A JP H04175666 A JPH04175666 A JP H04175666A JP 30219890 A JP30219890 A JP 30219890A JP 30219890 A JP30219890 A JP 30219890A JP H04175666 A JPH04175666 A JP H04175666A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inversion circuit
- switch
- voltage
- inverting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 18
- 238000005070 sampling Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005513 bias potential Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 241001655798 Taku Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、結合コンデンサを用いたサンプリング型電圧
比較回路に関する。
比較回路に関する。
結合コンデンサを用いたサンプリング型電圧比較回路は
構成が比較的に簡単で素子数が少なくて済むため、多く
の比較器を必要とする並列比較型のアナログ−デジタル
変換器等に用いられる。
構成が比較的に簡単で素子数が少なくて済むため、多く
の比較器を必要とする並列比較型のアナログ−デジタル
変換器等に用いられる。
第4図は従来のサンプリング型電圧比較回路の一例で、
スイッチ301〜3042反転回路310〜312.コ
ンデンサ320で構成される。また、10は比較器の基
準電圧を作るための電圧分圧回路である。スイッチ30
1〜304は、第2図に示す2相のクロックφとTとに
よって開閉を制御される。
スイッチ301〜3042反転回路310〜312.コ
ンデンサ320で構成される。また、10は比較器の基
準電圧を作るための電圧分圧回路である。スイッチ30
1〜304は、第2図に示す2相のクロックφとTとに
よって開閉を制御される。
以下第4図の動作を説明する。まず、期間T1において
スイッチ301とスイッチ303とがオンし、スイッチ
302とスイッチ304とがオフする。スイッチ303
がオンすることにより反転回路310の入出力端子は同
じ電位VBにバイアスされる。このとき、スイッチ30
1が同時にオンすることによって、コンデンサ320は
電圧分圧回路10の出力電圧vR,,と前記反転回路3
10のバイアス電位VBとの差が印加され、充電される
ことになる。次に期間T2では、スイッチ301とスイ
ッチ303がオフし、スイッチ302とスイッチ304
がオンする。スイッチ302がオンしたことによりコン
デンサ320にはアナログ入力電圧V、が印加される。
スイッチ301とスイッチ303とがオンし、スイッチ
302とスイッチ304とがオフする。スイッチ303
がオンすることにより反転回路310の入出力端子は同
じ電位VBにバイアスされる。このとき、スイッチ30
1が同時にオンすることによって、コンデンサ320は
電圧分圧回路10の出力電圧vR,,と前記反転回路3
10のバイアス電位VBとの差が印加され、充電される
ことになる。次に期間T2では、スイッチ301とスイ
ッチ303がオフし、スイッチ302とスイッチ304
がオンする。スイッチ302がオンしたことによりコン
デンサ320にはアナログ入力電圧V、が印加される。
このとき、アナログ入力電圧■3が前記電圧分圧回路1
0の出力電圧V□より大きければA点の電位はバイアス
電位v3から上昇し、逆に前記出力電圧v1゜より小さ
ければA点の電位はバイアス電位■3から下降する。こ
のとき、スイッチ303がオフしているため反転回路3
10はアクティブ状態にあり、従って反転回路310の
出力は前記A点の電位の上昇もしくは下降に応じて変化
する。反転回路310の出力は反転回路311で論理レ
ベルまで増幅される。また、スイッチ304と反転回路
312はラッチ回路を構成し、反転回路311の出力結
果を次の比較結果が得られるまで保持する。従って、比
較器の出力である反転回路312の出力は、アナログ入
力電圧Vsが電圧分圧回路10の出力電圧■□より大き
いときには低レベル、すなわち論理″O”となり、アナ
ログ入力電圧VSが電圧分圧回路10の出力電圧V□よ
り小さいときには高レベル、すなわち論理“1″となる
。
0の出力電圧V□より大きければA点の電位はバイアス
電位v3から上昇し、逆に前記出力電圧v1゜より小さ
ければA点の電位はバイアス電位■3から下降する。こ
のとき、スイッチ303がオフしているため反転回路3
10はアクティブ状態にあり、従って反転回路310の
出力は前記A点の電位の上昇もしくは下降に応じて変化
する。反転回路310の出力は反転回路311で論理レ
ベルまで増幅される。また、スイッチ304と反転回路
312はラッチ回路を構成し、反転回路311の出力結
果を次の比較結果が得られるまで保持する。従って、比
較器の出力である反転回路312の出力は、アナログ入
力電圧Vsが電圧分圧回路10の出力電圧■□より大き
いときには低レベル、すなわち論理″O”となり、アナ
ログ入力電圧VSが電圧分圧回路10の出力電圧V□よ
り小さいときには高レベル、すなわち論理“1″となる
。
上述した従来の結合コンデンサを用いたサンプリング型
電圧比較回路は、クロックの半周期ごとに反転回路31
0の入出力が短絡されるため、反転回路310には入出
力端子が同電位となるようにバイアス電流工、が流れる
。また、反転回路311は反転回路310の出力を入力
としているため、反転回路311には反転回路310に
流れるバイアス電流工□と同程度の電流が流れることに
なる。従って、反転回路に相補型MO8回路を使用した
としても、クロックの半周期のあいだ反転回路310と
反転回路311には電流が流れて電力を消費することに
なり、分解能をNビットとすると2N−1個の比較器を
必要とする並列比較型アナログ−デジタル変換器のよう
に比較器を多数用いる場合には、全体の消費電力は大き
なものになる。従って、アナログ−デジタル変換動作を
必要としない時には、比較器を低消費電力状態に固定す
ることが望まれる。
電圧比較回路は、クロックの半周期ごとに反転回路31
0の入出力が短絡されるため、反転回路310には入出
力端子が同電位となるようにバイアス電流工、が流れる
。また、反転回路311は反転回路310の出力を入力
としているため、反転回路311には反転回路310に
流れるバイアス電流工□と同程度の電流が流れることに
なる。従って、反転回路に相補型MO8回路を使用した
としても、クロックの半周期のあいだ反転回路310と
反転回路311には電流が流れて電力を消費することに
なり、分解能をNビットとすると2N−1個の比較器を
必要とする並列比較型アナログ−デジタル変換器のよう
に比較器を多数用いる場合には、全体の消費電力は大き
なものになる。従って、アナログ−デジタル変換動作を
必要としない時には、比較器を低消費電力状態に固定す
ることが望まれる。
結合コンデンサを用いたサンプリング型比較器を低消費
電力状態に固定するためには、第2図の2相クロツクφ
下をφが論理“0″、■が論理“1”となるように固定
すれば良く、スイッチ303がオフすることによって反
転回路310の入出力端子間は開放となってバイアス電
流工□が流れなくなり従って、比較器を低消費電力状態
とすることができる。ところが、クロックφが論理“0
″、クロックTが論理“1″に固定されるとスイッチ3
02が常時オンすることになるため、アナログ入力端子
が結合コンデンサ320に常に接続されることになる。
電力状態に固定するためには、第2図の2相クロツクφ
下をφが論理“0″、■が論理“1”となるように固定
すれば良く、スイッチ303がオフすることによって反
転回路310の入出力端子間は開放となってバイアス電
流工□が流れなくなり従って、比較器を低消費電力状態
とすることができる。ところが、クロックφが論理“0
″、クロックTが論理“1″に固定されるとスイッチ3
02が常時オンすることになるため、アナログ入力端子
が結合コンデンサ320に常に接続されることになる。
従って、アナログ入力電圧V、の変化は結合コンデンサ
320を介してA点の電位を変化させることになり、A
点の電位が反転回路310のバイアス電位Vnに近い値
になったときには反転310にはバイアス電流工3と同
程度の電流が流れることになり、やはり電力を消費する
ことになる。
320を介してA点の電位を変化させることになり、A
点の電位が反転回路310のバイアス電位Vnに近い値
になったときには反転310にはバイアス電流工3と同
程度の電流が流れることになり、やはり電力を消費する
ことになる。
以上説明してきたように、従来の結合コンデンサを用い
たサンプリング型比較器は、低消費電力状態とするため
にクロックφを論理“0”、クロックTを論理“1”と
しても、アナログ入力電圧Vsの値によっては比較器を
構成する反転回路に電流が流れて電力を消費するため、
完全な低消費電力状態にならないという欠点があった。
たサンプリング型比較器は、低消費電力状態とするため
にクロックφを論理“0”、クロックTを論理“1”と
しても、アナログ入力電圧Vsの値によっては比較器を
構成する反転回路に電流が流れて電力を消費するため、
完全な低消費電力状態にならないという欠点があった。
本発明の電圧比較回路は、アナログ入力電圧と基準電圧
を交互にサンプリングする回路と、サンプリングした電
圧を保持するコンデンサと、電圧比較を行なうための反
転回路と、前記反転回路の入力端子と出力端子を短絡す
る回路と、前記反転回路の出力端子を所定の電位に接続
する回路とで構成され、前記反転回路はその動作を停止
する機能を有していることを特徴としている。
を交互にサンプリングする回路と、サンプリングした電
圧を保持するコンデンサと、電圧比較を行なうための反
転回路と、前記反転回路の入力端子と出力端子を短絡す
る回路と、前記反転回路の出力端子を所定の電位に接続
する回路とで構成され、前記反転回路はその動作を停止
する機能を有していることを特徴としている。
したがって、アナログ入力電圧Vsの値にかかわらず低
消費電力状態とすることが可能で、構成も簡単な、しか
もMOS)ランジスタ構造のみで構成されたモノリシッ
ク集積回路化に適したサンプリング型比較器を構成でき
る。
消費電力状態とすることが可能で、構成も簡単な、しか
もMOS)ランジスタ構造のみで構成されたモノリシッ
ク集積回路化に適したサンプリング型比較器を構成でき
る。
以下図面に従って本発明の詳細について説明する。
第1図は本発明による電圧比較回路の第1の実施例で、
スイッチ301〜304と、トランジスタ306〜30
9からなる反転回路310及び反転回路311〜313
と、反転回路310の出力を接地電位に接続するための
スイッチ305と、電圧を保持するためのコンデンサ3
20とで構成される。また、10は比較回路の基準電圧
を作るための電圧分圧回路である。スイッチ301〜3
04は第2図に示す2相のクロックφとTとによって開
閉される。反転回路310を構成するトランジスタ30
6及び309とスイッチ305は制御信号330によっ
て開閉を制御され、しかも反転回路を構成するトランジ
スタ306及びスイッチ305と反転回路を構成する一
方のトランジスタ309とは互に逆相で制御されること
を特徴とする。
スイッチ301〜304と、トランジスタ306〜30
9からなる反転回路310及び反転回路311〜313
と、反転回路310の出力を接地電位に接続するための
スイッチ305と、電圧を保持するためのコンデンサ3
20とで構成される。また、10は比較回路の基準電圧
を作るための電圧分圧回路である。スイッチ301〜3
04は第2図に示す2相のクロックφとTとによって開
閉される。反転回路310を構成するトランジスタ30
6及び309とスイッチ305は制御信号330によっ
て開閉を制御され、しかも反転回路を構成するトランジ
スタ306及びスイッチ305と反転回路を構成する一
方のトランジスタ309とは互に逆相で制御されること
を特徴とする。
以下、第3図の動作を説明する。
まず、制御信号330を論理″0″とすると、比較回路
は通常の動作状態となって、反転回路310を構成する
トランジスタ306及び309は常時オンとなり、逆に
スイッチ305は常時オフすることになる。従って、比
較回路は第2図に示す2相のクロックφと■とに従って
比較動作を行なう。すなわち期間T1においてスイッチ
301と303とがオンし、スイッチ302と304と
がオフする。スイッチ303がオンすることにより、ま
た反転回路310を構成するトランジスタ306及び3
09が常時オンしていることにより反転回路310の入
出力が短絡され、反転回路310には入出力端子が同電
位になるようにバイアス電流Inが流れ、反転回路31
0の入出力端子がバイアス電位■ヨとなる。このとき、
スイッチ301が同時にオンすることによってコンデン
サ320には電圧分圧回路10の出力電圧V□と前記反
転回路310のバイアス電位VBとの差電圧が印加され
る。次に期間T2では、スイッチ301と303とがオ
フし、スイッチ302と304とがオンする。スイッチ
302がオンすることによってコンデンサ320にはア
ナログ入力電圧Vsが印加される。このとき、アナログ
入力電圧■3が前記電圧分圧回路10の出力電圧VR6
より大きければA点は上昇し、前記電圧分圧回路10の
出力電圧■8、より小さければA点の電位は下降する。
は通常の動作状態となって、反転回路310を構成する
トランジスタ306及び309は常時オンとなり、逆に
スイッチ305は常時オフすることになる。従って、比
較回路は第2図に示す2相のクロックφと■とに従って
比較動作を行なう。すなわち期間T1においてスイッチ
301と303とがオンし、スイッチ302と304と
がオフする。スイッチ303がオンすることにより、ま
た反転回路310を構成するトランジスタ306及び3
09が常時オンしていることにより反転回路310の入
出力が短絡され、反転回路310には入出力端子が同電
位になるようにバイアス電流Inが流れ、反転回路31
0の入出力端子がバイアス電位■ヨとなる。このとき、
スイッチ301が同時にオンすることによってコンデン
サ320には電圧分圧回路10の出力電圧V□と前記反
転回路310のバイアス電位VBとの差電圧が印加され
る。次に期間T2では、スイッチ301と303とがオ
フし、スイッチ302と304とがオンする。スイッチ
302がオンすることによってコンデンサ320にはア
ナログ入力電圧Vsが印加される。このとき、アナログ
入力電圧■3が前記電圧分圧回路10の出力電圧VR6
より大きければA点は上昇し、前記電圧分圧回路10の
出力電圧■8、より小さければA点の電位は下降する。
このときスイッチ303がオフし反転回路310を構成
するトランジスタ306及び309がオンしているため
、反転回路310を構成する別のトランジスタ307及
び308はアクティブ状態になり、従って反転回路31
0の出力は前記A点の電位の上昇もしくは下降に応じて
変化する。この反転回路310の出力電圧の変化は反転
回路311で論理レベルまで増加される。また、スイッ
チ304と反転回路312はラッチ回路を構成し、反転
回路311の出力を次の比較結果が得られるまで保持す
る。従って、比較器の出力である反転回路312の出力
は、アナログ入力電圧Vsが電圧分圧回路10の出力電
圧■□より大きい時には低レベル、すなわち論理“0”
となり、逆にアナログ入力電圧V、が電圧分圧回路10
の出力電圧■84より小さい時には高レベル、すなわち
論理°″1″となる。
するトランジスタ306及び309がオンしているため
、反転回路310を構成する別のトランジスタ307及
び308はアクティブ状態になり、従って反転回路31
0の出力は前記A点の電位の上昇もしくは下降に応じて
変化する。この反転回路310の出力電圧の変化は反転
回路311で論理レベルまで増加される。また、スイッ
チ304と反転回路312はラッチ回路を構成し、反転
回路311の出力を次の比較結果が得られるまで保持す
る。従って、比較器の出力である反転回路312の出力
は、アナログ入力電圧Vsが電圧分圧回路10の出力電
圧■□より大きい時には低レベル、すなわち論理“0”
となり、逆にアナログ入力電圧V、が電圧分圧回路10
の出力電圧■84より小さい時には高レベル、すなわち
論理°″1″となる。
次に、制御信号330を論理“1”とすると、比較回路
は低消費電力状態となって、反転回路310を構成する
トランジスタ306及び309は常時オフとなり、逆に
スイッチ305は常時オンすることになる。反転回路3
10を構成するトランジスタ306及び309がオフす
ることにより、反転回路310はその機能を停止しスイ
ッチ303がクロックφに従ってオン・オフをくりかえ
しても反転回路310にはバイアス電流工、が流れるこ
とはない。またスイッチ302がクロックTに従ってオ
ン・オフをくりかえすことによってアナログ入力電圧■
、がコンデンサ320に印加されてA点の電位が変化し
ても、反転回路310はその機能を停止しているため何
の影響を受けることはない。一方スイッチ305がオン
することにより反転回路310の出力端子が接地電位に
接続されることになる。従って、反転回路310の出力
を入力としている反転回路3110入力電圧が接地電位
に固定されるため反転回路311にもバイアス電流を流
れなくすることができる。従って、制御信号330を論
理″1″とすることによって電圧比較回路を完全に低消
費電力状態にすることができる。
は低消費電力状態となって、反転回路310を構成する
トランジスタ306及び309は常時オフとなり、逆に
スイッチ305は常時オンすることになる。反転回路3
10を構成するトランジスタ306及び309がオフす
ることにより、反転回路310はその機能を停止しスイ
ッチ303がクロックφに従ってオン・オフをくりかえ
しても反転回路310にはバイアス電流工、が流れるこ
とはない。またスイッチ302がクロックTに従ってオ
ン・オフをくりかえすことによってアナログ入力電圧■
、がコンデンサ320に印加されてA点の電位が変化し
ても、反転回路310はその機能を停止しているため何
の影響を受けることはない。一方スイッチ305がオン
することにより反転回路310の出力端子が接地電位に
接続されることになる。従って、反転回路310の出力
を入力としている反転回路3110入力電圧が接地電位
に固定されるため反転回路311にもバイアス電流を流
れなくすることができる。従って、制御信号330を論
理″1″とすることによって電圧比較回路を完全に低消
費電力状態にすることができる。
第3図は本発明による第2の実施例で、スイッチ305
を構成するトランジスタ305の極性を代えた点を除け
ば他は第1図と同様である。第3図で反転回路310を
構成するトランジスタ306及び309とスイッチ30
5は制御信号330によって開閉を制御され、しかも反
転回路を構成するトランジスタ309及び305と反転
回路を構成する一方のトランジスタ306とは互に逆相
で制御されることを特徴とする。この実施例では制御信
号330を論理“1”とすると、反転回路310はその
機能を停止し、スイッチ303がオン・オフをくりかえ
しても反転回路310にはバイアス電流工、が流れるこ
とはない。またスイッチ302がオン・オフをくりかえ
すことによってアナログ入力電圧■3がコンデンサ32
0に印加されてA点の電位が変化しても反転回路310
はその機能を停止しているため何の影響を受けることは
ない。一方スイッチ305がオンすることにより反転回
路310の出力端子が電源電位に接続されることになる
。すなわち反転回路311の入力電圧が電源電位に固定
されるため反転回路311にもバイアス電流を流れなく
することができ第1図に示した実施例と同じ効果が得ら
れる。
を構成するトランジスタ305の極性を代えた点を除け
ば他は第1図と同様である。第3図で反転回路310を
構成するトランジスタ306及び309とスイッチ30
5は制御信号330によって開閉を制御され、しかも反
転回路を構成するトランジスタ309及び305と反転
回路を構成する一方のトランジスタ306とは互に逆相
で制御されることを特徴とする。この実施例では制御信
号330を論理“1”とすると、反転回路310はその
機能を停止し、スイッチ303がオン・オフをくりかえ
しても反転回路310にはバイアス電流工、が流れるこ
とはない。またスイッチ302がオン・オフをくりかえ
すことによってアナログ入力電圧■3がコンデンサ32
0に印加されてA点の電位が変化しても反転回路310
はその機能を停止しているため何の影響を受けることは
ない。一方スイッチ305がオンすることにより反転回
路310の出力端子が電源電位に接続されることになる
。すなわち反転回路311の入力電圧が電源電位に固定
されるため反転回路311にもバイアス電流を流れなく
することができ第1図に示した実施例と同じ効果が得ら
れる。
第5図は本発明の第3の実施例であり、第1図の実施例
に比してトランジスタ309およびインバータ313を
削除した点のみ異なっているため動作は第1図と実施例
同一であるので省略する。
に比してトランジスタ309およびインバータ313を
削除した点のみ異なっているため動作は第1図と実施例
同一であるので省略する。
第6図は本発明の第4の実施例であり、第3図の実施例
に比してトランジスタ306およびインバータ313が
削除しである。
に比してトランジスタ306およびインバータ313が
削除しである。
以上説明したように本発明は、電圧比較を行なうための
反転回路にその動作を停止させる機能な設け、前記反転
回路の出力端子を所定の電位に固定する機能を設けたこ
とにより、従来の結合コンデンサを用いたサンプリング
型比較回路のように低消費電力状態にしてもアナログ入
力電圧を変化によって内部の反転回路に電流が流りるた
めに電力を消費してしまうこともなく、比較回路を完全
な低消費電力状態にすることができる。また、電圧比較
を行なうための反転回路の入力端子に制御のための素子
を設けていないため、比較回路としての入力感度を損な
うこともなく、しかも特殊の回路を必要としないため比
較的構成の簡単なモノリシック集積回路として構成する
ことが容易なサンプリング型電圧比較器を提供できる。
反転回路にその動作を停止させる機能な設け、前記反転
回路の出力端子を所定の電位に固定する機能を設けたこ
とにより、従来の結合コンデンサを用いたサンプリング
型比較回路のように低消費電力状態にしてもアナログ入
力電圧を変化によって内部の反転回路に電流が流りるた
めに電力を消費してしまうこともなく、比較回路を完全
な低消費電力状態にすることができる。また、電圧比較
を行なうための反転回路の入力端子に制御のための素子
を設けていないため、比較回路としての入力感度を損な
うこともなく、しかも特殊の回路を必要としないため比
較的構成の簡単なモノリシック集積回路として構成する
ことが容易なサンプリング型電圧比較器を提供できる。
第1図は本発明の第1実施例を示す回路図、第2図は電
圧比較器を駆動するクロックの波形を示すタイミング図
、第3図は本発明の第2の実施例を示す回路図、第4図
は従来の電圧比較器の構成を示す回路図、第5図は第3
実施例の回路図、第6図は第4実箆例の回路図である。 301〜305・・・・・・スイッチ、310〜313
・・・・・・反転回路、320・・・・・・コンデンサ
、330・・・・・・制御信号入力端子、10・・・・
・・電圧分圧回路。 代理人 弁理士 内 原 音 φ 第1図 拓2 図 ψ 第3図
圧比較器を駆動するクロックの波形を示すタイミング図
、第3図は本発明の第2の実施例を示す回路図、第4図
は従来の電圧比較器の構成を示す回路図、第5図は第3
実施例の回路図、第6図は第4実箆例の回路図である。 301〜305・・・・・・スイッチ、310〜313
・・・・・・反転回路、320・・・・・・コンデンサ
、330・・・・・・制御信号入力端子、10・・・・
・・電圧分圧回路。 代理人 弁理士 内 原 音 φ 第1図 拓2 図 ψ 第3図
Claims (1)
- 反転回路の入力端子と出力端子とを短絡する手段を有し
電圧比較を行なう電圧比較回路において、前記反転回路
の動作を停止させる手段と、前記反転回路の出力端子を
所定の電位に接続する手段とを設け、電圧比較動作を停
止するときには前記反転回路の動作を停止し、かつ前記
反転回路の出力端子を所定の電位に接続せしめるように
したことを特徴とする電圧比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2302198A JP2546436B2 (ja) | 1990-11-07 | 1990-11-07 | 電圧比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2302198A JP2546436B2 (ja) | 1990-11-07 | 1990-11-07 | 電圧比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04175666A true JPH04175666A (ja) | 1992-06-23 |
JP2546436B2 JP2546436B2 (ja) | 1996-10-23 |
Family
ID=17906119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2302198A Expired - Lifetime JP2546436B2 (ja) | 1990-11-07 | 1990-11-07 | 電圧比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2546436B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5929679A (en) * | 1996-03-22 | 1999-07-27 | Nec Corporation | Voltage monitoring circuit capable of reducing power dissipation |
JP2011118404A (ja) * | 2003-09-12 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1990
- 1990-11-07 JP JP2302198A patent/JP2546436B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5929679A (en) * | 1996-03-22 | 1999-07-27 | Nec Corporation | Voltage monitoring circuit capable of reducing power dissipation |
JP2011118404A (ja) * | 2003-09-12 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
US9385704B2 (en) | 2003-09-12 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
US9825624B2 (en) | 2003-09-12 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2546436B2 (ja) | 1996-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
US6473018B2 (en) | Delta sigma analog-to-digital converter | |
US7158069B2 (en) | Analog-digital converter | |
JP2916505B2 (ja) | 比較回路 | |
USRE40168E1 (en) | Low power circuit with proper slew rate by automatic adjustment of bias current | |
KR930005838B1 (ko) | 디지탈 신호처리회로와 아나로그 신호처리 회로를 갖는 원칩 반도체 집적회로장치 | |
JPS626537A (ja) | フラツシユ型a/d変換器用負荷制限装置 | |
JPS6276099A (ja) | サンプル・アンド・ホ−ルド回路 | |
JPH04175666A (ja) | 電圧比較回路 | |
KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
JPH0365685B2 (ja) | ||
US4616145A (en) | Adjustable CMOS hysteresis limiter | |
JPH03175718A (ja) | 電圧比較回路 | |
JPS61196614A (ja) | チヨツパ型比較器 | |
JPH03107211A (ja) | 電圧比較回路 | |
JPH03175719A (ja) | 電圧比較回路 | |
JPS6327114A (ja) | スイツチ制御回路 | |
US20230308016A1 (en) | Comparator-based switched-capacitor circuit | |
JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
JPH0753313Y2 (ja) | A/d変換回路 | |
JPH0846495A (ja) | チョッパ型コンパレータ | |
JPH01243623A (ja) | 信号レベル変換器 | |
JPH04264814A (ja) | 半導体装置 | |
JPH05175803A (ja) | 電圧比較回路、及びアナログ・ディジタル変換器 | |
SU1374405A1 (ru) | Конвертор отрицательного сопротивлени |