JPH0365685B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野〕 本発明は、電圧比較器に関し、特に結合コンデ
ンサを用いたサンプリング型比較器に関する。

〔従来技術〕

従来の結合コンデンサを用いたサンプリング型
比較器は、第３図に示すように構成が比較的簡単
で素子数が少なくて済むため、多くの比較器を必
要とする並列比較型のアナログ−デイジタル変換
器に用いられる。この種の従来のサンプリング型
比較器はスイツチ１０１〜１０４，反転回路１１
０〜１１２およびコンデンサ１２０で構成されて
いる。なお、電圧分割回路１００は比較器の基準
電圧を作るための回路である。また、スイツチ１
０１〜１０４は第４図に示す２相のクロツクφと
φによつて開閉を制御される。

この従来のサンプリング型比較器の動作につい
て説明すると、まず、第４図に示す期間T₁にお
いてスイツチ１０１とスイツチ１０３とがオン
し、スイツチ１０２とスイツチ１０４とがオフす
る。スイツチ１０３がオンすることにより反転回
路１１０の入出力端子が短絡され、反転回路１１
０の入出力端子は同電位V_Bにバイアスされる。
このとき、スイツチ１０１が同時にオンすること
によつて、コンデンサ１２０は電圧分割回路１０
０の出力電圧V_Roと、前記反転回路１１０のバイ
アス電位V_Bとの差が印加され、充電される。次
に期間T₂では、スイツチ１０１とスイツチ１０
３がオフし、スイツチ１０２とスイツチ１０４と
がオンする。スイツチ１０２がオンしたことによ
りコンデンサ１２０にはアナログ入力電圧V_Sが
印加される。このとき、アナログ入力電圧V_Sが
前記電圧分割回路１００の出力電圧V_Roより大き
ければＡ点の電位はバイアス電位V_Bから上昇し、
前記出力電圧V_Roより小さければＡ点の電位はバ
イアス電位V_Bから下降する。このとき、スイツ
チ１０３がオフしているため反転回路１１０はア
クテイブ状態にあり、従つて反転回路１１０の出
力は前記Ａ点の電位の上昇もしくは下降に応じて
変化する。反転回路１１０の出力電圧の変化は反
転回路１１１で論理レベルまで増幅される。ま
た、スイツチ１０４と反転回路１１２はラツチ回
路を構成し、反転回路１１１の出力結果を次の比
較結果が得られるまで保持する。従つて、比較器
の出力である反転回路１１２の出力は、アナログ
入力電圧V_Sが電圧分割回路１００の出力電圧V_Ro
より大きいときには低レベル、すなわち論理
“０”となり、アナログ入力電圧V_Sが電圧分割回
路１００の出力電圧V_Roより小さいときには高レ
ベル、すなわち論理“１”となる。

ところで、結合コンデンサを用いたサンプリン
グ型比較器は、このようにクロツクの半周期ごと
に反転回路１１０の入出力が短絡されるため、反
転回路１１０には入出力端子が同電位となるよう
にバイアス電流I_Bが流れて反転回路１１０の入出
力端子が同電位V_Bにバイアスされる。また、反
転回路１１１は反転回路１１０の出力を入力とし
ているため、反転回路１１１には反転回路１１０
に流れるバイアス電流I_Bと同程度の電流が流れる
ことになる。

従つて、反転回路に相補型MOS回路を使用し
たとしても、クロツクの半周期の間反転回路１１
０と反転回路１１１には電流が流れて電力を消費
することになり、分解能をＮビツトすると2^N-1個
の比較器を必要とする並列比較型アナログ−デイ
ジタル変換器のように比較器を多数用いる場合に
は、全体の消費電力は大きなものとなる。従つ
て、アナログ−デイジタル変換動作を必要としな
い時には、比較器を低消費電力状態に固定する必
要がある。

結合コンデンサを用いたサンプリング型比較器
を低消費電力状態に固定するためには、第２図の
２相クロツクφとを、φが論理“０”，が論
理“１”となるように固定すれば良く、クロツク
φを論理“０”とすることにより、スイツチ１０
１とスイツチ１０３をオフし、クロツクを論理
“１”とすることにより、スイツチ１０２とスイ
ツチ１０４をオンさせる。スイツチ１０３がオフ
することによつて、反転回路１１０の入出力端子
間は開放となつてバイアス電流I_Bが流れなくなる
ことになり、従つて比較器を低消費電力状態とす
ることができる。ところがクロツクφが論理
“０”，クロツクが論理“１”に固定されるとス
イツチ１０２が常時オンすることになるため、ア
ナログ入力端子が結合コンデンサ１２０に常時接
続されることになる。従つて、アナログ入力電圧
V_Sの変化は結合コンデンサ１２０を介してＡ点
の電位を変化させることになり、アナログ入力電
圧V_Sが反転回路１１０のバイアス電位V_Bに近い
値になつたときには反転回路１１０にはバイアス
電流I_Bと同程度の電流が流れることになり、電力
を消費することになる。

したがつて、従来の結合コンデンサを用いたサ
ンプリング型比較器は、低消費電力状態とするた
めに、クロツクφを論理レベル“０”，クロツク
φを論理レベル“１”としても、アナログ入力電
圧V_Sの値によつては内部反転回路に電流が流れ
て電力を消費するため、完全な低消費電力状態に
ならないという欠点があつた。

〔発明の目的〕

本発明の目的は、従来の電圧比較器におけるか
かる欠点を除去すると共にアナログ入力電圧V_S
の値にかかわらず、低消費電力状態とすることを
可能とし、構成も簡単な、しかもMOSトランジ
スタ構造のみで構成されたモノリシツク集積回路
化に適したサンプリング型比較器を提供すること
にある。

〔発明の構成〕

本発明によれば、反転回路の入力端子と出力端
子とを短絡する短絡手段と、前記反転回路の入力
端子を所定の電位に接続する接続手段とを有し電
圧比較動作を行なう結合コンデンサを用いたサン
プリング型比較器において電圧比較動作を停止す
るときには前記反転回路の入力端子と出力端子と
の短絡を禁止し、かつ前記反転回路の入力端子を
所定の電位に接続せしめ、電圧比較動作を行なう
ときには前記反転回路の入力端子と出力端子との
短絡を許可し、かつ前記反転回路の入力端子を所
定の電位から切り放せしめるように前記短絡手段
と前記接続手段とを制御する制御手段を設けたこ
とを特徴とする電圧比較回路が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説
明する。

第１図は本発明の一実施例である電圧比較器を
示す。第１図において、本実施例は結合コンデン
サを用いたサンプリング型比較器で、電圧V_Rに
接続され、基準電圧を作るための電圧分圧回路３
００と、この電圧分圧回路３００に接続される第
１のスイツチ３０１と、アナログ入力電圧V_Sに
接続される第２のスイツチ３０２と、これらスイ
ツチ３０１と３０２に接続されるコンデンサ３２
０と、このコンデンサ３２０に直列的に接続され
る反転回路３１０〜３１２と、２つのスイツチが
直列的に接続され、かつ反転回路３１０に並列に
接続された第３のスイツチ３０３および第４のス
イツチ３０５と、反転回路３１０の入力端子に接
続されかつ、入力端子３３０に反転回路を介して
接続され、固定電圧V_Cを供給する第５のスイツ
チ３０６と、反転回路３１１および３１２の間に
接続される第６のスイツチ３０４とを含む。

スイツチ３０１〜３０４は第４図に示す２相の
クロツクφとによつて開閉されるように接続さ
れている。第２のスイツチ３０５と第３のスイツ
チ３０６とは制御信号３３０によつて開閉が制御
され、しかも第２のスイツチ３０５と第３のスイ
ツチ３０６とは互に逆相で動作するように接続さ
れている。

この実施例の動作を説明すると、本実施例はま
ず、制御信号３３０を論理“１”とすると、通常
の動作状態となつて、第４のスイツチ３０５は常
時オンとなり、逆に第５のスイツチ３０６は常時
オフすることになり、第４図に示す２相のクロツ
クφととに従つて比較動作を行なう。期間T₁
においてスイツチ３０１とスイツチ３０３とがオ
ンし、スイツチ３０２とスイツチ３０４とがオフ
する。スイツチ３０３がオンすることにより、そ
してスイツチ３０５が常時オンしていることによ
り反転回路３１０の入出力が短絡され、反転回路
３１０には入出力端子が同電位となるようにバイ
アス電流I_Bが流れて、インバータ３１０の入出力
端子が同電位V_Bにバイアスされる。このとき、
スイツチ３０１が同時にオンすることによつて、
コンデンサ３２０には電圧分割回路３００の出力
電圧V_Roと、前記反転回路３１０のバイアス電位
V_Bとの差に相当する電圧が印加される。次に期
間T₂では、スイツチ３０１とスイツチ３０３が
オフし、スイツチ３０２とスイツチ３０４とがオ
ンする。スイツチ３０２がオンすることによつて
コンデンサ３２０にはアナログ電圧V_Sが印加さ
れる。このとき、アナログ入力電圧V_Sが前記電
圧分割回路３００の出力電圧V_Roより大きければ
Ａ点は上昇し、前記出力電圧V_Roより小さければ
Ａ点の電位は下降する。

このとき、スイツチ３０３がオフしているため
反転回路３１０はアクテイブ状態にあり、従つて
反転回路３１０の出力は前記Ａ点の電位の上昇も
しくは下降に応じて変化する。反転回路３１０の
出力電圧の変化は反転回路３１１で論理レベルま
で増幅される。また、スイツチ３０４と反転回路
３１２はラツチ回路を構成し、反転回路３１１の
出力結果を次の比較結果が得られるまで保持す
る。従つて、比較器の出力である反転回路３１２
の出力は、アナログ入力電圧V_Sが電圧分割回路
３００の出力電圧V_Roより大きいときには低レベ
ル、すなわち論理“０”となり、アナログ入力電
圧V_Sが電圧分割回路３００の出力電圧V_Roより小
さいときには高レベル、すなわち論理“１”とな
る。

次に制御信号３３０を論理“０”とすると、比
較器は低消費電力状態となつて、第４のスイツチ
３０５は常時オフとなり、逆に第５のスイツチ３
０６は常時オンすることになる。第４のスイツチ
３０５が常時オフすることによつて、スイツチ３
０３がクロツクφに従つてオン，オフをくり返え
しても反転回路３１０の入出力端子が短絡される
ことはなくなり、反転回路３１０は常にアクテイ
ブ状態を保つことになるため、反転回路３１０に
バイアス電流が流れることはなくなる。また、制
御信号が論理“１”となつて第５のスイツチ３０
６が常時オンすることにより、反転回路３１０の
入力端子が固定電位V_Cに接続される。従つてス
イツチ３０２がクロツクに従つてオン，オフを
くり返えすことによつてアナログ入力電圧V_Sが
コンデンサ３２０に印加されても、Ａ点の電位が
固定されているため、アナログ入力電圧V_Sの変
化は何ら反転回路３１０には影響を与えない。し
かも、反転回路に相補型MOS回路を用い、固定
電位V_Cの値を適当に選ぶことによつて反転回路
３１０には電流が流れなくすることができる。一
方反転回路３１１はインバータ３１０の出力を入
力としているため、反転回路３１１の入力電圧も
固定となり、反転回路３１１にも電流が流れなく
することができる。従つて、制御信号３３０を論
理“１”とすることによつて比較器を完全に低消
費電力状態とすることができる。

また第２図は本発明の他の実施例で、一実施例
の第４のスイツチ３０５に代えてゲート回路３５
０を設けたものである。制御信号３３０が論理
“１”の時にはゲート回路３５０の出力はクロツ
クφに従うため、比較器は正常に動作する。制御
信号３３０が論理“０”になるとゲート回路３５
０の出力は論理“０”に固定されるため、スイツ
チ３０３は常にオンすることになる。また、制御
信号３３０が論理“０”になると、スイツチ３０
６がオンして反転回路３１０の入力端子が固定電
位V_Cに接続される。従つて、アナログ入力電圧
V_Sの変化は何ら反転回路３１０には影響を与え
ることはなくなり、第１図に示した一実施例と同
じ効果が得られる。

なお、本実施例においては高レベルを論理
“１”，低レベルを論理“０”として説明してきた
が、電圧比較器を構成する素子の極性によつて
は、高レベルを論理“０”，低レベルを論理“１”
とすることによつて同じ効果が得られるのは言う
までもない。

〔発明の効果〕

本発明は以上説明したように、従来の結合コン
デンサを用いたサンプリング型比較器のごとく、
低消費電力状態にしてもアナログ入力電圧の変化
によつて内部の反転回路に電流が流れるために電
力を消費することもなく、比較器を完全な低消費
電力状態とすることができ、しかも特殊な回路を
必要としないため、比較的構成の簡単なモノリシ
ツク集積回路として構成することが容易なサンプ
リング型比較器を提供でき等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
本発明の他の実施例を示す図、第３図は従来のサ
ンプリング型比較器を示す回路図、第４図はサン
プリング型比較器を駆動するクロツクを示す波形
図である。 ３００……電圧分割回路、３０１〜３０４……
スイツチ、３０５……第２のスイツチ、３０６…
…第３のスイツチ、３１０〜３１２……反転回
路、３２０……コンデンサ、３３０……制御信号
入力端子、３５０……ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 反転回路の入力端子と出力端子とを短絡する
   短絡手段と、前記反転回路の入力端子を所定の電
   位に接続する接続手段とを有し電圧比較動作を行
   なう結合コンデンサを用いたサンプリング型比較
   器において、電圧比較動作を停止するときには前
   記反転回路の入力端子と出力端子との短絡を禁止
   し、かつ前記反転回路の入力端子を所定の電位に
   接続せしめ、電圧比較動作を行なうときには前記
   反転回路の入力端子と出力端子との短絡を許可
   し、かつ前記反転回路の入力端子を所定の電位か
   ら切り放せしめるように前記短絡手段と前記接続
   手段とを制御する制御手段を設けたことを特徴と
   する電圧比較回路。