JPH04170801A - 帯域阻止フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誘電体共振器を用いた帯域フィルタに関する
。本発明の帯域フィルタは、たとえば自動車電話や携帯
電話、各種無線通信装置などの分野で用いられるもので
ある。

〔従来の技術〕

第７図の等価回路で示されるように構成された帯域フィ
ルタは公知である。この帯域フィルタは、３個の誘電体
共振器（等価回路的にはインダクタンスとキャパシタン
スの並列回路で表現される）Ｋ、、に２．に３の出力端
から結合容量Ｃ１゜Ｃ２、Ｃａを介して端子Ａ、Ｂ、Ｃ
を導出している。端子Ａ、Ｃはそれぞれ帯域フィルタと
しての入出力端子Ｔ１．Ｔ２に接続される。また、端子
Ａ、Ｂ間、および端子Ｂ、Ｃ間にはそれぞれ結合用のイ
ンダクタンスＬ１２ないしＬ２３が接続されている。さ
らに、端子Ｂとアースとの間に接地容量Ｃ８が接続され
、また端子Ａとアースとの間、および端子Ｃとアースと
の間にも必要に応じてそれぞれ接地容量ＣＡ、Ｃｃが接
続される。

第７図の等価回路に示す帯域フィルタの一興体例を、第
８図を参照して説明する。

誘電体共振器に１．に２．に３はそれぞれ誘電体ブロッ
クによって構成されている。すなわち、誘電体ブロック
に共振子孔を穿設し、誘電体ブロックのオーブン面を除
く全面および共振子孔内面に導電膜を施すことによって
誘電体共振器が構成されている。この誘電体共振器Ｋｌ
　、　Ｋ２　、　Ｋａの出力端は共振子孔内面の導電膜
に接触する接続リードＳ、、Ｓ２．Ｓ３を介して導出さ
れる。結合容量Ｃ１，Ｃ２，Ｃ３として、この実施例で
はチップコンデンサが用いられており、その一方の電極
に接続リードＳ１．Ｓ２．Ｓ３が接続される。

結合容量Ｃ１，Ｃ２の他方の電極間、および結合容量Ｃ
２、Ｃａの他方の電極間にそれぞれインダクタンスし　
ないしＬ２３が接続される。接地容量ＣＡ、Ｃｓ　、Ｃ
ｃは、ここではプリント基板用として作られるプラスチ
ック板などを流用して構成される誘電体板Ｙｔ　、Ｙ２
　、Ｙａを用いて得られる。各誘電体板Ｙ１．Ｙ２．Ｙ
３の一面（図示の場合、裏面）には全面に導電膜を形成
してアース電位とし、他面（図示の場合、表面）にはそ
れぞれ導電膜ＤＩ、Ｄ２．Ｄ３が形成されている。この
ような構成により、裏面の導電膜と表面の導電膜Ｄ１．
Ｄ２．Ｄ３とをコンデンサ電極としてそれぞれ接地容量
ＣＡ、ＣＢ、Ｃｏが構成される。

導電膜ＤＤＤ　　と結合容量ｃ１．ｃ２゜１　″　　　
２゛３ Ｃ３との間を接続する接続リードは図示が省略されてい
る。外部回路への入出力端子は入出力端に位置する両誘
電体板Ｙ、Ｙ　　上の導電膜Ｄ１゜Ｄ　から端子リード
ＳＡ、Ｓｃを介して導出される。

第７図の等価回路に従って第８図のように構成される帯
域フィルタの周波数特性は第９図に示すようになる。横
軸は周波数ｆを示しており、縦軸は減衰量を示している
。ｆｏは減衰周波数帯域の中心周波数を示している。な
お、図において、実線は通過特性を、また破線は反射特
性をそれぞれ示している。

〔発明が解決しようとする課題〕

第８図から分かるように、従来の帯域フィルタは部品点
数が非常に多いのみならず、結合容量ｃ１．ｃ２．ｃ３
と接地容量ＣＡ、ＣＢ、ｃｏとの間を接続するとともに
その接続点（第７図のＡ。

Ｂ、Ｃ）にはさらにインダクタンスＬＬ２”２３および
端子リードＳＡ、Ｓｏを接続しなければならない。これ
らの接続は半田付けによって行われるのであるが、その
作業の性質上、実装が困難となる。仮に実装したとして
も、半田付けの結果の確認が難しく、不良の発見が困難
である。

本発明は以上の事情を考慮してなされたもので、大型に
することなく実装の容易な帯域フィルタを提供すること
を目的とする。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、第１の誘電体ブロ
ックによって構成された少なくとも１つの誘電体共振器
を備え、この誘電体共振器の出力端を、結合容量および
接地容量を介して接地し、結合容量および接地容量間の
接続点を個々のフィルタ段の出力端とした帯域フィルタ
において、軸心に沿って貫通孔を形成した第２の誘電体
ブロックを備え、この第２の誘電体ブロックの貫通孔の
内面および貫通孔を挟んで互いに平行な関係にある２つ
の表面に導電膜を形成し、貫通孔内面の導電膜を第１の
電極とし、この第１の電極と表面の導電膜によって構成
される電極との間にそれぞれ結合容量および接地容量を
構成したことを特徴とする。

〔作　用〕

本発明の帯域フィルタにおいては、貫通孔を形成した第
２の誘電体ブロックを用意し、その貫通孔内面に導電膜
を形成してこれを共通電極とし、貫通孔と平行な関係に
ある２表面にも導電膜を形成してそれを第２．第３の電
極とし、共通電極と第２および第３の電極間にそれぞれ
結合容量および接地容量を構成する。この構成によれば
、１つの誘電体ブロックで共通電極を用いて結合容量お
よび接地容量を得ているため、大型化を回避しつつ、両
容量間を接続する接続リードとその半田付け作業を不要
とすることができる。

〔実施例〕

第１図は本発明による帯域フィルタの一実施例を示すも
のである。この実施例においては、各段の結合容量と接
地容量とが共通の誘電体ブロック１０ａ　、　１０ｂ　
、　１０ｃによって構成されているのが特徴である。す
なわち、直方体形状の誘電体ブロック１０ａ　、　１０
ｂ　、　ｌＯｃにはそれぞれ軸心方向に沿って貫通孔１
１ａ　、　ｌｌｂ　、　ｌｉｅが形成され、それらの各
貫通孔内面および誘電体ブロックｌＯａ　、　１０ｂ　
。

１０ｃの各下面および上面にそれぞれ導電膜（ハツチン
グ部）を形成している。この構成によれば、貫通孔内面
の導電膜が第７図の接続点Ａ、Ｂ、Ｃに相当し、特別な
接続リードを用いることなく各段ごとに相互接続された
一対の容量（結合容量と接地容量）を得ることができる
。したがって、各段ごとに、公知技術に従って構成され
た誘電体共振器に、、に２．に３の出力端と第２の誘電
体ブロック１０ａ　、　１０ｂ　、　ｌＯｃの上面１２
ａ　、　１２ｂ　、　１２ｃの導電膜とを接続リードＳ
１．Ｓ２．Ｓ３により接続し、また誘電体ブロック１０
ａ　、　１０ｂの貫通孔１１ａ　、　ｌｌｂ内面の導電
膜相互間、及び誘電体ブロックｌＯｂ　、　１０ｃの貫
通孔ｆｌｂ　、　ｌｉｅ内面の導電膜相互間にそれぞれ
結合インダクタンスＬ１２．Ｌ２３を接続し、さらに画
調電体ブロックｌＯａ　、　１０ｃの貫通孔１１ａ　、
　ｌｌｃにそれぞれ端子リードＳＡ。

Ｓｃを挿入ないし接続することによって、第７図に示す
帯域フィルタが構成されている。

第２図は第１図における誘電体ブロック１０ａ。

１０ｂ　、　１０ｃの一具体例を示すものである。この
実施例の誘電体ブロック１０は、焼結等によって形成さ
れた直方体形状の誘電体ブロックを基にして構成されて
おり、その軸心に沿って貫通孔１１を形成している。貫
通孔１１の内面とそれに平行な関係にある任意の対向面
として上面１２および下面１３に導電膜（ハツチング参
照）を形成している。この構成により、貫通孔１１の内
面の導電膜と上面１２の導電膜との間、および貫通孔Ｉ
Ｉの内面の導電膜と下面１３の導電膜との間に、それぞ
れ、導電膜相互間の対向面積・間隔、およびその間に介
在する誘電体の比誘電率に従って容量Ｃ１，ＣＡが構成
される。容量Ｃ１は結合容量として機能し、容量ＣＡは
接地容量として機能する。この実施例から分かるように
、両容量Ｃ，，ＣＡは１つの誘電体ブロック１０によっ
て構成され、しかも両容量Ｃ１゜ＣＡ間は接続リードを
用いることなく接続された状態となっている。なお、こ
の実施例は、軸心方向の途中で段付けを行うことにより
、すなわち、上面の軸心方向長さ１１および下面の軸心
方向長さｇ２を適当に設定することによって接地容量Ｃ
Ａに影響を与えることなく結合容量Ｃ１の値を小さくし
た構成例を示すものである。もちろん、容量の大小関係
は、図示のものとは逆の関係にすることもできる。この
実施例の場合、段付けの無いものを作って導電膜を形成
してから機械加工により段付けを施せばよい。結合容量
Ｃ１および接地容量ＣＡの値いかんによって、面１２お
よび面１３の軸方向長さ１１１およびｇ２を調整すれば
よい。

第３図は結合容量Ｃおよび接地容量ＣＡが同一値を持っ
ている場合に適用しうる誘電体ブロック１０の構成例を
示すものである。この実施例の誘電体ブロック１０は直
方体形状をしており、したがって、第２図において１１
−１２とした場合に相当する。しかし、この実施例にお
いては、導電膜を全面に形成するのではなしに、少なく
とも一方の導電膜面積を少なくすることにより、より小
さい値の容量を持たせることも可能である。

第４図は、アース電位の基板１４上に載置された第３図
の誘電体ブロックｌＯの導電膜を施した貫通孔に接続リ
ードＳを挿入した状態を示すものである。このように、
対の容量を構成する誘電体ブロック１０を用いることに
より、実装の容易な、機械的強度の安定した端子を有す
る帯域フィルタを構成することができる。

第５図は１つの誘電体ブロック１０に複数の貫通孔を並
設する例として３つの貫通孔１１ａ　、　ｌｌｂ　。

１１ｃを形成し、誘電体ブロック１ｏの各貫通孔内面お
よび下面１３の全部のほか、上面１２には貫通孔に対応
させて互いに絶縁された３箇所の導電膜１２ａ。

１２ｂ　、　１２ｃを形成している。このように構成す
ることによって、第７図の等価回路に示されているよう
な３段構成の帯域フィルタに好適な３対の容量（Ｃ１，
ＣＡ）、　（Ｃ２，ＣＢ）、　（Ｃ３゜Ｃｃ）を１つの
誘電体ブロック１０で構成することができる。

第６図は、共通の誘電体ブロック２０に並設された３つ
の共振器孔２１ａ　、　２１ｂ　、　２１ｃによってそ
れぞれ構成された３つの誘電体共振器と結合阻止孔２２
ａ　、　２２ｂとを有する３段型の誘電体共振器に、誘
電体ブロックｌｏａ　、　１０ｂ　、　ｌＯｃを用いて
各段ごとに別々に構成された３個の容量対を組み合わせ
た実施例を示すものである。他の構成部分は第１図のも
のと変わりが無い。この実施例によっても、すでに述べ
た特徴を有する帯域フィルタを構成することができる。

〔発明の効果〕

以上詳述したように、結合容量と接地容量を１つの誘電
体ブロックを用いて構成することにより、部品点数が少
なく、しかも小型で、両者間の接続リードを不要とし、
実装の容易な帯域フィルタを構成することができる。

【図面の簡単な説明】

第１図は本発明による帯域フィルタの一実施例を示す分
解斜視図、第２図および第３図はそれぞれ第１図の帯域
フィルタにおける第２の誘電体ブロックの異なる構成例
を示す斜視図、第４図は第３図の誘電体ブロックから入
出力端子を導出する構成例を示す斜視図、第５図は１つ
の誘電体ブロックに複数の容量対を構成する例を示す斜
視図、第６図は第１図の実施例に対する変形例を示す斜
視図、第７図は本発明を適用する帯域フィルタの等価回
路図、第８図は第７図の等価回路に従って構成された従
来の帯域フィルタの分解斜視図、第９図は第７図および
第８図の帯域フィルタの周波数特性を示すグラフである
。 Ｋ、ＫＫ　　・・・誘電体共振器、ｓｌ、ｓ２゜ｌ　　
２°　３ Ｓ３・・・接続リード、１０．　ｌＯａ　、　ｆｏｂ　
、　１０ｃ　−・・第２の誘電体ブロック、１１．　Ｌ
Ｌａ　、　ｌｌｂ　、　ｌｉｅ　−・・貫通孔、１２．
−・・上面、１３．１３ａ　、　１３ｂ　、　１３ｃ　
−・・下面、１２ａ　、　１２ｂ　、　１２ｅ−・・導
電膜、”１２’　　Ｌ２３”’結合インダクタンス、Ｓ
、ＳＡ、Ｓｏ・・・端子リード。 出願人代理人　　佐　　藤　　−雄 第１　図 穿、６図 鳥７図 為８図 気９図

Claims (1)

1. 【特許請求の範囲】 　第１の誘電体ブロックによって構成された少なくとも
   １つの誘電体共振器を備え、この誘電体共振器の出力端
   を、結合容量および接地容量を介して接地し、前記結合
   容量および接地容量間の接続点を個々のフィルタ段の出
   力端とした帯域フィルタにおいて、 軸心に沿って貫通孔を形成した第２の誘電体ブロックを
   備え、この第２の誘電体ブロックの前記貫通孔の内面お
   よび前記貫通孔を挟んで互いに平行な関係にある２つの
   表面に導電膜を形成し、前記貫通孔内面の導電膜を第１
   の電極とし、この第１の電極と前記表面の導電膜によっ
   て構成される電極との間にそれぞれ前記結合容量および
   接地容量を構成したことを特徴とする帯域フィルタ。