JPH0416976B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 バーストタイミング信号発生回路において、チ
ヤンネル設定スイツチでチヤンネルを設定するこ
とにより発生したアドレスと制御信号のうち、ア
ドレスとフレームカウンタの出力とをROMに加
えて対応するバーストタイミング信号を読出し、
前記の制御信号で制御されたセレクタで設定され
たチヤンネルのバーストタイミング信号のみをセ
レクトする様に回路規模の削減を図つたものであ
る。

〔産業上の利用分野〕

本発明は、例えばプリアサイン時分割多元接続
方式に使用されるバーストタイミング信号発生回
路の改良に関するものである。

第４図はプリアサイン時分割多元接続方式説明
図で、第４図ａはシステム構成図、第４図ｂは無
線区間のフレームフオーマツトを示す。

第４図ａにおいて、子局Ａの端末１は例えば入
力するフアクシミリやコンピユータのデータを多
重化して終端装置２に加え、ここでプリアサイン
時分割多元接続（以下，PA−TDMAと省略す
る）のフレームフオーマツトに変換し、無線機３
の送信部TXを介して周波数₁で親局４に送出す
る。

一方、親局からの周波数₂の電波は無線機３の
受信部RXでPA−TDMAフレームフオーマツト
の信号を取出した後、終端装置２で宅内フレーム
フオーマツトの信号に変換され端末１より外部に
出力される。

ここで、親局への信号伝法には周波数₁の波を
全ての子局が共用するので、各子局の終端装置内
のバーストタイミング信号発生回路でバーストタ
イミング信号を発生し、この信号で送信機TXの
オン／オフを制御して第４図ｂに示す様に割当時
間以外は送信できない様にして、他の子局の通話
に妨害を与えない様にしているが、このバースト
タイミング信号発生回路の回路規模を小さくする
ことが要望されている。

〔従来の技術〕

第５図は従来例のブロツク図、第６図はチヤン
ネル番号とフレームカウンタのカウント値との関
係図（一例）を示す。以下、第４図ｂに示す無線
区間のフレームフオーマツトの１フレームは０チ
ヤンネル（以下、Ｏ CHと省略する）から
24CHまでの25CH構成、各CHは100ビツトで構
成されているとして第６図を参照して第５図の動
作を説明する。

先ず、フレームカウンタ（以下、Ｆ−カウンタ
と省略する）５は第４図ｂに示した無線区間のフ
レームフオーマツトと同期してカウント動作して
いるので、第６図に示す様にフレームの先頭が常
に０となり、2499カウントしたら、０に戻るカウ
ント動作を繰り返す。又、ROM８，９には各
CHのバーストタイミング信号の始まり及び終り
に対応するＦ−カウンタ５のカウント値が記憶さ
れている。

そこで、例えばバーストタイミング信号発生回
路から19CHのバーストタイミング信号を送出す
る為にCH設定スイツチ１０で19CHを設定する
と、この情報でROM８及び９は19CHのバース
トタイミング信号の始まり及び終りに対応するＦ
−カウンタ５のカウント値、1900及び1999を記憶
されたデータから読出して比較器６及び７に送出
する。

一方、Ｆ−カウンタ５のカウント値は比較器６
及び７に逐次送出さるれるが、これが1900になつ
た時に比較器６から、1999になつた時に比較器７
からそれぞれ一致信号がフリツプフロツプ（以
下、FFと省略する）１１のＪ，Ｋ端子に加えら
れる。

そこで、FF１１の端子Ｑの状態は比較器６か
らの一致信号で“Ｈ”に、比較器７からの一致信
号で“Ｌ”に変化し、19CHの部分だけ“Ｈ”の
信号がバーストタイミング信号として子局の送信
機に加えられ、この間だけ送信が可能となる。

〔発明が解決しようとする問題点〕

ここで、第５図に示したブロツク図の構成部品
として比較器が３×２＝６個、ROMが２個、Ｆ
−カウンタとしてのICが６個、FFが１個とその
他の回路部品を使用するが、装置の小型化に伴
い、この回路も回路規模を小さくし、消費電力を
削減しなければならないと云う問題点がある。

〔問題点を解決する為の手段〕

上記の問題点は第１図に示す様に、入力するフ
レーム同期信号でリセツトされ、フレームのビツ
ト数をカウントするフレームカウンタと１３と、
設定されたチヤンネルに対応する記憶手段１２の
アドレスと選択手段１５の制御信号を発生するチ
ヤンネル設定手段１４と、該フレームカウンタの
出力と該チヤンネル設定手段からのアドレスとを
用いて、記憶された全チヤンネルのバーストタイ
ミング信号の中から、対応するバーストタイミン
グ信号を読出す該記憶手段１２と、該制御信号を
用いて該記憶手段の出力から該設定されたチヤン
ネルのバーストタイミング信号を選択する該選択
手段１５とから構成された本発明のバーストタイ
ミング信号発生回路により解決される。

〔作用〕

本発明は全チヤンネルのバーストタイミング信
号そのものを記憶手段１２に書込み、その中から
複数のバーストタイミング信号を読出し、これを
選択手段１５で選択して設定されたバーストタイ
ミング信号を得る様にした。

即ち、CH設定手段１４で設定されたチヤンネ
ルに対応するアドレスと制御信号のうち、アドレ
スはＦ−カウンタ１３の出力と共に記憶手段１２
に加えられ、このアドレスに対応する複数のバー
ストタイミング信号が対応するＦ−カウンタの出
力の間だけ読出され、制御信号で制御された選択
手段１５で設定されたチヤンネルのバーストタイ
ミング信号が取出される。

これにより、回路規模が小さくなり、消費電力
が削減される。

〔実施例〕

第２図は本発明の実施例のブロツク図、第３図
はROMのアドレスと記憶されたデータの関係図
（一例）を示す。以下、ROM１２′は記憶手段１
２、CH設定スイツチ１４′はCH設定手段１４、
セレクタ１５′は選択手段１５にそれぞれ対応す
るものとし、第３図を参照しながら第２図の動作
を説明する。

先ず、第３図に示す様に、ROMのアドレス
０，０，０，０には０ CHのバーストタイミン
グ信号（以下、BOと省略する）、B8，B16、B24
が、…アドレス０，１，１にはB3，B11，B19…
が記憶されているが、これを読出す際には“タ
テ”の出力端子00，01，10，11よりそれぞれ出力
される。

又、１フレームは従来例と同じく25CHとする
ので、CH設定スイツチ１４′の設定ビツト数は
５となるが、このうち下位の３ビツトはROM１
２′のアドレスに、上位の２ビツトはセレクタ１
５′の制御信号とする。

そこで、例えばCH設定スイツチ１４′でB19，
即ち１，０，０，１，１を設定すると、下位の
０，１，１がROM１２′に送出されるので、第
３図に示す様に出力端子01よりB3、02よりB11、
03よりB19が下記のタイミングで読出される（第
６図参照）。

B3：Ｆ−カウンタのカウント値が300〜399の間
だけ01出力端子が“Ｈ”になる。

B11：Ｆ−カウンタのカウント値が1100〜1199の
間だけ02出力端子が“Ｈ”になる。

B19：Ｆ−カウンタのカウント値が1900〜1999の
間だけ03出力端子が“Ｈ”になる。

そして、上位２ビツトの１，０によつて制御さ
れたセレクタ１５′によつて出力端子10のB19の
みがバーストタイミング信号としてセレクトされ
て外部に送出される。そこで、送信機はこの間だ
け送信可能となる。

即ち、バーストタイミング信号そのものを
ROM１２′から読出し、更にセレクタ１５′でセ
レクトして設定されたバーストタイミング信号を
取出すので、この信号の始め、終りを検出する部
分が不要となり回路規模が小になり、消費電力も
削減される。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、回路
規模が小さくなると共に、消費電力も削減される
と云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の実施例のブロツク図、第３図はROMのア
ドレスと記憶されたデータの関係図（一例）、第
４図はプリアサイン時分割多元接続方式説明図、
第５図は従来例のブロツク図、第６図はチヤンネ
ル番号とフレームカウンタのカウント値との関係
図（一例）を示す。 図において、１２は記憶手段、１３はフレーム
カウンタ、１４はチヤンネル設定手段、１５は選
択手段を示す。

Claims (1)

1. 【特許請求の範囲】 １ 入力するフレーム同期信号でリセツトされ、
   フレームのビツト数をカウントするフレームカウ
   ンタと１３と、 設定されたチヤンネルに対応する記憶手段１２
   のアドレスと選択手段１５の制御信号を発生する
   チヤンネル設定手段１４と、 該フレームカウンタの出力と該チヤンネル設定
   手段からのアドレスとを用いて、記憶された全チ
   ヤンネルのバーストタイミング信号の中から、対
   応するバーストタイミング信号を出力する該記憶
   手段１２と、 該制御信号を用いて、該記憶手段の出力から該
   設定されたチヤンネルのバーストタイミング信号
   を選択する該選択手段１５とから構成されたこと
   を特徴とするバーストタイミング信号発生回路。