JPH04168728A - Ｍｏｓ集積回路の製造方法 - Google Patents
Ｍｏｓ集積回路の製造方法Info
- Publication number
- JPH04168728A JPH04168728A JP29595590A JP29595590A JPH04168728A JP H04168728 A JPH04168728 A JP H04168728A JP 29595590 A JP29595590 A JP 29595590A JP 29595590 A JP29595590 A JP 29595590A JP H04168728 A JPH04168728 A JP H04168728A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- direct contact
- gate electrode
- gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳ集積回路の製造方法に関する。
従来、ＭＯＳ集積回路のソース、ドレイン領域を形成す
るための高電流イオン注入工程において、一部の回路で
はゲート電極と半導体基板は、ゲート酸化シリコン膜を
介して絶縁された状態で高電流イオン注入を行なってい
た。
るための高電流イオン注入工程において、一部の回路で
はゲート電極と半導体基板は、ゲート酸化シリコン膜を
介して絶縁された状態で高電流イオン注入を行なってい
た。
しかしながら、従来の製造方法では、高電流イオン注入
時のチャージアップにより、ゲート酸化シリコン膜が破
壊され、ＭＯＳ集積回路の製造歩留が低下する欠点があ
った。
時のチャージアップにより、ゲート酸化シリコン膜が破
壊され、ＭＯＳ集積回路の製造歩留が低下する欠点があ
った。
本発明の目的は、高歩留が得られるＭＯＳ集積回路の製
造方法を提供することにある。
造方法を提供することにある。
本発明のＭＯ３集積回路の製造方法は、半導体基板の一
主面に選択的にフィールド絶縁膜を形成して素子形成領
域及びダイレクトコンタクト領域を区画する工程と、前
記素子形成領域上にゲート絶縁膜を形成する工程と、前
記ダイレクトコンタクト領域で半導体基板と接触するゲ
ート電極を形成する工程と、イオン注入を行ない前記素
子形成領域にソース領域又はドレイン領域を形成する工
程と、必要に応じて前記ゲート電極と半導体基板との接
続を切断する工程とを含むというものである。
主面に選択的にフィールド絶縁膜を形成して素子形成領
域及びダイレクトコンタクト領域を区画する工程と、前
記素子形成領域上にゲート絶縁膜を形成する工程と、前
記ダイレクトコンタクト領域で半導体基板と接触するゲ
ート電極を形成する工程と、イオン注入を行ない前記素
子形成領域にソース領域又はドレイン領域を形成する工
程と、必要に応じて前記ゲート電極と半導体基板との接
続を切断する工程とを含むというものである。
第１図は本発明の一実施例を説明するための工程順に配
置した半導体チップの断面図である。
置した半導体チップの断面図である。
まず第１図（ａ）に示すように、シリコン基板１の一主
面に厚さ７００ｎｍ程度の素子分離用のフィールド酸化
膜２を選択的に形成して素子形成領域及びダイレクトコ
ンタクト領域を区画したのちＭＯＳトランジスタを形成
する能動領域（素子形成領域）にゲート絶縁膜となる酸
化シリコン膜３を２０ｎｍ程度の厚さに形成する。
面に厚さ７００ｎｍ程度の素子分離用のフィールド酸化
膜２を選択的に形成して素子形成領域及びダイレクトコ
ンタクト領域を区画したのちＭＯＳトランジスタを形成
する能動領域（素子形成領域）にゲート絶縁膜となる酸
化シリコン膜３を２０ｎｍ程度の厚さに形成する。
次に、第１図（ｂ）に示すように、フォトリソグラフィ
工程によりダイレクトコンタクト領域４の酸化シリコン
膜を除去してシリコン基板を露出させる。
工程によりダイレクトコンタクト領域４の酸化シリコン
膜を除去してシリコン基板を露出させる。
次に、第１図（ｂ）に示すように、フォトリソグラフィ
工程によりダイレクトコンタクト領域４の酸化シリコン
膜を除去してシリコン基板を露出させる。
工程によりダイレクトコンタクト領域４の酸化シリコン
膜を除去してシリコン基板を露出させる。
次に、第１図（ｃ）に示すように、全面にゲート電極と
なるシリコン膜を形成し、フォトリソグラフィ工程によ
り、ゲート電極５（ダイレクトコンタクト４″によりシ
リコン基板に接続されている。）を形成する。
なるシリコン膜を形成し、フォトリソグラフィ工程によ
り、ゲート電極５（ダイレクトコンタクト４″によりシ
リコン基板に接続されている。）を形成する。
このような構造で高電流イオン注入を行なうことにより
、ゲート電極に入射した正電荷はシリコン基板１に流れ
るため、シリコン基板１とゲート電極５間の電位差は減
少し、ゲート酸化シリコン膜は破壊されない。
、ゲート電極に入射した正電荷はシリコン基板１に流れ
るため、シリコン基板１とゲート電極５間の電位差は減
少し、ゲート酸化シリコン膜は破壊されない。
次いで、第１図（ｄ）に示すように、フォトリソグラフ
ィ工程により、回路上、ゲート電極５とシリコン基板１
を接続する必要のない所では、ゲート電極５の一部を切
断することにより目的とする回路を完成させる。
ィ工程により、回路上、ゲート電極５とシリコン基板１
を接続する必要のない所では、ゲート電極５の一部を切
断することにより目的とする回路を完成させる。
なお、各ゲート電極にそれぞれダイレクトコンタクトを
配置する必要はなく、いくつかのゲート電極を共通して
１つのダイレクトコンタクトを配置してもよい。
配置する必要はなく、いくつかのゲート電極を共通して
１つのダイレクトコンタクトを配置してもよい。
以上説明したように本発明は、ゲート電極をダイレクト
コンタクＩ・により半導体基板に接続した状態で、高電
流イオン注入を行うことにより、ゲート電極とシリコン
基板間の電位差を減少させることができ、チャージアッ
プによるゲート酸化シリコン膜の破壊は防止できるなめ
高歩留でＭＯ３集積回路を製造することができる効果が
ある。
コンタクＩ・により半導体基板に接続した状態で、高電
流イオン注入を行うことにより、ゲート電極とシリコン
基板間の電位差を減少させることができ、チャージアッ
プによるゲート酸化シリコン膜の破壊は防止できるなめ
高歩留でＭＯ３集積回路を製造することができる効果が
ある。
第１図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の一実
施例を説明するなめ工程順に示す半導体チップの断面図
である。 １・・・シリコン基板（半導体基板）、２・・・フィー
ルド酸化膜、３・・・酸化シリコン膜（ゲート絶縁膜）
、４・・・ダイレクトコンタクト領域、４′・・・ダイ
レクトコンタクト、５・・・ゲート電極。
施例を説明するなめ工程順に示す半導体チップの断面図
である。 １・・・シリコン基板（半導体基板）、２・・・フィー
ルド酸化膜、３・・・酸化シリコン膜（ゲート絶縁膜）
、４・・・ダイレクトコンタクト領域、４′・・・ダイ
レクトコンタクト、５・・・ゲート電極。
Claims (1)
- 半導体基板の一主面に選択的にフィールド絶縁膜を形成
して素子形成領域及びダイレクトコンタクト領域を区画
する工程と、前記素子形成領域上にゲート絶縁膜を形成
する工程と、前記ダイレクトコンタクト領域で半導体基
板と接触するゲート電極を形成する工程と、イオン注入
を行ない前記素子形成領域にソース領域又はドレイン領
域を形成する工程と、必要に応じて前記ゲート電極と半
導体基板との接続を切断する工程とを含むことを特徴と
するＭＯＳ集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595590A JPH04168728A (ja) | 1990-11-01 | 1990-11-01 | Ｍｏｓ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595590A JPH04168728A (ja) | 1990-11-01 | 1990-11-01 | Ｍｏｓ集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168728A true JPH04168728A (ja) | 1992-06-16 |
Family
ID=17827264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29595590A Pending JPH04168728A (ja) | 1990-11-01 | 1990-11-01 | Ｍｏｓ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168728A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237567A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-11-01 JP JP29595590A patent/JPH04168728A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237567A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113661A (ja) | 半導体装置およびその製造方法 | |
| JPS6212152A (ja) | 半導体装置の製造方法 | |
| JPH04168728A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2557206B2 (ja) | 半導体素子の製造方法 | |
| JPH02278723A (ja) | 半導体装置およびその製造方法 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH0328833B2 (ja) | ||
| JPS61120459A (ja) | 半導体集積回路装置の製造方法 | |
| JP2897253B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS6211516B2 (ja) | ||
| JPS63114129A (ja) | 半導体装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPH0963994A (ja) | 半導体装置の製造方法 | |
| JPH04254322A (ja) | 半導体装置の製造方法 | |
| JPH01278773A (ja) | 半導体集積回路の製造方法 | |
| JPH04255265A (ja) | 半導体装置の製造方法 | |
| JPH08264773A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6316654A (ja) | 半導体装置 | |
| JPS5931070A (ja) | 半導体装置の製造方法 | |
| JPH06268210A (ja) | 半導体装置およびその製造方法 |