JPH04167155A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH04167155A JPH04167155A JP2294749A JP29474990A JPH04167155A JP H04167155 A JPH04167155 A JP H04167155A JP 2294749 A JP2294749 A JP 2294749A JP 29474990 A JP29474990 A JP 29474990A JP H04167155 A JPH04167155 A JP H04167155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- instructions
- memory
- instruction
- stores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 48
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、キャッシュ・メモリを備えたデータ処理シス
テムに関する。
テムに関する。
（従来の技術）
参照データ等の局所性を利用したキャッシュ・メモリが
データ等へのアクセスを高速に実現てきることは周知の
とおりである。
データ等へのアクセスを高速に実現てきることは周知の
とおりである。
ところで、従来のキャッシューメそり上には、Ｏ５（オ
ペレーティング・システム）の命令やデータ、ＯＳ上で
動くプログラムやデータが区別されることなく混在して
いる。
ペレーティング・システム）の命令やデータ、ＯＳ上で
動くプログラムやデータが区別されることなく混在して
いる。
しかし、このように混在する状態では、例えばＯＳの命
令により何度も実行されるものについては、ＯＳ上で動
くプログラムの命令やデータがその上に書かれてしまい
、メイン・メモリへのアクセスの回数が多くなり、この
結果アクセスの高速化に反するという問題を生じる。
令により何度も実行されるものについては、ＯＳ上で動
くプログラムの命令やデータがその上に書かれてしまい
、メイン・メモリへのアクセスの回数が多くなり、この
結果アクセスの高速化に反するという問題を生じる。
（発明が解決しようとする課題）
このように従来のキャシュ・メモリでは、Ｏ５の命令や
データ、ＯＳ上で動くプログラムやデータが区別される
ことなく混在しているため、アクセスの高速化に反すと
いう課題があり、よって本発明の目的は、アクセスの高
速化を図ることにある。
データ、ＯＳ上で動くプログラムやデータが区別される
ことなく混在しているため、アクセスの高速化に反すと
いう課題があり、よって本発明の目的は、アクセスの高
速化を図ることにある。
［発明の構成コ
（課題を解決するための手段）
上記の目的を達成する本発明は、ＣＰＵとメイン・メモ
リとの間にキャッシュ・メモリを介挿してなるデータ処
理システムにおいて、前記キャッシュ・メモリが、Ｏ５
の命令およびそのデータのみを格納する第１のメモリと
、ＯＳ上で動くプログラムの命令およびデータのみを格
納する第２のメモリとに区分されていることを特徴とす
るものである。
リとの間にキャッシュ・メモリを介挿してなるデータ処
理システムにおいて、前記キャッシュ・メモリが、Ｏ５
の命令およびそのデータのみを格納する第１のメモリと
、ＯＳ上で動くプログラムの命令およびデータのみを格
納する第２のメモリとに区分されていることを特徴とす
るものである。
（作 用）
本発明では、キャッシュ・メモリを介してアクセスを行
う際、現在処理している命令がＯＳか持つ命令である場
合には、ＯＳの命令およびそのデータのみを格納する第
１のメモリよりアクセスし、現在処理している命令がＯ
Ｓ上で動くプログラムの命令である場合には、ＯＳ上で
動くプログラムの命令およびデータのみを格納する第２
のメモリよりアクセスしているので、アクセスの高速化
を図ることができる。
う際、現在処理している命令がＯＳか持つ命令である場
合には、ＯＳの命令およびそのデータのみを格納する第
１のメモリよりアクセスし、現在処理している命令がＯ
Ｓ上で動くプログラムの命令である場合には、ＯＳ上で
動くプログラムの命令およびデータのみを格納する第２
のメモリよりアクセスしているので、アクセスの高速化
を図ることができる。
（実施例）
以下、本発明の実施例の詳細を図面に基づき説明する。
第１図は本発明の一実施例に係るデータ処理システムの
構成を示す図である。
構成を示す図である。
同図において、１は命令を実行するＣＰＵ、２は命令お
よびデータを格納するメイン・メモリである。
よびデータを格納するメイン・メモリである。
また、ＣＰＵＩとメイン・メモリ２との間には、ＯＳの
命令およびそのデータのみを格納するスーパーバイザ・
モード専用キャッシュ・メモリ３と、ＯＳ上で動くプロ
グラムの命令およびデータのみを格納するユーザ・モー
ド専用キャッシュ・メモリ４とが並列に介挿されている
。
命令およびそのデータのみを格納するスーパーバイザ・
モード専用キャッシュ・メモリ３と、ＯＳ上で動くプロ
グラムの命令およびデータのみを格納するユーザ・モー
ド専用キャッシュ・メモリ４とが並列に介挿されている
。
次に、このように構成されたデータ処理システムの動作
を第２図に示すフローチャートに基づき説明する。
を第２図に示すフローチャートに基づき説明する。
本実施例のデータ処理システムでは、ＣＰＵＩからメイ
ンψメモリ２への命令フェッチまたはデータのリード／
ライトのアクセスは、キャシュ・メモリを介して行われ
る。
ンψメモリ２への命令フェッチまたはデータのリード／
ライトのアクセスは、キャシュ・メモリを介して行われ
る。
また、ＣＰＵＩは、アクセス状態を保持する自己のレジ
スタ内に、現在処理している命令がＯＳが持つ命令か、
またはＯＳ上で動くプログラムの命令かを判別できる情
報を持っている。
スタ内に、現在処理している命令がＯＳが持つ命令か、
またはＯＳ上で動くプログラムの命令かを判別できる情
報を持っている。
そして、上記アクセスを行う場合（Ｓ２０１）、まずＣ
ＰＵＩが上記レジスタ内の情報に基づき現在処理してい
る命令がＯＳが持つ命令か、またはＯＳ上で動くプログ
ラムの命令かを判別する（Ｓ２０２）。
ＰＵＩが上記レジスタ内の情報に基づき現在処理してい
る命令がＯＳが持つ命令か、またはＯＳ上で動くプログ
ラムの命令かを判別する（Ｓ２０２）。
現在処理している命令がＯＳが持つ命令である場合には
、ＯＳの命令およびそのデータのみを格納するスーパー
バイザ・モード専用キャッシュ・メモリ３よりアクセス
を行う（Ｓ２０３）。
、ＯＳの命令およびそのデータのみを格納するスーパー
バイザ・モード専用キャッシュ・メモリ３よりアクセス
を行う（Ｓ２０３）。
一方、現在処理している命令がＯＳ上で動くプログラム
の命令である場合には、ＯＳ上で動くプログラムの命令
およびデータのみを格納するユーザ・モード専用キャッ
シュ・メモリ４よりアクセスを行う（Ｓ２０４）。
の命令である場合には、ＯＳ上で動くプログラムの命令
およびデータのみを格納するユーザ・モード専用キャッ
シュ・メモリ４よりアクセスを行う（Ｓ２０４）。
従って、本実施例のデータ処理システムでは、アクセス
の高速化を図ることができる。即ち、キャッシュ・メモ
リが、ＯＳの命令やデータとＯＳ上で動くプログラムや
データとに応じて２種類に区分しているので、例えばＯ
Ｓの命令により何度も実行されるものについては、ＯＳ
上で動くプログラムの命令やデータがその上に書かれる
ということはなくなり、メイン・メモリ２へのアクセス
の回数が非常に少なくなるからである。
の高速化を図ることができる。即ち、キャッシュ・メモ
リが、ＯＳの命令やデータとＯＳ上で動くプログラムや
データとに応じて２種類に区分しているので、例えばＯ
Ｓの命令により何度も実行されるものについては、ＯＳ
上で動くプログラムの命令やデータがその上に書かれる
ということはなくなり、メイン・メモリ２へのアクセス
の回数が非常に少なくなるからである。
面、スーパーバイザ・モード専用キャッシュ・メモリ３
とユーザ・モード専用キャッシュ中メモリ４とは、必ず
しも物理的に区分されている必要はなく、論理的に区分
されていればよい。
とユーザ・モード専用キャッシュ中メモリ４とは、必ず
しも物理的に区分されている必要はなく、論理的に区分
されていればよい。
［発明の効果］
以上説明したように、本発明のデータ処理システムによ
れば、キャッシュ・メモリが、ＯＳの命令およびそのデ
ータのみを格納する第１のメモリと、ＯＳ上で動くプロ
グラムの命令およびデータのみを格納する第２のメモリ
とに区分されているので、メイン・メモリへのアクセス
の回数が少なくなり、アクセスの高速化を図ることがで
きる。
れば、キャッシュ・メモリが、ＯＳの命令およびそのデ
ータのみを格納する第１のメモリと、ＯＳ上で動くプロ
グラムの命令およびデータのみを格納する第２のメモリ
とに区分されているので、メイン・メモリへのアクセス
の回数が少なくなり、アクセスの高速化を図ることがで
きる。
第１図は本発明の一実施例に係るデータ処理システムの
構成を示す図、第２図は第１図に示すデータ処理システ
ムの動作を説明するためのフローチャートである。 １・・・ＣＰＵ、２・・・メイン・メモリ、３・・スー
パーバイサ・モード専用キャッシュ・メモリ（第１のメ
モリ）、４・・・ユーザ・モード専用キャッシュｅメモ
リ（第２のメモリ）。 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図
構成を示す図、第２図は第１図に示すデータ処理システ
ムの動作を説明するためのフローチャートである。 １・・・ＣＰＵ、２・・・メイン・メモリ、３・・スー
パーバイサ・モード専用キャッシュ・メモリ（第１のメ
モリ）、４・・・ユーザ・モード専用キャッシュｅメモ
リ（第２のメモリ）。 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図
Claims (1)
- 【特許請求の範囲】 ＣＰＵとメイン・メモリとの間にキャッシュ・メモリを
介挿してなるデータ処理システムにおいて、 前記キャッシュ・メモリが、ＯＳの命令およびそのデー
タのみを格納する第１のメモリと、ＯＳ上で動くプログ
ラムの命令およびそのデータのみを格納する第２のメモ
リとに区分されていることを特徴とするデータ処理シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294749A JPH04167155A (ja) | 1990-10-31 | 1990-10-31 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294749A JPH04167155A (ja) | 1990-10-31 | 1990-10-31 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167155A true JPH04167155A (ja) | 1992-06-15 |
Family
ID=17811811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294749A Pending JPH04167155A (ja) | 1990-10-31 | 1990-10-31 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530656A (ja) * | 2005-02-07 | 2008-08-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ転送中にキャッシュへのアクセスを制限するシステムおよびその方法 |
-
1990
- 1990-10-31 JP JP2294749A patent/JPH04167155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530656A (ja) * | 2005-02-07 | 2008-08-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ転送中にキャッシュへのアクセスを制限するシステムおよびその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03160534A (ja) | 共用ファイルのアクセス制御方式 | |
| US5161219A (en) | Computer system with input/output cache | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPH02304650A (ja) | パイプライン方式のマイクロプロセッサ | |
| JPH04167155A (ja) | データ処理システム | |
| US6047337A (en) | Parasitic personal computer interface | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| US6418505B1 (en) | Accessing beyond memory address range of commodity operating system using enhanced operating system adjunct processor interfaced to appear as RAM disk | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPH08272608A (ja) | パイプライン処理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS5945553A (ja) | メモリアドレス方式 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPS6215645A (ja) | 中央処理装置 | |
| KR20180085679A (ko) | 병렬 시스템에서의 데이터 복사 방법 및 이를 수행하기 위한 병렬 시스템 | |
| JPH04102143A (ja) | メモリ装置 | |
| JP2002259209A (ja) | 演算処理システム | |
| JPS62164155A (ja) | マルチプロセツサアドレス方式 | |
| JPS62127951A (ja) | 割込み情報セ−ブ装置 | |
| JPH0724030B2 (ja) | デバック装置 | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JPH0113142B2 (ja) | ||
| JPH02165247A (ja) | 記憶装置 |