JPH04167026A - 分岐制御装置 - Google Patents
分岐制御装置Info
- Publication number
- JPH04167026A JPH04167026A JP2293838A JP29383890A JPH04167026A JP H04167026 A JPH04167026 A JP H04167026A JP 2293838 A JP2293838 A JP 2293838A JP 29383890 A JP29383890 A JP 29383890A JP H04167026 A JPH04167026 A JP H04167026A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- decoding
- register
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 条件分岐命令、サブルーチンコール命令及び
サブルーチンリターン命令を高速に実行する分岐処理装
置に関するもので、 ２命令の並列解読と先行分岐制御
を組み合わせた技術であム従来の技術 従来の装置では並列解読による処理の高速化を図るため
に ２つの命令解読器を設けて２命令を並列に解読Ｌ−
２つの演算器を同時に動作させる方法がとられていも
例えば 特開昭６３−４９８４３号で（よ 算術演算と
論理演算との２つの命令をそれぞれ独立な第１の解読器
と第２の解読器とによって解読し 算術演算器と論理演
算器を同時に動作させることによって処理を高速化して
いも この発明番ヨ 命令コードの長さが固定されて
いる固定語長命令体系における並列解読に関するもので
あも 特開昭６３−１９８２２６号や特開平１−２８１
８４号に（よ 演算の種類やアドレッシングモードによ
って命令コードの長さが変化する可変語長命令体系にお
ける２命令の並列解読の方式が開示されていも 特開昭
６３−１９８２２６号では 先行的に並列解読の可能性
を検出し条件分岐命令と分岐しない場合にその命令に後
続する命令とを並列に解読するものであも これにより
条件が成立しない場合の条件分岐命令の処理を高速化し
ていも また 特開平１−２８１８４号では やはり先
行的に並列解読の可能性を検出し ロード命令又はスト
ア命令とそれに後続する命令とを並列解読するものであ
４ これによりロード命令又はストア命令の処理を高速
化していも発明が解決しようとする課題 固定語長命令体系における並列解読（よ 解読中の命令
に後続する命令の開始位置が決まっているた敢 容易で
あム 従って、後続命令を解読する第２の命令解読器を
１つ追加するだけで２命令の並列解読が可能であム 但
し 解読ハードウェアの増加を抑えるた敢 それぞれの
解読器が解読する命令の分担を予め決めておき、それぞ
れの解読器で解読ハードウェアが重複しないようにする
必要かあも しかＬ ２つの解読器で解読する命令の分
担を決めてしまうと解読器のハードウェア量は抑えられ
る力＜、 ２種類の命令がそれぞれの解読器に供給され
るようにコードスケジュールする必要が生ニ コンパイ
ラへの負担が増加するという問題があム 可変語長命令体系において番ヨ 解読中の命令に後続
する命令の開始位置が現在解読中の命令によって決定さ
れるた数 ２命令を並列解読するには解読中の命令に後
続する命令語を並列解読するための第２の解読器を複数
個設けたり、又は第２の解読器に入力する命令語を選択
するセレクタを設Ｃす、第１の命令解読器の解読結果に
よりセレクタを制御Ｌ 第２の命令解読器の入力を決定
するといったことを行っていた そのた八 解読器のハ
ードウェアが増加したり解読に要する時間が増加すると
いう問題があっ九 まな 先行的に並列解読の可能性を
検出する方法により、条件分岐命令と条件が成立しない
場合の後続命令を並列解読して叡 条件分岐命令の条件
が成立した場合には条件分岐命令を高速に処理できない
という問題があった 本発明の目的（よ 可変語長命令体系において解読ハー
ドウェアを著しく増加させることなく２命令の並列解読
を行℃＼ 条件分岐命令の条件が成立する場合の処理を
高速化した分岐制御装置を提供することであも さらに
他の目的（表 サブルーチンコール命令及びサブルーチ
ンリターン命令の処理を高速化した分岐制御装置を提供
することである。
サブルーチンリターン命令を高速に実行する分岐処理装
置に関するもので、 ２命令の並列解読と先行分岐制御
を組み合わせた技術であム従来の技術 従来の装置では並列解読による処理の高速化を図るため
に ２つの命令解読器を設けて２命令を並列に解読Ｌ−
２つの演算器を同時に動作させる方法がとられていも
例えば 特開昭６３−４９８４３号で（よ 算術演算と
論理演算との２つの命令をそれぞれ独立な第１の解読器
と第２の解読器とによって解読し 算術演算器と論理演
算器を同時に動作させることによって処理を高速化して
いも この発明番ヨ 命令コードの長さが固定されて
いる固定語長命令体系における並列解読に関するもので
あも 特開昭６３−１９８２２６号や特開平１−２８１
８４号に（よ 演算の種類やアドレッシングモードによ
って命令コードの長さが変化する可変語長命令体系にお
ける２命令の並列解読の方式が開示されていも 特開昭
６３−１９８２２６号では 先行的に並列解読の可能性
を検出し条件分岐命令と分岐しない場合にその命令に後
続する命令とを並列に解読するものであも これにより
条件が成立しない場合の条件分岐命令の処理を高速化し
ていも また 特開平１−２８１８４号では やはり先
行的に並列解読の可能性を検出し ロード命令又はスト
ア命令とそれに後続する命令とを並列解読するものであ
４ これによりロード命令又はストア命令の処理を高速
化していも発明が解決しようとする課題 固定語長命令体系における並列解読（よ 解読中の命令
に後続する命令の開始位置が決まっているた敢 容易で
あム 従って、後続命令を解読する第２の命令解読器を
１つ追加するだけで２命令の並列解読が可能であム 但
し 解読ハードウェアの増加を抑えるた敢 それぞれの
解読器が解読する命令の分担を予め決めておき、それぞ
れの解読器で解読ハードウェアが重複しないようにする
必要かあも しかＬ ２つの解読器で解読する命令の分
担を決めてしまうと解読器のハードウェア量は抑えられ
る力＜、 ２種類の命令がそれぞれの解読器に供給され
るようにコードスケジュールする必要が生ニ コンパイ
ラへの負担が増加するという問題があム 可変語長命令体系において番ヨ 解読中の命令に後続
する命令の開始位置が現在解読中の命令によって決定さ
れるた数 ２命令を並列解読するには解読中の命令に後
続する命令語を並列解読するための第２の解読器を複数
個設けたり、又は第２の解読器に入力する命令語を選択
するセレクタを設Ｃす、第１の命令解読器の解読結果に
よりセレクタを制御Ｌ 第２の命令解読器の入力を決定
するといったことを行っていた そのた八 解読器のハ
ードウェアが増加したり解読に要する時間が増加すると
いう問題があっ九 まな 先行的に並列解読の可能性を
検出する方法により、条件分岐命令と条件が成立しない
場合の後続命令を並列解読して叡 条件分岐命令の条件
が成立した場合には条件分岐命令を高速に処理できない
という問題があった 本発明の目的（よ 可変語長命令体系において解読ハー
ドウェアを著しく増加させることなく２命令の並列解読
を行℃＼ 条件分岐命令の条件が成立する場合の処理を
高速化した分岐制御装置を提供することであも さらに
他の目的（表 サブルーチンコール命令及びサブルーチ
ンリターン命令の処理を高速化した分岐制御装置を提供
することである。
課題を解決するための手段
上記目的を達成するため番ζ 本発明の分岐制御装置に
おいては 実行に先だって命令をフェッチし 解読部に
供給する命令供給手段と、前記命令供給手段が出力する
複数の命令コードを保持する命令レジスタと、前記命令
レジスタの先頭に格納された命令コードを解読する命令
解読器と 前記先頭に格納された命令コードに後続する
命令コードの中に、 特定の比較命令と特定の分岐命令
が存在することを検出する命令検出手段と、前記命令レ
ジスタに格納された命令コードから分岐先アドレスを計
算する分岐先アドレス計算手段と、前記解読器が解読し
た命令の命令長と前記命令検出手段の検出結果を入力し
命令レジスタへ次命令を格納制御する先行分岐制御手
段と、サブルーチンの戻り先アドレスを格納する戻り先
アドレス格納手段と、スタックポインタを更新する加算
器と、前記戻り先アドレス格納手段が出力する戻り先ア
ドレスとスタックから読出した戻り先アドレスとを比較
する比較器とを備えも 作 用 本発明は上記手段により、可変語長命令体系において解
読ハードウェアを著しく増加させることなく、条件分岐
命令の処理を高速化し 条件が成立した場合の実行うロ
ックをゼロにすも またサブルーチンコール命令及びサ
ブルーチンリターン命令をそれぞれ１クロツクで処理す
る。
おいては 実行に先だって命令をフェッチし 解読部に
供給する命令供給手段と、前記命令供給手段が出力する
複数の命令コードを保持する命令レジスタと、前記命令
レジスタの先頭に格納された命令コードを解読する命令
解読器と 前記先頭に格納された命令コードに後続する
命令コードの中に、 特定の比較命令と特定の分岐命令
が存在することを検出する命令検出手段と、前記命令レ
ジスタに格納された命令コードから分岐先アドレスを計
算する分岐先アドレス計算手段と、前記解読器が解読し
た命令の命令長と前記命令検出手段の検出結果を入力し
命令レジスタへ次命令を格納制御する先行分岐制御手
段と、サブルーチンの戻り先アドレスを格納する戻り先
アドレス格納手段と、スタックポインタを更新する加算
器と、前記戻り先アドレス格納手段が出力する戻り先ア
ドレスとスタックから読出した戻り先アドレスとを比較
する比較器とを備えも 作 用 本発明は上記手段により、可変語長命令体系において解
読ハードウェアを著しく増加させることなく、条件分岐
命令の処理を高速化し 条件が成立した場合の実行うロ
ックをゼロにすも またサブルーチンコール命令及びサ
ブルーチンリターン命令をそれぞれ１クロツクで処理す
る。
実施例
第１図は本発明の一実施例における分岐制御装置の解読
部の構成を示すブロック図であム 図において、 １０
０は実行に先だって命令を供給する命令供給手段で、命
令フェッチを高速に行うための命令キャッシュ１０１と
命令キャッシュから読出した命令を一時格納する命令バ
ッファ１０２より構成され、４ １０３は解読する命令
列を格納する命令レジスタで、前記命令供給手段か出力
する命令語のうち連続する基本語長の４倍の命令語を格
納すム １０４は命令解読器で、前記命令レジスタ１０
３の先頭に格納された命令コードを解読す、４ １０５
は前記命令レジスタ１０３の先頭に格納された命令コー
ドに後続する命令コードの中に 特定の比較命令と特定
の分岐命令が存在することを検出する命令検出手段であ
り、それぞれ同一の構造を持つ命令検出手段１０６、１
０７、１０８から構成される。 １０９は前記命令レジ
スタ１０３に格納された命令コードから分岐先アドレス
１１８を計算する分岐先アドレス計算手段であり、命令
解読器１０４が解読中の命令の先頭アドレスを保持する
プログラムカウンタ１２９と、プログラムカウンタの下
位ビットと命令レジスタ１０３に格納された命令コード
の下位ビットとをそれぞれ加算する複数の加算器１１０
、１１１、１１２、１１３と、プログラムカウンタ１２
９の上位ビットに１を加算する加算器１１４と、プログ
ラムカウンタ１２９の上位ビットから１を減する減算器
１１５と、前記加算器１１０および１１３の加算結果の
内１つを選択するセレクタ１１６と、前記プログラムカ
ウンタの上位ビットと加算器１１４及び減算器１１５の
計算結果の内１つを選択するセレクタ１１７から構成さ
れも 複数の加算器１１０及び１１３（よ 加算する命
令語の位置に応じて、さらにそれぞれＯ及び３のオフセ
ット値を加算すム １１９は先行分岐制御手段であり、
前記解読器１０４が解読した命令の命令長データ１２０
と前記命令検出手段１０５の検出結果１２１、１２２、
１２３を入力し 次命令制御信号１２４により次命令の
命令レジスタへの格納を制御するとともに分岐先アドレ
ス制御信号１２５により、複数の分岐先アドレス候補の
中から正しい分岐先アドレスを選択すも １２６は命令
読出しアドレスを選択するセレクタで、ブリフェッチカ
ウンタ１２７と分岐先アドレス＋１８とサブルーチンリ
ターン命令実行時の戻り先アドレス１２８とから１つを
選ぶも 第２図は本発明の一実施例における分岐制御装置の実行
部の構成を示すブロック図であ４ 同図において２００
は戻り先アドレス格納手段であり、サブルーチンコール
命令実行時にＡＬＵ２０１によって計算された戻り先ア
ドレス２０２を先入れ後出し方式のバッファにより格納
し 最後に格納した戻り先アドレス２０３を常時出力す
ム ２０４は比較器であり、前記戻り先アドレス格納手
段２００が出力する戻り先アドレス２０３と、サブルー
チンリターン命令実行時にメモリから読みだした戻り先
アドレス２０５を比較して、両者が一致しているか否か
を戻り先アドレス一致信号２０６に出力すも ２０７は
加算器であり、汎用レジスタ（ＧＲ） ２０８に格納さ
れているデータと、命令が持つアドレス偏位（ｄｉｓｐ
）又は定数（ｃｏｎｓｔ）とを加算し 実効アドレス２
０９を出力す７に、２１０はプログラムカラン久 ２１
１は定数を生成する定数発生器であも ２１２、２１３
、２１４はそれぞれ汎用レジスタ２０８の読出しバスで
あり、２１５、２１６はそれぞれ汎用レジスタ２０８へ
の書込みバスであも ２１７、２１８はバスのデータを
選択するセレクタであム ２１９はバス制御手段で、外
部メモリと実行部との間で戻り先アドレス等のデータ人
出力を行う。
部の構成を示すブロック図であム 図において、 １０
０は実行に先だって命令を供給する命令供給手段で、命
令フェッチを高速に行うための命令キャッシュ１０１と
命令キャッシュから読出した命令を一時格納する命令バ
ッファ１０２より構成され、４ １０３は解読する命令
列を格納する命令レジスタで、前記命令供給手段か出力
する命令語のうち連続する基本語長の４倍の命令語を格
納すム １０４は命令解読器で、前記命令レジスタ１０
３の先頭に格納された命令コードを解読す、４ １０５
は前記命令レジスタ１０３の先頭に格納された命令コー
ドに後続する命令コードの中に 特定の比較命令と特定
の分岐命令が存在することを検出する命令検出手段であ
り、それぞれ同一の構造を持つ命令検出手段１０６、１
０７、１０８から構成される。 １０９は前記命令レジ
スタ１０３に格納された命令コードから分岐先アドレス
１１８を計算する分岐先アドレス計算手段であり、命令
解読器１０４が解読中の命令の先頭アドレスを保持する
プログラムカウンタ１２９と、プログラムカウンタの下
位ビットと命令レジスタ１０３に格納された命令コード
の下位ビットとをそれぞれ加算する複数の加算器１１０
、１１１、１１２、１１３と、プログラムカウンタ１２
９の上位ビットに１を加算する加算器１１４と、プログ
ラムカウンタ１２９の上位ビットから１を減する減算器
１１５と、前記加算器１１０および１１３の加算結果の
内１つを選択するセレクタ１１６と、前記プログラムカ
ウンタの上位ビットと加算器１１４及び減算器１１５の
計算結果の内１つを選択するセレクタ１１７から構成さ
れも 複数の加算器１１０及び１１３（よ 加算する命
令語の位置に応じて、さらにそれぞれＯ及び３のオフセ
ット値を加算すム １１９は先行分岐制御手段であり、
前記解読器１０４が解読した命令の命令長データ１２０
と前記命令検出手段１０５の検出結果１２１、１２２、
１２３を入力し 次命令制御信号１２４により次命令の
命令レジスタへの格納を制御するとともに分岐先アドレ
ス制御信号１２５により、複数の分岐先アドレス候補の
中から正しい分岐先アドレスを選択すも １２６は命令
読出しアドレスを選択するセレクタで、ブリフェッチカ
ウンタ１２７と分岐先アドレス＋１８とサブルーチンリ
ターン命令実行時の戻り先アドレス１２８とから１つを
選ぶも 第２図は本発明の一実施例における分岐制御装置の実行
部の構成を示すブロック図であ４ 同図において２００
は戻り先アドレス格納手段であり、サブルーチンコール
命令実行時にＡＬＵ２０１によって計算された戻り先ア
ドレス２０２を先入れ後出し方式のバッファにより格納
し 最後に格納した戻り先アドレス２０３を常時出力す
ム ２０４は比較器であり、前記戻り先アドレス格納手
段２００が出力する戻り先アドレス２０３と、サブルー
チンリターン命令実行時にメモリから読みだした戻り先
アドレス２０５を比較して、両者が一致しているか否か
を戻り先アドレス一致信号２０６に出力すも ２０７は
加算器であり、汎用レジスタ（ＧＲ） ２０８に格納さ
れているデータと、命令が持つアドレス偏位（ｄｉｓｐ
）又は定数（ｃｏｎｓｔ）とを加算し 実効アドレス２
０９を出力す７に、２１０はプログラムカラン久 ２１
１は定数を生成する定数発生器であも ２１２、２１３
、２１４はそれぞれ汎用レジスタ２０８の読出しバスで
あり、２１５、２１６はそれぞれ汎用レジスタ２０８へ
の書込みバスであも ２１７、２１８はバスのデータを
選択するセレクタであム ２１９はバス制御手段で、外
部メモリと実行部との間で戻り先アドレス等のデータ人
出力を行う。
第３図は本発明の分岐制御装置が扱う可変語長命令体系
の命令コード構成図であり、−例として条件分岐命令の
コードを示す。図に示すように命令は基本語長（１６ビ
ツト）を単位とする可変語長であり、条件分岐命令の場
合には偏位の長さによって、 １語長から３語長までの
命令がある。
の命令コード構成図であり、−例として条件分岐命令の
コードを示す。図に示すように命令は基本語長（１６ビ
ツト）を単位とする可変語長であり、条件分岐命令の場
合には偏位の長さによって、 １語長から３語長までの
命令がある。
このうち本発明の実施例により高速化する条件分岐命令
（よ 偏位が８ビツトの基本語長からなる条件分岐命令
（Ｂｅｅ：ｄ８）である。
（よ 偏位が８ビツトの基本語長からなる条件分岐命令
（Ｂｅｅ：ｄ８）である。
第４図は本発明の実施例における命令検出手段が検出す
る命令コード構成図であａ 検出する命令は全部で４種
類あり、比較命令（ＣＭＰ）、条件分岐命令（Ｂｃｃ）
、サブルーチンコール命令（ＢＳＲ）、サブルーチンリ
ターン命令（ＲＴＳ）で、全て基本語長命令である。同
図においてＯＰはオペレーションコード、Ｒ１は比較命
令の第１オペランドミＥＡは実効アドレス指定 ｃｏｎ
ｄｉｔｉｏｎは条件分岐の条ａｄｉｓｐ８は８ビツトの
アドレス偏位をそれぞれ示していも 第５図は実行する命令列の並びを定義した命令フロー図
であり、動作説明において使用す４ 同図において（ａ
）は条件分岐命令の命令フローを、（ｂ）はサブルーチ
ンコール命令の命令フローを、（Ｃ）はサブルーチンリ
ターン命令の命令フローをそれぞれ示す。
る命令コード構成図であａ 検出する命令は全部で４種
類あり、比較命令（ＣＭＰ）、条件分岐命令（Ｂｃｃ）
、サブルーチンコール命令（ＢＳＲ）、サブルーチンリ
ターン命令（ＲＴＳ）で、全て基本語長命令である。同
図においてＯＰはオペレーションコード、Ｒ１は比較命
令の第１オペランドミＥＡは実効アドレス指定 ｃｏｎ
ｄｉｔｉｏｎは条件分岐の条ａｄｉｓｐ８は８ビツトの
アドレス偏位をそれぞれ示していも 第５図は実行する命令列の並びを定義した命令フロー図
であり、動作説明において使用す４ 同図において（ａ
）は条件分岐命令の命令フローを、（ｂ）はサブルーチ
ンコール命令の命令フローを、（Ｃ）はサブルーチンリ
ターン命令の命令フローをそれぞれ示す。
第６図は条件分岐命令実行時において条件が成立した場
合の命令レジスタの状態説明図であり、上から順にＡＯ
命令解読時の状態ＣＭＰ命令解読時の状態Ｂ１命令解読
時あ状態をそれぞれ示す。本実施例でにｌ ＣＭＰ命
令の直前命令であるＡＯ命令は基本語長の１から２倍の
長さまでを扱うものとす４これは命令レジスタを４語長
に限定したためであり、本発明の方式が制限されるもの
ではない。
合の命令レジスタの状態説明図であり、上から順にＡＯ
命令解読時の状態ＣＭＰ命令解読時の状態Ｂ１命令解読
時あ状態をそれぞれ示す。本実施例でにｌ ＣＭＰ命
令の直前命令であるＡＯ命令は基本語長の１から２倍の
長さまでを扱うものとす４これは命令レジスタを４語長
に限定したためであり、本発明の方式が制限されるもの
ではない。
第７図はサブルーチンコール命令及びサブルーチンリタ
ーン命令実行時の命令レジスタの状態説明図である。
（ａ）はサブルーチンコール命令の場合であり、上から
順にＡＯ命令解読時の状級ＢＳＲ命令解読時の状態Ｂ１
命令解読時の状態をそれぞれ示す。 （ｂ）はサブルー
チンリターン命令の場合であり、上から順にＡＯ命令解
読時の状態ＲＴＳ命令解読時の状［Ｂｌ命令解読時の状
態をそれぞれ示す。
ーン命令実行時の命令レジスタの状態説明図である。
（ａ）はサブルーチンコール命令の場合であり、上から
順にＡＯ命令解読時の状級ＢＳＲ命令解読時の状態Ｂ１
命令解読時の状態をそれぞれ示す。 （ｂ）はサブルー
チンリターン命令の場合であり、上から順にＡＯ命令解
読時の状態ＲＴＳ命令解読時の状［Ｂｌ命令解読時の状
態をそれぞれ示す。
第６図と同様に 各命令の直前命令であるＡＯ命令は基
本語長の１から２倍の長さまでを扱うものとすム 第８図は条件分岐命令の条件が成立して分岐した場合の
パイプラインフロー図であも 同図においてＩＰは命令
フェッチステージ、Ｄｌ及びＤ２は命令解読ステージ、
Ｒはレジスタ続出しステージ、ＥＸは実行ステージ、Ｗ
はレジスタ書込みステージである。
本語長の１から２倍の長さまでを扱うものとすム 第８図は条件分岐命令の条件が成立して分岐した場合の
パイプラインフロー図であも 同図においてＩＰは命令
フェッチステージ、Ｄｌ及びＤ２は命令解読ステージ、
Ｒはレジスタ続出しステージ、ＥＸは実行ステージ、Ｗ
はレジスタ書込みステージである。
このパイプラインの段数及び構成は本発明の一実施例に
於けるものであり本発明の分岐制御装置の方式が制限さ
れるものではな（℃ 以下、主に第８図を参照しながら本発明の一実施例にお
いて条件分岐命令を実行する場合の動作を説明すも くタイミング１〉 ＡＯ命令が命令レジスタ１０３の先頭にあり、命令解読
器１０４がＡＯ命令を解読すム この時の命令レジスタ
の状態は第６図の″ＡＯ命令解読時″のようになってお
り、ＡＯ命令に後続するＣＭＰ命令、ＢＣＣ命令がそれ
ぞれ命令検出手段１０５により検出されも 同時に 分
岐先アドレス計算手段１０９は命令レジスタ中の各命令
語の下位８ビツトから条件分岐命令の分岐先アドレスの
候補を計算すａくタイミング２〉 タイミング１で解読したＡＯ命令の命令語長情報１２０
と命令検出手段の検出結果１２１、１２２．１２３とか
収 先行分岐制御手段１１９はＣＭＰ命令の先頭を判断
して次命令制御信号１２４により命令レジスタ１０３、
命令バッファ１０２を制ｍｌ、。
於けるものであり本発明の分岐制御装置の方式が制限さ
れるものではな（℃ 以下、主に第８図を参照しながら本発明の一実施例にお
いて条件分岐命令を実行する場合の動作を説明すも くタイミング１〉 ＡＯ命令が命令レジスタ１０３の先頭にあり、命令解読
器１０４がＡＯ命令を解読すム この時の命令レジスタ
の状態は第６図の″ＡＯ命令解読時″のようになってお
り、ＡＯ命令に後続するＣＭＰ命令、ＢＣＣ命令がそれ
ぞれ命令検出手段１０５により検出されも 同時に 分
岐先アドレス計算手段１０９は命令レジスタ中の各命令
語の下位８ビツトから条件分岐命令の分岐先アドレスの
候補を計算すａくタイミング２〉 タイミング１で解読したＡＯ命令の命令語長情報１２０
と命令検出手段の検出結果１２１、１２２．１２３とか
収 先行分岐制御手段１１９はＣＭＰ命令の先頭を判断
して次命令制御信号１２４により命令レジスタ１０３、
命令バッファ１０２を制ｍｌ、。
命令レジスタを第６図の″ＣＭＰ命令解読時”の状態に
すム 同時に分岐先アドレス制御信号１２５によりタイ
ミング１で計算された分岐先アドレスの候補の中からセ
レクタ１２６により正しい分岐先アドレスを選択し 命
令供給手段１００に入力すもタイミングｌにおいて命令
検出手段により条件分岐命令が命令レジスタに格納され
ていることが検出されているので、命令解読器１０４は
比較命令と条件分岐命令を並列に解読した結果を制御信
号として出力すム 但し 条件分岐命令の解読（ヱ条件
コードを制御信号に出力してそれが有効であることを示
すだけであり、命令解読器が条件分岐命令のコードを入
力して解読するわけではな（−命令供給手段１００は入
力された分岐先アドレスから分岐先の命令ＢＯ１Ｂｌを
フェッチし 命令バッファ１０２に格納すも 命令バッ
ファは 条件分岐の条件が成立しない場合に備えて、Ａ
１命令以降の命令を内部のバッファに退避しておく。な
耘 本実施例では条件分岐は分岐するものとして処理を
進ム 実際に実行した結果分岐しない場合にはその時点
でのパイプラインを無効にして、Ａ１命令の解読から再
度パイプライン処理すも くタイミング３〉 命令レジスタは 第６図の″Ｂｌ命令解読時″の状態に
なり、命令解読器はＢ１命令を解読すａ 命令供給手段
はＢ２命令に後続する命令を先行してフェッチする方丈
第８図のタイミング図では省略していも くタイミング４〉 実行部（表 比較命令に必要なオペランドを汎用レジス
タ２０８から読出し 続出しバス２１２．２１３を通し
てＡＬＵ２０１に供給すム この時、ＡＬＵはＡＯ命令
の演算を行っていも くタイミング５〉 読出したオペランドの比較を行うとともへ 比較結果が
条件分岐の条件に合致するか否かの判定を行う。この比
較はＡＬＵに付加された専用ハードウェアにより行う。
すム 同時に分岐先アドレス制御信号１２５によりタイ
ミング１で計算された分岐先アドレスの候補の中からセ
レクタ１２６により正しい分岐先アドレスを選択し 命
令供給手段１００に入力すもタイミングｌにおいて命令
検出手段により条件分岐命令が命令レジスタに格納され
ていることが検出されているので、命令解読器１０４は
比較命令と条件分岐命令を並列に解読した結果を制御信
号として出力すム 但し 条件分岐命令の解読（ヱ条件
コードを制御信号に出力してそれが有効であることを示
すだけであり、命令解読器が条件分岐命令のコードを入
力して解読するわけではな（−命令供給手段１００は入
力された分岐先アドレスから分岐先の命令ＢＯ１Ｂｌを
フェッチし 命令バッファ１０２に格納すも 命令バッ
ファは 条件分岐の条件が成立しない場合に備えて、Ａ
１命令以降の命令を内部のバッファに退避しておく。な
耘 本実施例では条件分岐は分岐するものとして処理を
進ム 実際に実行した結果分岐しない場合にはその時点
でのパイプラインを無効にして、Ａ１命令の解読から再
度パイプライン処理すも くタイミング３〉 命令レジスタは 第６図の″Ｂｌ命令解読時″の状態に
なり、命令解読器はＢ１命令を解読すａ 命令供給手段
はＢ２命令に後続する命令を先行してフェッチする方丈
第８図のタイミング図では省略していも くタイミング４〉 実行部（表 比較命令に必要なオペランドを汎用レジス
タ２０８から読出し 続出しバス２１２．２１３を通し
てＡＬＵ２０１に供給すム この時、ＡＬＵはＡＯ命令
の演算を行っていも くタイミング５〉 読出したオペランドの比較を行うとともへ 比較結果が
条件分岐の条件に合致するか否かの判定を行う。この比
較はＡＬＵに付加された専用ハードウェアにより行う。
判定の結果 条件が一致すればこの時点でオペランドの
読出しが行われているＢｌ命令の実行を次のタイミング
で演算すも 判定の結果 条件が一致しなければ第９図
に示すようにＢ１命令以降のパイプライン実行を全てキ
ャンセルし 命令バッファに退避されているＡＯ命令の
解読を始めも 以上説明したよう凶 本発明の分岐制御装置ではＡＯ命
令解読中に後続する比較命令と条件分岐命令が命令レジ
スタ中にあり、かつ条件が一致した場合には条件分岐命
令を０クロツクで実行する。
読出しが行われているＢｌ命令の実行を次のタイミング
で演算すも 判定の結果 条件が一致しなければ第９図
に示すようにＢ１命令以降のパイプライン実行を全てキ
ャンセルし 命令バッファに退避されているＡＯ命令の
解読を始めも 以上説明したよう凶 本発明の分岐制御装置ではＡＯ命
令解読中に後続する比較命令と条件分岐命令が命令レジ
スタ中にあり、かつ条件が一致した場合には条件分岐命
令を０クロツクで実行する。
条件が一致しなかった場合に（戴 第９図かられかるよ
うに３クロツクで実行すも 但し 本実施例のパイプラ
インでは解読ステージが２段あり、またレジスタ読出し
のステージを設けているた数条性が成立しない場合に３
クロツクかかる力（パイプライン段数を圧縮すれば条件
が成立しない場合でも１クロツクにまで下げることが可
能であム第１０図及び第１１図（よ 条件分岐命令の検
出が遅れた場合の条件成立時の動作を示すパイプライン
フロー図であム 検出の遅れよＡＯ命令を解読中に比較
命令以降の命令が命令レジスタになかった場合に起こム
第１０図（友 検出が１サイクル遅れた場合のパイプ
ラインフロー図であり、分岐先の計算が１サイクル遅れ
る以外は第８図の動作と同じであも 第１１図（よ 検
出が２サイクル遅れた場合のパイプラインフロー図であ
り、ＡＯ命令解読中に比較命令と条件分岐命令が検出で
きず、また比較命令の解読中にも条件分岐命令が検出で
きなかった場合に起こる。この場合（よ 分岐先計算が
２サイクル遅れるほかに 分岐判定も１サイクル遅れる
ので、条件が成立しなかった場合の実行時間も第９図に
比べて１サイクル余分にかが４次に サブルーチンコー
ル命令とサブルーチンリターン命令の動作について説明
すも 第１２図はサブルーチンコール命令を実行する場
合のパイプラインフロー図であり、Ｗ［はメモリへの書
込みステージを示も くタイミング１〉 条件分岐命令の場合と同様ｊＱ ＡＯ命令が命令レジ
スタの先頭にあり、命令解読器１０４がＡＯ命令を解読
すム この時の命令レジスタの状態は第７図（ａ）の″
ＡＯ命令解読時″のようになっており、ＡＯ命令に後続
するＢＳＲ命令が命令検出手段１０５により検出されも
同時に 分岐先アドレス計算手段１０８ ｆ；Ｌ
命令レジスタ中の各命令語の下位８ビツトからサブルー
チンコール命令の分岐先アドレスの候補を計算すも くタイミング２〉 タイミングｌで解読したＡＯ命令の命令語長情報１２０
と命令検出手段の検出結果１２１、１２２．１２−３と
か収 先行分岐制御手段１１９はＢＳＲ命令の先頭を判
断して次命令制御信号１２４により命令レジスタ１０３
、命令バッファ１０２を制御し命令レジスタを第７図（
ａ）の”ＢＳＲ命令解読時”の状態にすム くタイミング３、タイミング４〉 タイミング３、タイミング４は条件分岐命令の場合と同
様であム 但しタイミング４でｉ友ＢＳＲ命令の演算オ
ペランドとしてスタックポインタとプログラムカウンタ
をそれぞれ読出しバス２１４と２１２を通して、加算器
２０７とＡｌＯ２０１に入力すａ 〈タイミング５〉 加算器２０７は戻り先を格納するスタックのアドレスを
計算し 実効アドレス２０９を出力す４ＡＬＵ２０１は
プログラムカウンタの値とサブルーチンコール命令の命
令長の情報から戻り先アドレス２０２を計算し 出力す
る。
うに３クロツクで実行すも 但し 本実施例のパイプラ
インでは解読ステージが２段あり、またレジスタ読出し
のステージを設けているた数条性が成立しない場合に３
クロツクかかる力（パイプライン段数を圧縮すれば条件
が成立しない場合でも１クロツクにまで下げることが可
能であム第１０図及び第１１図（よ 条件分岐命令の検
出が遅れた場合の条件成立時の動作を示すパイプライン
フロー図であム 検出の遅れよＡＯ命令を解読中に比較
命令以降の命令が命令レジスタになかった場合に起こム
第１０図（友 検出が１サイクル遅れた場合のパイプ
ラインフロー図であり、分岐先の計算が１サイクル遅れ
る以外は第８図の動作と同じであも 第１１図（よ 検
出が２サイクル遅れた場合のパイプラインフロー図であ
り、ＡＯ命令解読中に比較命令と条件分岐命令が検出で
きず、また比較命令の解読中にも条件分岐命令が検出で
きなかった場合に起こる。この場合（よ 分岐先計算が
２サイクル遅れるほかに 分岐判定も１サイクル遅れる
ので、条件が成立しなかった場合の実行時間も第９図に
比べて１サイクル余分にかが４次に サブルーチンコー
ル命令とサブルーチンリターン命令の動作について説明
すも 第１２図はサブルーチンコール命令を実行する場
合のパイプラインフロー図であり、Ｗ［はメモリへの書
込みステージを示も くタイミング１〉 条件分岐命令の場合と同様ｊＱ ＡＯ命令が命令レジ
スタの先頭にあり、命令解読器１０４がＡＯ命令を解読
すム この時の命令レジスタの状態は第７図（ａ）の″
ＡＯ命令解読時″のようになっており、ＡＯ命令に後続
するＢＳＲ命令が命令検出手段１０５により検出されも
同時に 分岐先アドレス計算手段１０８ ｆ；Ｌ
命令レジスタ中の各命令語の下位８ビツトからサブルー
チンコール命令の分岐先アドレスの候補を計算すも くタイミング２〉 タイミングｌで解読したＡＯ命令の命令語長情報１２０
と命令検出手段の検出結果１２１、１２２．１２−３と
か収 先行分岐制御手段１１９はＢＳＲ命令の先頭を判
断して次命令制御信号１２４により命令レジスタ１０３
、命令バッファ１０２を制御し命令レジスタを第７図（
ａ）の”ＢＳＲ命令解読時”の状態にすム くタイミング３、タイミング４〉 タイミング３、タイミング４は条件分岐命令の場合と同
様であム 但しタイミング４でｉ友ＢＳＲ命令の演算オ
ペランドとしてスタックポインタとプログラムカウンタ
をそれぞれ読出しバス２１４と２１２を通して、加算器
２０７とＡｌＯ２０１に入力すａ 〈タイミング５〉 加算器２０７は戻り先を格納するスタックのアドレスを
計算し 実効アドレス２０９を出力す４ＡＬＵ２０１は
プログラムカウンタの値とサブルーチンコール命令の命
令長の情報から戻り先アドレス２０２を計算し 出力す
る。
〈タイミング６〉
バス制御手段２１９は戻り先アドレスを実効アドレス（
更新後のスタックポインタが指すアドレス）に書き込ａ
戻り先アドレス格納手段２００（よ 戻り先アドレス
２０２を内部バッファに格納すム まな 更新後のスタ
ックポインタの値（表書込みバス２１５を通して汎用レ
ジスタ２０８に書き込まれも 以上説明したように 本発明の分岐制御装置ではＡＯ命
令解読中に後続するサブルーチンコール命令が命令レジ
スタ中にある場合にはサブルーチンコール命令を１クロ
ツクで実行すム 第１３図はサブルーチンコール命令の
検出が１サイクル遅れた場合のバイブラインフロー図で
あり、サブルーチンコール命令の解読中に分岐先アドレ
スの計算を行う。
更新後のスタックポインタが指すアドレス）に書き込ａ
戻り先アドレス格納手段２００（よ 戻り先アドレス
２０２を内部バッファに格納すム まな 更新後のスタ
ックポインタの値（表書込みバス２１５を通して汎用レ
ジスタ２０８に書き込まれも 以上説明したように 本発明の分岐制御装置ではＡＯ命
令解読中に後続するサブルーチンコール命令が命令レジ
スタ中にある場合にはサブルーチンコール命令を１クロ
ツクで実行すム 第１３図はサブルーチンコール命令の
検出が１サイクル遅れた場合のバイブラインフロー図で
あり、サブルーチンコール命令の解読中に分岐先アドレ
スの計算を行う。
第１４図はサブルーチンリターン命令実行時に戻り先ア
ドレス格納手段の戻り先アドレスが正しかった場合のバ
イブラインフロー図であり、ＯＦはメモリオペランドの
フェッチステージを示す。以下各タイミング毎に動作を
説明すも 〈タイミング１〉 条件分岐命令の場合と同様？Ｑ ＡＯ命令が命令レジ
スタの先頭にあり、命令解読器１０４がＡＯ命令を解読
すム この時の命令レジスタの状態は第７図（ｂ）の″
ＡＯ命令解読時”のようになっており、ＡＯ命令に後続
するＲＴＳ命令が命令検出手段１０５により検出されも 〈タイミング２〉 先行分岐制御手段１１９ｉ；Ｌ 戻り先格納手段２０
０から出力される最も最後に格納した戻り先アドレス２
０３をセレクタ１２６により選択し 命令供給手段１０
０に入力すム 命令供給手段１００ζよ そのアドレス
に基づいて戻り先の命令をフェッチすも くタイミング３、タイミング４〉 タイミング３、タイミング４は条件分岐命令の場合と同
様であも 但しタイミング４でｉ；Ｉ、 ＲＴＳ命令
の演算オペランドとしてスタックポインタを読出しバス
２１４を通して、加算器２０７に入力すム 〈タイミング５〉 加算器２０７ ｉｔ スタックポインタを更新するた
めへ 戻り先アドレスのデータ長方の減算を行い書込み
バス２１５に出力す４ 同時にセレクタ２１７は読出し
バス２１４に読み出されたスタックポインタのデータを
選択し 実効アドレスとして２０９に出力すム 〈タイミング６〉 バス制御手段２１９は実効アドレス（更新前のスタック
ポインタが指すアドレス）から戻り先アドレス２０５を
フェッチすも また 更新後のスタックポインタの値Ｃ
ヨ 書込みバス２１５を通して汎用レジスタ２０８に
書き込まれも 比較器２０４ζよ 戻り先格納手段２０
０が出力する戻り先アドレス２０３と、バス制御手段が
フェッチした戻り先アドレス２０５を比較し 一致判定
結果を２０６に出力すも 比較の結果両者のアドレスが
一致すれば 第１４図のようにリターンサブルーチン命
令の直後に戻り先の命令が実行される。比較の結果一致
しなけれぼ 第１５図に示すように後続のパイプライン
を全てキャンセルし バス制御手段がフェッチした戻り
先アドレスにより命令フェッチからパイプラインを再開
すも この場合実行部は戻り先アドレス格納手段から出
力される戻り先アドレス２０３をバス制御手段がフェッ
チした正しい戻り先アドレスに置き換えて命令供給手段
に入力すム このようＧ、、 ＡＯ命令解読中に後続するサブルー
チンリターン命令が命令レジスタ中にあり、かつ戻り先
格納手段の戻り先が正しい場合にはサブルーチンリター
ン命令を１クロツクで実行すも発明の効果 以上述べたように本発明によれ（′Ｌ 命令供給手段
先行分岐制御手段、分岐先アドレス計算手段を設けて、
比較命令の直前命令を解読中に分岐先アドレスの候補を
計算することにより、比較命令と条件分岐命令の２命令
並列解読を可能にし 分岐予測機構等のハードウェアを
用いることなく、条件分岐命令の処理の高速化が図れも
さらに戻り先アドレス格納手段と比較手段とを設ける
ことにより、サブルーチンコール命令とサブルーチンリ
ターン命令の処理の高速化が図れも
ドレス格納手段の戻り先アドレスが正しかった場合のバ
イブラインフロー図であり、ＯＦはメモリオペランドの
フェッチステージを示す。以下各タイミング毎に動作を
説明すも 〈タイミング１〉 条件分岐命令の場合と同様？Ｑ ＡＯ命令が命令レジ
スタの先頭にあり、命令解読器１０４がＡＯ命令を解読
すム この時の命令レジスタの状態は第７図（ｂ）の″
ＡＯ命令解読時”のようになっており、ＡＯ命令に後続
するＲＴＳ命令が命令検出手段１０５により検出されも 〈タイミング２〉 先行分岐制御手段１１９ｉ；Ｌ 戻り先格納手段２０
０から出力される最も最後に格納した戻り先アドレス２
０３をセレクタ１２６により選択し 命令供給手段１０
０に入力すム 命令供給手段１００ζよ そのアドレス
に基づいて戻り先の命令をフェッチすも くタイミング３、タイミング４〉 タイミング３、タイミング４は条件分岐命令の場合と同
様であも 但しタイミング４でｉ；Ｉ、 ＲＴＳ命令
の演算オペランドとしてスタックポインタを読出しバス
２１４を通して、加算器２０７に入力すム 〈タイミング５〉 加算器２０７ ｉｔ スタックポインタを更新するた
めへ 戻り先アドレスのデータ長方の減算を行い書込み
バス２１５に出力す４ 同時にセレクタ２１７は読出し
バス２１４に読み出されたスタックポインタのデータを
選択し 実効アドレスとして２０９に出力すム 〈タイミング６〉 バス制御手段２１９は実効アドレス（更新前のスタック
ポインタが指すアドレス）から戻り先アドレス２０５を
フェッチすも また 更新後のスタックポインタの値Ｃ
ヨ 書込みバス２１５を通して汎用レジスタ２０８に
書き込まれも 比較器２０４ζよ 戻り先格納手段２０
０が出力する戻り先アドレス２０３と、バス制御手段が
フェッチした戻り先アドレス２０５を比較し 一致判定
結果を２０６に出力すも 比較の結果両者のアドレスが
一致すれば 第１４図のようにリターンサブルーチン命
令の直後に戻り先の命令が実行される。比較の結果一致
しなけれぼ 第１５図に示すように後続のパイプライン
を全てキャンセルし バス制御手段がフェッチした戻り
先アドレスにより命令フェッチからパイプラインを再開
すも この場合実行部は戻り先アドレス格納手段から出
力される戻り先アドレス２０３をバス制御手段がフェッ
チした正しい戻り先アドレスに置き換えて命令供給手段
に入力すム このようＧ、、 ＡＯ命令解読中に後続するサブルー
チンリターン命令が命令レジスタ中にあり、かつ戻り先
格納手段の戻り先が正しい場合にはサブルーチンリター
ン命令を１クロツクで実行すも発明の効果 以上述べたように本発明によれ（′Ｌ 命令供給手段
先行分岐制御手段、分岐先アドレス計算手段を設けて、
比較命令の直前命令を解読中に分岐先アドレスの候補を
計算することにより、比較命令と条件分岐命令の２命令
並列解読を可能にし 分岐予測機構等のハードウェアを
用いることなく、条件分岐命令の処理の高速化が図れも
さらに戻り先アドレス格納手段と比較手段とを設ける
ことにより、サブルーチンコール命令とサブルーチンリ
ターン命令の処理の高速化が図れも
第１図は本発明の一実施例における分岐制御装置の解読
部の構成を示すブロック＠ ′ｓ２図は本発明の一実施
例における分岐制御装置の実行部の構成を示すブロック
医 第３図は本発明の分岐制御装置が扱う可変語長命令
体系の命令コード構成医 第４図は本発明の実施例にお
ける命令検出手段が検出する命令コード構成は 第５図
は動作説明において、実行する命令列の並びを定義した
命令フロー医 第６図は条件分岐命令実行時における命
令レジスタの状態説明医 第７図はサブルーチンコール
命令及びサブルーチンリターン命令実行時の命令レジス
タの状態説明に 第８図は条件分岐命令の条件が成立し
て分岐した場合のパイプラインフローは 第９図は条件
分岐命令の条件が不成立で分岐しなかった場合のパイプ
ラインフロー図 第１０図は条件分岐命令の検出が１
サイクル遅れた場合のパイプラインフロー図 第１１図
は条件分岐命令の検出が２サイクル遅れた場合のパイプ
ラインフロー図 第１２図はサブルーチンコール命令を
実行する場合のパイプラインフロー図 第１３図はサブ
ルーチンコール命令の検出が１サイクル遅れた場合のパ
イプラインフロー医第１４図はサブルーチンリターン命
令実行時に戻り先アドレス格納手段の戻り先アドレスが
正しかった場合のパイプラインフロー図 第１５図はサ
ブルーチンリターン命令実行時に戻り先アドレス格納手
段の戻り先アドレスが正しくなかった場合のパイプライ
ンフロー図であム １００・・・命令供給手段、 １０３川命令レジス久１
０４・・・命令解読器 １０５・・・命令検出手段、１
０８・・・分岐先アドレス計算平成 １１９・・・先行分岐制御手段、 ２００・・・戻り先アドレス格納手段、２０４・・・比
較ａ ２０７・・・加算ａ代理人の氏名 弁理士 小鍜
治 明 ほか２名扇 ２ 図 第 ４ 図 第５図 （ａ＞ Ｏ ＭＰ （ｂ）（Ｃ） Ｂｆ ８１Ｂ２
＃２〆一 禮
部の構成を示すブロック＠ ′ｓ２図は本発明の一実施
例における分岐制御装置の実行部の構成を示すブロック
医 第３図は本発明の分岐制御装置が扱う可変語長命令
体系の命令コード構成医 第４図は本発明の実施例にお
ける命令検出手段が検出する命令コード構成は 第５図
は動作説明において、実行する命令列の並びを定義した
命令フロー医 第６図は条件分岐命令実行時における命
令レジスタの状態説明医 第７図はサブルーチンコール
命令及びサブルーチンリターン命令実行時の命令レジス
タの状態説明に 第８図は条件分岐命令の条件が成立し
て分岐した場合のパイプラインフローは 第９図は条件
分岐命令の条件が不成立で分岐しなかった場合のパイプ
ラインフロー図 第１０図は条件分岐命令の検出が１
サイクル遅れた場合のパイプラインフロー図 第１１図
は条件分岐命令の検出が２サイクル遅れた場合のパイプ
ラインフロー図 第１２図はサブルーチンコール命令を
実行する場合のパイプラインフロー図 第１３図はサブ
ルーチンコール命令の検出が１サイクル遅れた場合のパ
イプラインフロー医第１４図はサブルーチンリターン命
令実行時に戻り先アドレス格納手段の戻り先アドレスが
正しかった場合のパイプラインフロー図 第１５図はサ
ブルーチンリターン命令実行時に戻り先アドレス格納手
段の戻り先アドレスが正しくなかった場合のパイプライ
ンフロー図であム １００・・・命令供給手段、 １０３川命令レジス久１
０４・・・命令解読器 １０５・・・命令検出手段、１
０８・・・分岐先アドレス計算平成 １１９・・・先行分岐制御手段、 ２００・・・戻り先アドレス格納手段、２０４・・・比
較ａ ２０７・・・加算ａ代理人の氏名 弁理士 小鍜
治 明 ほか２名扇 ２ 図 第 ４ 図 第５図 （ａ＞ Ｏ ＭＰ （ｂ）（Ｃ） Ｂｆ ８１Ｂ２
＃２〆一 禮
Claims (2)
- （１）実行に先だって命令をフェッチする命令供給手段
と、前記命令供給手段が出力する複数の命令コードを保
持する命令レジスタと、前記命令レジスタの先頭に格納
された命令コードを解読する命令解読器と、前記先頭に
格納された命令コードに後続する命令コードの中に、特
定の比較命令と特定の分岐命令が存在することを検出す
る命令検出手段と、前記命令レジスタに格納された命令
コードから分岐先アドレスを計算する分岐先アドレス計
算手段と、前記解読器が解読した命令の命令長と前記命
令検出手段の検出結果を入力し、命令レジスタへ次命令
を格納制御する先行分岐制御手段を備え、命令解読中に
該命令に後続する命令列中から連続する比較命令と条件
分岐命令の組みを検出し、比較命令を解読中に分岐先命
令をフェッチすることを特徴とする分岐制御装置。 - （２）実行に先だって命令をフェッチする命令供給手段
と、前記命令供給手段が出力する複数の命令コードを保
持する命令レジスタと、前記命令レジスタの先頭に格納
された命令コードを解読する命令解読器と、前記先頭に
格納された命令コードに後続する命令コードの中に、特
定の比較命令と特定の分岐命令が存在することを検出す
る命令検出手段と、前記解読器が解読した命令の命令長
と前記命令検出手段の検出結果を入力し、命令レジスタ
へ次命令を格納制御する先行分岐制御手段と、サブルー
チンの戻り先アドレスを格納する戻り先アドレス格納手
段と、スタックポインタを更新する加算器と、前記戻り
先アドレス格納手段が出力する戻り先アドレスとスタッ
クから読みだした戻り先アドレスとを比較する比較器を
備え、命令解読中に、該命令に後続する命令列中からサ
ブルーチンコール命令又はサブルーチンリターン命令を
検出し、次命令のサブルーチンコール命令又はサブルー
チンリターン命令を解読中にコール先命令又は戻り先命
令をフェッチすることを特徴とする分岐制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293838A JP2591325B2 (ja) | 1990-10-30 | 1990-10-30 | 分岐制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293838A JP2591325B2 (ja) | 1990-10-30 | 1990-10-30 | 分岐制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167026A true JPH04167026A (ja) | 1992-06-15 |
| JP2591325B2 JP2591325B2 (ja) | 1997-03-19 |
Family
ID=17799811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293838A Expired - Fee Related JP2591325B2 (ja) | 1990-10-30 | 1990-10-30 | 分岐制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591325B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6334184B1 (en) | 1998-03-24 | 2001-12-25 | International Business Machines Corporation | Processor and method of fetching an instruction that select one of a plurality of decoded fetch addresses generated in parallel to form a memory request |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195736A (ja) * | 1987-02-10 | 1988-08-12 | Hitachi Ltd | パイプライン制御のための分岐命令処理装置 |
-
1990
- 1990-10-30 JP JP2293838A patent/JP2591325B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63195736A (ja) * | 1987-02-10 | 1988-08-12 | Hitachi Ltd | パイプライン制御のための分岐命令処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6334184B1 (en) | 1998-03-24 | 2001-12-25 | International Business Machines Corporation | Processor and method of fetching an instruction that select one of a plurality of decoded fetch addresses generated in parallel to form a memory request |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591325B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394530A (en) | Arrangement for predicting a branch target address in the second iteration of a short loop | |
| US5381531A (en) | Data processor for selective simultaneous execution of a delay slot instruction and a second subsequent instruction the pair following a conditional branch instruction | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| KR930003124B1 (ko) | 파이프라인방식의 분기명령제어장치 | |
| JPH06266556A (ja) | データ処理装置 | |
| US6044455A (en) | Central processing unit adapted for pipeline process | |
| JPH04167026A (ja) | 分岐制御装置 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| JPH0793151A (ja) | 命令供給装置 | |
| JP2843844B2 (ja) | 並列演算処理装置 | |
| JP2597744B2 (ja) | 分岐制御方法 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH0991139A (ja) | 情報処理装置 | |
| JPH0774992B2 (ja) | データ処理装置 | |
| JPS63195736A (ja) | パイプライン制御のための分岐命令処理装置 | |
| JPS6235694B2 (ja) | ||
| JPH10260834A (ja) | ロードアドレス予測装置および並列処理装置およびそのロードアドレス予測方法 | |
| JPH01239638A (ja) | 分岐予測を行う情報処理装置 | |
| JPS6336336A (ja) | 情報処理装置 | |
| JPH02121034A (ja) | 分岐制御装置 | |
| JPH04317130A (ja) | 分岐命令処理装置 | |
| JPH04205625A (ja) | 並列処理計算機 | |
| JPH07262007A (ja) | 情報処理装置 | |
| JPH027128A (ja) | 情報処理装置 | |
| JPH02206836A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |