JPH0416494Y2 - - Google Patents
Info
- Publication number
- JPH0416494Y2 JPH0416494Y2 JP1985179455U JP17945585U JPH0416494Y2 JP H0416494 Y2 JPH0416494 Y2 JP H0416494Y2 JP 1985179455 U JP1985179455 U JP 1985179455U JP 17945585 U JP17945585 U JP 17945585U JP H0416494 Y2 JPH0416494 Y2 JP H0416494Y2
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- voltage
- terminal
- capacitance diode
- resonant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 15
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、テレビジヨンチユーナ等の高周波信
号を増幅するための高周波増幅回路に関するもの
である。
号を増幅するための高周波増幅回路に関するもの
である。
(従来の技術)
従来の高周波増幅回路の回路図を第2図に示
す。第2図において、入力端子1は、コイル5を
介して電界効果トランジスタ13の第1ゲートG
1に接続され、またコイル2とコンデンサ4を直
列に介して接地されている。このコイル2とコン
デンサ4の接続点は抵抗3を介して接地されると
ともに、抵抗12を介して電源端子26に接続さ
れている。また、第1ゲートG1はコンデンサ1
0と可変容量ダイオード11を直列に介して接地
され、このコンデンサ10と可変容量ダイオード
11の接続点は交流阻止用抵抗9を介してチユー
ニング端子25に接続されている。電界効果トラ
ンジスタ13の第2ゲートG2は保護抵抗8を介
してAGC端子7に接続されている。電界効果ト
ランジスタ13のソースSはバイパスコンデンサ
14と抵抗15を並列に介して接地されるととも
に、抵抗17を介して電源端子26に接続されて
いる。電界効果トランジスタ13のドレインDは
コンデンサ19と可変容量ダイオード20を直列
に介して接地され、このコンデンサ19と可変容
量ダイオード20の接続点は交流阻止用抵抗18
を介してチユーニング端子25に接続されてい
る。また、ドレインDはコンデンサ22を介して
出力端子24に接続されるとともに、コイル21
とコンデンサ23を直列に介して接地されてい
る。このコイル21とコンデンサ23の接続点は
電源端子26に接続されている。
す。第2図において、入力端子1は、コイル5を
介して電界効果トランジスタ13の第1ゲートG
1に接続され、またコイル2とコンデンサ4を直
列に介して接地されている。このコイル2とコン
デンサ4の接続点は抵抗3を介して接地されると
ともに、抵抗12を介して電源端子26に接続さ
れている。また、第1ゲートG1はコンデンサ1
0と可変容量ダイオード11を直列に介して接地
され、このコンデンサ10と可変容量ダイオード
11の接続点は交流阻止用抵抗9を介してチユー
ニング端子25に接続されている。電界効果トラ
ンジスタ13の第2ゲートG2は保護抵抗8を介
してAGC端子7に接続されている。電界効果ト
ランジスタ13のソースSはバイパスコンデンサ
14と抵抗15を並列に介して接地されるととも
に、抵抗17を介して電源端子26に接続されて
いる。電界効果トランジスタ13のドレインDは
コンデンサ19と可変容量ダイオード20を直列
に介して接地され、このコンデンサ19と可変容
量ダイオード20の接続点は交流阻止用抵抗18
を介してチユーニング端子25に接続されてい
る。また、ドレインDはコンデンサ22を介して
出力端子24に接続されるとともに、コイル21
とコンデンサ23を直列に介して接地されてい
る。このコイル21とコンデンサ23の接続点は
電源端子26に接続されている。
ここで、電源端子26より抵抗3,12,1
5,17およびコイル2,5,21を介して電界
効果トランジスタ13に適宜なバイアス電圧と電
源電圧が供給されている。また、コンデンサ4,
10とコイル2,5および可変容量ダイオード1
1により信号入力側の共振回路が構成され、コン
デンサ19,23とコイル21および可変容量ダ
イオード20により信号出力側の共振回路が構成
されている。
5,17およびコイル2,5,21を介して電界
効果トランジスタ13に適宜なバイアス電圧と電
源電圧が供給されている。また、コンデンサ4,
10とコイル2,5および可変容量ダイオード1
1により信号入力側の共振回路が構成され、コン
デンサ19,23とコイル21および可変容量ダ
イオード20により信号出力側の共振回路が構成
されている。
かかる構成において、入力信号の強弱に応じた
AGC電圧が検波回路等からAGC端子7に与えら
れ、電界効果トランジスタ13の増幅度が制御さ
れて、出力端子24に増幅出力される信号が一定
の強さとなるように動作させている。また、チユ
ーニング端子25に与えられるチユーニング電圧
により可変容量ダイオード11,20の容量値が
調整されて、信号入力側および信号出力側の共振
回路の共振周波数を変化させている。
AGC電圧が検波回路等からAGC端子7に与えら
れ、電界効果トランジスタ13の増幅度が制御さ
れて、出力端子24に増幅出力される信号が一定
の強さとなるように動作させている。また、チユ
ーニング端子25に与えられるチユーニング電圧
により可変容量ダイオード11,20の容量値が
調整されて、信号入力側および信号出力側の共振
回路の共振周波数を変化させている。
(考案が解決しようとする問題点)
とろこで、一般に半導体は両端に加わる電圧が
低くなると、その端子間容量は増加し、逆に端子
間に加わる逆バイアス電圧が高くなると、その端
子間容量は減少する性質を備えている。そこで、
AGC端子7に加わるAGC電圧が低下すると、電
界効果トランジスタ13の増幅度は減少し、ドレ
イン電流は減少してドレインDとソースS間の電
圧が高くなり、ドレインDとソースS間の端子間
容量が減少する。そして、このドレインDとソー
スS間の端子間容量は、可変容量ダイオード20
と並列に介装されているので、信号出力側の共振
回路の共振周波数が高い方にずれる。また同様
に、AGC電圧が低下すると、第1ゲートG1と
ソースS間の電圧が高くなり、第1ゲートG1と
ソースS間の端子間容量が減少する。そして、こ
の第1ゲートG1とソースS間の端子間容量は、
可変容量ダイオード11と並列に介装されている
ので、信号入力側の共振回路の共振周波数が高い
方にずれる。これと逆に、AGC電圧が上昇する
と、信号入力側および信号出力側の共振回路の共
振周波数がいずれも低い方にずれる。
低くなると、その端子間容量は増加し、逆に端子
間に加わる逆バイアス電圧が高くなると、その端
子間容量は減少する性質を備えている。そこで、
AGC端子7に加わるAGC電圧が低下すると、電
界効果トランジスタ13の増幅度は減少し、ドレ
イン電流は減少してドレインDとソースS間の電
圧が高くなり、ドレインDとソースS間の端子間
容量が減少する。そして、このドレインDとソー
スS間の端子間容量は、可変容量ダイオード20
と並列に介装されているので、信号出力側の共振
回路の共振周波数が高い方にずれる。また同様
に、AGC電圧が低下すると、第1ゲートG1と
ソースS間の電圧が高くなり、第1ゲートG1と
ソースS間の端子間容量が減少する。そして、こ
の第1ゲートG1とソースS間の端子間容量は、
可変容量ダイオード11と並列に介装されている
ので、信号入力側の共振回路の共振周波数が高い
方にずれる。これと逆に、AGC電圧が上昇する
と、信号入力側および信号出力側の共振回路の共
振周波数がいずれも低い方にずれる。
したがつて、入力信号の強弱によつて増幅出力
される周波数がずれるという問題点がある。この
ようにしてずれた周波数の信号がテレビジヨンチ
ユーナに入力されると、テレビジヨン受像機は、
画像が乱れたり色が消える等の不具合を生じ易
い。
される周波数がずれるという問題点がある。この
ようにしてずれた周波数の信号がテレビジヨンチ
ユーナに入力されると、テレビジヨン受像機は、
画像が乱れたり色が消える等の不具合を生じ易
い。
本考案の目的は、上記した従来の高周波増幅回
路の問題点を解決すべくなされたもので、AGC
電圧が変化しても共振回路の共振周波数がずれな
いようにした高周波増幅回路を提供することにあ
る。
路の問題点を解決すべくなされたもので、AGC
電圧が変化しても共振回路の共振周波数がずれな
いようにした高周波増幅回路を提供することにあ
る。
(問題を解決するための手段)
かかる目的を達成するために、本考案に係る高
周波増幅回路は、AGC電圧によつて増幅度が制
御される電界効果トランジスタの信号入力側およ
び信号出力側の少なくとも一方に可変容量ダイオ
ードを含む共振回路を設け、前記可変容量ダイオ
ードに前記共振回路の共振周波数を制御するチユ
ーニング電圧を加える高周波増幅回路において、
前記チユーニング電圧に前記AGC電圧を重畳し
て前記可変容量ダイオードのカソードに加えるよ
うに構成されている。
周波増幅回路は、AGC電圧によつて増幅度が制
御される電界効果トランジスタの信号入力側およ
び信号出力側の少なくとも一方に可変容量ダイオ
ードを含む共振回路を設け、前記可変容量ダイオ
ードに前記共振回路の共振周波数を制御するチユ
ーニング電圧を加える高周波増幅回路において、
前記チユーニング電圧に前記AGC電圧を重畳し
て前記可変容量ダイオードのカソードに加えるよ
うに構成されている。
(作用)
チユーニング電圧にAGC電圧を重畳して可変
容量ダイオードのカソードに加えるようにしたの
で、AGC電圧が変化して電界効果トランジスタ
のドレインDとソースS間の端子間容量および第
1ゲートG1とソースS間等の端子間容量が変化
しても、可変容量ダイオードの容量も変化して打
ち消し合い、共振回路の共振周波数がずれること
がない。したがつて、高周波増幅回路で増幅出力
される信号の周波数が、AGC電圧の変化でずれ
ることがない。
容量ダイオードのカソードに加えるようにしたの
で、AGC電圧が変化して電界効果トランジスタ
のドレインDとソースS間の端子間容量および第
1ゲートG1とソースS間等の端子間容量が変化
しても、可変容量ダイオードの容量も変化して打
ち消し合い、共振回路の共振周波数がずれること
がない。したがつて、高周波増幅回路で増幅出力
される信号の周波数が、AGC電圧の変化でずれ
ることがない。
(実施例の説明)
以下、本考案の実施例を第1図を参照して説明
する。第1図は、本考案の高周波増幅回路の一実
施例の回路図である。第1図において、第2図
と、同一回路素子には同一符号を付して重複した
説明を省略する。
する。第1図は、本考案の高周波増幅回路の一実
施例の回路図である。第1図において、第2図
と、同一回路素子には同一符号を付して重複した
説明を省略する。
第1図において、第2図と相違するところは、
AGC端子7を抵抗6を介してコンデンサ10と
可変容量ダイオード11のカソードとの接続点に
接続するとともに、抵抗16を介してコンデンサ
19と可変容量ダイオード20のカソードとの接
続点に接続したことにある。
AGC端子7を抵抗6を介してコンデンサ10と
可変容量ダイオード11のカソードとの接続点に
接続するとともに、抵抗16を介してコンデンサ
19と可変容量ダイオード20のカソードとの接
続点に接続したことにある。
ここで、チユーニング端子25に与えられるチ
ユーニング電圧をE1、AGC端子7に与えられ
るAGC電圧をE2、抵抗9,18の抵抗値をR
1、抵抗6,16の抵抗値をR2とすれば、可変
容量ダイオード11,20のアノードとカソード
の間に加わる電圧EVDは次式で表わされる。
ユーニング電圧をE1、AGC端子7に与えられ
るAGC電圧をE2、抵抗9,18の抵抗値をR
1、抵抗6,16の抵抗値をR2とすれば、可変
容量ダイオード11,20のアノードとカソード
の間に加わる電圧EVDは次式で表わされる。
EVD=E1R2/R1+R2+E2R1/R1+R2
そこで、AGC電圧の変化による可変容量ダイオ
ード11,20の容量変化分と、AGC電圧の変
化による電界効果トランジスタ13のドレインD
とソースS間および第1ゲートG1とソースS間
の端子間容量の容量変化分とが、等しく打ち消し
合うように上式の抵抗値R1,R2を設定すれば、
共振回路の共振周波数がずれることがない。
ード11,20の容量変化分と、AGC電圧の変
化による電界効果トランジスタ13のドレインD
とソースS間および第1ゲートG1とソースS間
の端子間容量の容量変化分とが、等しく打ち消し
合うように上式の抵抗値R1,R2を設定すれば、
共振回路の共振周波数がずれることがない。
したがつて、高周波増幅回路で増幅出力される
信号の周波数をチユーニング電圧で決定すること
ができ、AGC電圧が変化しても増幅出力される
信号の周波数がずれることがない。
信号の周波数をチユーニング電圧で決定すること
ができ、AGC電圧が変化しても増幅出力される
信号の周波数がずれることがない。
なお、上記実施例にあつては信号入力側と信号
出力側の双方に可変容量ダイオードを含む共振回
路が設けられているが、少なくとも一方に共振回
路が設けられていれば良い。
出力側の双方に可変容量ダイオードを含む共振回
路が設けられているが、少なくとも一方に共振回
路が設けられていれば良い。
(考案の効果)
以上説明したように本考案の高周波増幅回路に
よれば、チユーニング電圧にAGC電圧を重畳し
て可変容量ダイオードのカソードに加えるように
したので、AGC電圧が変化して電界効果トラン
ジスタのドレインDとソースS間の端子間容量お
よび第1ゲートG1とソースS間等の端子間容量
が変化しても、可変容量ダイオードの容量も変化
して打ち消し合い、共振回路の共振周波数がずれ
ることがない。したがつて、高周波増幅回路で増
幅出力される信号の周波数が、AGC電圧の変化
でずれることがないという優れた効果を奏する。
よれば、チユーニング電圧にAGC電圧を重畳し
て可変容量ダイオードのカソードに加えるように
したので、AGC電圧が変化して電界効果トラン
ジスタのドレインDとソースS間の端子間容量お
よび第1ゲートG1とソースS間等の端子間容量
が変化しても、可変容量ダイオードの容量も変化
して打ち消し合い、共振回路の共振周波数がずれ
ることがない。したがつて、高周波増幅回路で増
幅出力される信号の周波数が、AGC電圧の変化
でずれることがないという優れた効果を奏する。
第1図は、本考案の高周波増幅回路の一実施例
の回路図であり、第2図は、従来の高周波増幅回
路の一例の回路図である。 2,5,21……コイル、4,10,19,2
3……コンデンサ、7……AGC端子、11,2
0……可変容量ダイオード、13……電界効果ト
ランジスタ、25……チユーニング端子。
の回路図であり、第2図は、従来の高周波増幅回
路の一例の回路図である。 2,5,21……コイル、4,10,19,2
3……コンデンサ、7……AGC端子、11,2
0……可変容量ダイオード、13……電界効果ト
ランジスタ、25……チユーニング端子。
Claims (1)
- AGC電圧によつて増幅度が制御される電界効
果トランジスタの信号入力側および信号出力側の
少なくとも一方に可変容量ダイオードを含む共振
回路を設け、前記可変容量ダイオードに前記共振
回路の共振周波数を制御するチユーニング電圧を
加える高周波増幅回路において、前記チユーニン
グ電圧に前記AGC電圧を重畳して前記可変容量
ダイオードのカソードに加えるように構成したこ
とを特徴とする高周波増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985179455U JPH0416494Y2 (ja) | 1985-11-21 | 1985-11-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985179455U JPH0416494Y2 (ja) | 1985-11-21 | 1985-11-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6286719U JPS6286719U (ja) | 1987-06-03 |
JPH0416494Y2 true JPH0416494Y2 (ja) | 1992-04-14 |
Family
ID=31122532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985179455U Expired JPH0416494Y2 (ja) | 1985-11-21 | 1985-11-21 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0416494Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5333353B2 (ja) * | 1973-08-16 | 1978-09-13 | ||
JPS56123113A (en) * | 1980-03-04 | 1981-09-28 | Alps Electric Co Ltd | High frequency amplifying circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5333353U (ja) * | 1976-08-30 | 1978-03-23 | ||
JPS57200918U (ja) * | 1981-06-18 | 1982-12-21 |
-
1985
- 1985-11-21 JP JP1985179455U patent/JPH0416494Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5333353B2 (ja) * | 1973-08-16 | 1978-09-13 | ||
JPS56123113A (en) * | 1980-03-04 | 1981-09-28 | Alps Electric Co Ltd | High frequency amplifying circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6286719U (ja) | 1987-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4306198A (en) | Filter circuit | |
JPH0416494Y2 (ja) | ||
JPH03171908A (ja) | 光受信回路 | |
JPH018034Y2 (ja) | ||
JPH0349482Y2 (ja) | ||
JPH0230912Y2 (ja) | ||
JPH066610Y2 (ja) | 高周波ゲイン制御回路 | |
JPS5974710A (ja) | クォードラチャ検波器 | |
JPH0413858Y2 (ja) | ||
JPH08288747A (ja) | 復調器回路 | |
JPS6016113Y2 (ja) | 可変容量ダイオ−ドを用いた同調装置 | |
JPH0339927Y2 (ja) | ||
JPS5922416A (ja) | 高周波増幅回路 | |
JPS6134768Y2 (ja) | ||
JPS6127211Y2 (ja) | ||
JPH042494Y2 (ja) | ||
JPS6119529Y2 (ja) | ||
JPS60177706A (ja) | 発振回路 | |
JPH0633720Y2 (ja) | 信号伝送線路装置 | |
JPS5844676Y2 (ja) | テレビジョン受信機用電子チュ−ナの入力回路 | |
JPS5936072Y2 (ja) | 入力フイルタ切換え回路 | |
JPH0533059Y2 (ja) | ||
JPS6334360Y2 (ja) | ||
JPH0246128Y2 (ja) | ||
JP2855998B2 (ja) | 絶縁ゲート型電界効果トランジスタの直線性補償回路 |