JPH04164341A - 半導体集積回路の実装方法 - Google Patents
半導体集積回路の実装方法Info
- Publication number
- JPH04164341A JPH04164341A JP29159590A JP29159590A JPH04164341A JP H04164341 A JPH04164341 A JP H04164341A JP 29159590 A JP29159590 A JP 29159590A JP 29159590 A JP29159590 A JP 29159590A JP H04164341 A JPH04164341 A JP H04164341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- film
- mounting
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 241000234435 Lilium Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の実装方法に関し、特にフィ
ルムを用いたフリップチップ方式による半導体集積回路
の実装方法に関する。
ルムを用いたフリップチップ方式による半導体集積回路
の実装方法に関する。
従来のフリップチップ方式による半導体集積回路の実装
方法は、回路を形成した基板上に、半田めっきにより、
半導体チップの電極に合せて形成された半田ランド上に
半導体チップの電極を合せて半田を溶かし、基板上のラ
ンドに接続する方法と、回路を形成した基板上の半田ラ
ンドに半田ベーストを印刷し、半田ペーストを溶がして
半導体チップと接続する方法とがある。
方法は、回路を形成した基板上に、半田めっきにより、
半導体チップの電極に合せて形成された半田ランド上に
半導体チップの電極を合せて半田を溶かし、基板上のラ
ンドに接続する方法と、回路を形成した基板上の半田ラ
ンドに半田ベーストを印刷し、半田ペーストを溶がして
半導体チップと接続する方法とがある。
従来のフリップチップ方式による半導体チップの実装方
法においては、半導体チップの電極の形状及びピッチに
合せて実装する基板上に半導体チップ接続用のランドを
形成する必要がある。
法においては、半導体チップの電極の形状及びピッチに
合せて実装する基板上に半導体チップ接続用のランドを
形成する必要がある。
半導体チップの電極数が多くなり電極間の間隔が狭くな
ると、それに合せて基板上にランドの形成を行うには、
微細加工の可能な基板が必要になるので基板の種類が制
約されるという問題点があった。
ると、それに合せて基板上にランドの形成を行うには、
微細加工の可能な基板が必要になるので基板の種類が制
約されるという問題点があった。
また、基板上の半導体チップ接続用ランドがらの引き出
し線が増大するとともに、基板上の実装面積も増大し、
高密度の実装が困難になって来るという問題点があった
。
し線が増大するとともに、基板上の実装面積も増大し、
高密度の実装が困難になって来るという問題点があった
。
さらに、半導体チップ及び半導体チップを実装する基板
の熱膨張係数の違いから、半導体チップと基板の接続部
分の劣化により断線が生ずるという問題点もあった。
の熱膨張係数の違いから、半導体チップと基板の接続部
分の劣化により断線が生ずるという問題点もあった。
本発明の目的は、基板の種類の制約がなく、高密度の実
装が可能で、半導体チップと基板の接続部分の劣化のな
い半導体集積回路の実装方法を提供することにある。
装が可能で、半導体チップと基板の接続部分の劣化のな
い半導体集積回路の実装方法を提供することにある。
本発明は、基板導体回路と接続用ランドを形成した基板
上に半導体チップを搭載する半導体集積回路の実装方法
において、半導体チップ電極と前記接続用ランドに接続
する電極と、該電極のそれぞれに接続する回路形成用導
体とを有する半導体チップ実装用フィルムを介して前記
基板上に前記半導体チップが搭載されている。
上に半導体チップを搭載する半導体集積回路の実装方法
において、半導体チップ電極と前記接続用ランドに接続
する電極と、該電極のそれぞれに接続する回路形成用導
体とを有する半導体チップ実装用フィルムを介して前記
基板上に前記半導体チップが搭載されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例による半導体集積回路に
用いる半導体チップ実装用フィルムの分解斜視図、第２
図は第１図の半導体チップ実装用フィルムを用いた第１
の実施例を説明する分解斜視図である。
用いる半導体チップ実装用フィルムの分解斜視図、第２
図は第１図の半導体チップ実装用フィルムを用いた第１
の実施例を説明する分解斜視図である。
第１の実施例は、まず、第１図に示す様に、電極及び回
路形成用導体１０４を上部フィルム゛ １０１と下部フ
ィルム１０５で挟んで半導体チップ実装用フィルム１１
０を形成する。
路形成用導体１０４を上部フィルム゛ １０１と下部フ
ィルム１０５で挟んで半導体チップ実装用フィルム１１
０を形成する。
次に、第２図に示す様に、基板（部分拡大）１１１上の
半導体チップ実装用フィルム目金せ１１２と半導体チッ
プ実装用フィルム１１０の基板百合せマーク１０３によ
り位置合せを行い、基板１１１上に半導体チップ実装用
フィルム１１０１・） を搭載する。
半導体チップ実装用フィルム目金せ１１２と半導体チッ
プ実装用フィルム１１０の基板百合せマーク１０３によ
り位置合せを行い、基板１１１上に半導体チップ実装用
フィルム１１０１・） を搭載する。
次に、半導体チップ１０８の端面を半導体チップ百合せ
マーク１０７に合わせて半導体チップ１０８を半導体チ
ップ実装用フィルム１１０上に搭載する。
マーク１０７に合わせて半導体チップ１０８を半導体チ
ップ実装用フィルム１１０上に搭載する。
実装方法は、半導体チップ実装用フィルム１１０の半導
体チップ接続用電極窓１０２及び基板接続用電極窓１０
６にあらかじめ半田を付着させ半田バンプを形成してお
き、半一体チップ１０８と半導体チップ実装用フィルム
１１０と基板１１１を位置合せした後、半田の溶融する
温度に加熱して半導体チップ１０８を半導体チップ実装
用フィルム１１０に、また、半導体チップ実装用フィル
ム１１０を基板１１１に、同時に接続する。接続用ラン
ド１１４は、位置合せにより基板接続用電極窓１０６と
合致する。
体チップ接続用電極窓１０２及び基板接続用電極窓１０
６にあらかじめ半田を付着させ半田バンプを形成してお
き、半一体チップ１０８と半導体チップ実装用フィルム
１１０と基板１１１を位置合せした後、半田の溶融する
温度に加熱して半導体チップ１０８を半導体チップ実装
用フィルム１１０に、また、半導体チップ実装用フィル
ム１１０を基板１１１に、同時に接続する。接続用ラン
ド１１４は、位置合せにより基板接続用電極窓１０６と
合致する。
第３図は本発明の第２の実施例による半導体集積回路に
用いる半導体チップ実装用フィルムの分解斜視図、第４
図は第３図の半導体チップ実装用フィルムを用いた第２
の実施例を説明する分解斜視図である。
用いる半導体チップ実装用フィルムの分解斜視図、第４
図は第３図の半導体チップ実装用フィルムを用いた第２
の実施例を説明する分解斜視図である。
第２の実施例は、まず、第３図に示すように、上部フィ
ルム２０１と絶縁用フィルム２０６の間に電極及び回路
形成用導体２０５を挟み、接続用穴２０７で電極及び回
路形成用導体２０８と接続し、さらに、下部フィルム２
０９を加えて多層構造とする。さらに、絶縁用フィルム
２０６．電極及び回路形成用導体２０８を増すことによ
り、３層、４層の多層構造とすることも可能である。ま
た、電極及び回路形成導体２０５．２０８を任意に設定
することにより、基板導体回路２１６を自由に設定出来
る様になっている。半導体チップ方向合せマーク２０４
は、半導体チップ２１２の方向を指定している。
ルム２０１と絶縁用フィルム２０６の間に電極及び回路
形成用導体２０５を挟み、接続用穴２０７で電極及び回
路形成用導体２０８と接続し、さらに、下部フィルム２
０９を加えて多層構造とする。さらに、絶縁用フィルム
２０６．電極及び回路形成用導体２０８を増すことによ
り、３層、４層の多層構造とすることも可能である。ま
た、電極及び回路形成導体２０５．２０８を任意に設定
することにより、基板導体回路２１６を自由に設定出来
る様になっている。半導体チップ方向合せマーク２０４
は、半導体チップ２１２の方向を指定している。
次に、第４図に示す様に、第１の実施例と同様、基板２
１５上の目合せマーク２１８と半導体チップ実装用フィ
ルム２１４の基板百合せマーク２１０により位Ｗ金せを
行い、基板２１５上に半導体チップ実装用フィルム２１
４を搭載する。
１５上の目合せマーク２１８と半導体チップ実装用フィ
ルム２１４の基板百合せマーク２１０により位Ｗ金せを
行い、基板２１５上に半導体チップ実装用フィルム２１
４を搭載する。
次に、半導体チップ２１２の端面を半導体チップ百合せ
マーク２０２に合わせて半導体チップ実装用フンルム２
１４上に半導体チップ２１２を搭載する。
マーク２０２に合わせて半導体チップ実装用フンルム２
１４上に半導体チップ２１２を搭載する。
実装方法は、半導体チップ実装用フィルム１１４の半導
体チップ接続用電極窓２０３及び基板接続用電極窓２１
１にあらかしめ半田を付着させ半田バンブを形成してお
き、半導体チップ２１２と半導体チップ実装用フィルム
２１４と基板２１５を位置合せした後、半田の溶融する
温度に加熱して半導体チップ２１２を半導体チップ実装
用フィルム２１４に、また、半導体チップ実装用フィル
ム２１４を基板２１５に、同時に接続する。接続用ラン
ド２１７は、位置合せにより基板接続用電極窓２１１と
合致する。
体チップ接続用電極窓２０３及び基板接続用電極窓２１
１にあらかしめ半田を付着させ半田バンブを形成してお
き、半導体チップ２１２と半導体チップ実装用フィルム
２１４と基板２１５を位置合せした後、半田の溶融する
温度に加熱して半導体チップ２１２を半導体チップ実装
用フィルム２１４に、また、半導体チップ実装用フィル
ム２１４を基板２１５に、同時に接続する。接続用ラン
ド２１７は、位置合せにより基板接続用電極窓２１１と
合致する。
以上説明したように本発明は、半導体チップ実装用フィ
ルムを半導体チップと基板の間に実装することにより、
半導体チップの電極の間隔が狭くなっても半導体チップ
実装用フィルムの加工可能範囲であれば、半導体チップ
実装用フィルム内で基板接続位置を調整出来るので、基
板上の導体中及び形状に合せて半導体チップを実装する
ことが可能となり、基板の導体回路形成がやりやすくな
るという効果がある。
ルムを半導体チップと基板の間に実装することにより、
半導体チップの電極の間隔が狭くなっても半導体チップ
実装用フィルムの加工可能範囲であれば、半導体チップ
実装用フィルム内で基板接続位置を調整出来るので、基
板上の導体中及び形状に合せて半導体チップを実装する
ことが可能となり、基板の導体回路形成がやりやすくな
るという効果がある。
又、半導体チ・ツブ実装用フィルム自体に導体回路形成
が出来るのて、基板の実装密度が向上するという効果を
有する。
が出来るのて、基板の実装密度が向上するという効果を
有する。
さらに、半導体チップ実装用フィルムは、素材のもつ性
質から基板と半導体チ・ツブの熱膨張係数の違いによる
伸縮差を吸収し、接続部分の劣化を防ぐという効果も有
する。
質から基板と半導体チ・ツブの熱膨張係数の違いによる
伸縮差を吸収し、接続部分の劣化を防ぐという効果も有
する。
第１図は本発明の第１の実施例による半導体集積回路に
用いる半導体チップ実装用フィルムの分解斜視図、第２
図は第１図の半導体チップ実装用フィルムを用いた第１
の実施例を説明する分解斜視図、第３図は本発明の第２
の実施例による半導体集積回路に用いる半導体チップ実
装用フィルムの分解斜視図、第４図は第３図の半導体チ
ップ実装用フィルムを用いた第１の実施例を説明する分
解斜視図である。 １０１．２０１・・・上部フィルム、１０２，２０３・
・・半導体チップ接続用電極窓、１０３，２１０・・・
基板百合せマーク、１０４，２０５．２０８・・電極及
び回路形成用導体、１０５，２０９・・・下部フィルム
、１０６．２１１・・・基板接続用電極窓、１０７．２
０２・・・半導体チップ目金せマーク、１０８．２１２
・・・半導体チップ、１０９，２１３・・・半導体チッ
プ電極、１１０，１１４・・・半導体チップ実装用フィ
ルム、１１１，２１５・・・基板（部分拡大）、１１２
・・・半導体チップ実装用フィルム目金せ、１１３，２
１６・・・基板導体回路、１１４゜２１７・・・接続用
ランド、２０４・・・半導体チップ方向合せマーク、２
０６・・・絶縁用フィルム、２０７・・・接続用穴、２
１８・・・目合せマーク。
用いる半導体チップ実装用フィルムの分解斜視図、第２
図は第１図の半導体チップ実装用フィルムを用いた第１
の実施例を説明する分解斜視図、第３図は本発明の第２
の実施例による半導体集積回路に用いる半導体チップ実
装用フィルムの分解斜視図、第４図は第３図の半導体チ
ップ実装用フィルムを用いた第１の実施例を説明する分
解斜視図である。 １０１．２０１・・・上部フィルム、１０２，２０３・
・・半導体チップ接続用電極窓、１０３，２１０・・・
基板百合せマーク、１０４，２０５．２０８・・電極及
び回路形成用導体、１０５，２０９・・・下部フィルム
、１０６．２１１・・・基板接続用電極窓、１０７．２
０２・・・半導体チップ目金せマーク、１０８．２１２
・・・半導体チップ、１０９，２１３・・・半導体チッ
プ電極、１１０，１１４・・・半導体チップ実装用フィ
ルム、１１１，２１５・・・基板（部分拡大）、１１２
・・・半導体チップ実装用フィルム目金せ、１１３，２
１６・・・基板導体回路、１１４゜２１７・・・接続用
ランド、２０４・・・半導体チップ方向合せマーク、２
０６・・・絶縁用フィルム、２０７・・・接続用穴、２
１８・・・目合せマーク。
Claims (1)
- 基板導体回路と接続用ランドを形成した基板上に半導
体チップを搭載する半導体集積回路の実装方法において
、半導体チップ電極と前記接続用ランドに接続する電極
と、該電極のそれぞれに接続する回路形成用導体とを有
する半導体チップ実装用フィルムを介して前記基板上に
前記半導体チップを搭載することを特徴とする半導体集
積回路の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291595A JP2826375B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291595A JP2826375B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04164341A true JPH04164341A (ja) | 1992-06-10 |
| JP2826375B2 JP2826375B2 (ja) | 1998-11-18 |
Family
ID=17770977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291595A Expired - Lifetime JP2826375B2 (ja) | 1990-10-29 | 1990-10-29 | 半導体集積回路の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826375B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155633A (ja) * | 1987-12-14 | 1989-06-19 | Hitachi Ltd | 半導体装置 |
| JPH0254946A (ja) * | 1988-08-20 | 1990-02-23 | Fujitsu Ltd | 半導体チップの実装方法 |
-
1990
- 1990-10-29 JP JP2291595A patent/JP2826375B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155633A (ja) * | 1987-12-14 | 1989-06-19 | Hitachi Ltd | 半導体装置 |
| JPH0254946A (ja) * | 1988-08-20 | 1990-02-23 | Fujitsu Ltd | 半導体チップの実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2826375B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JPH0348435A (ja) | フリップチップ素子の実装構造 | |
| JPH04164341A (ja) | 半導体集積回路の実装方法 | |
| JP3235586B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPS62279645A (ja) | はんだ接続方法 | |
| JPH10313167A (ja) | 配線基板 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH10173301A (ja) | 回路基板、配線基板及び回路基板の製造方法 | |
| JPS6059743B2 (ja) | 半導体集積回路装置 | |
| JPS5828383Y2 (ja) | 印刷配線板 | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JP2624374B2 (ja) | 半導体装置 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JPH02231737A (ja) | 電極の接続方法 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 |