JPH04158420A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04158420A JPH04158420A JP28485490A JP28485490A JPH04158420A JP H04158420 A JPH04158420 A JP H04158420A JP 28485490 A JP28485490 A JP 28485490A JP 28485490 A JP28485490 A JP 28485490A JP H04158420 A JPH04158420 A JP H04158420A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- oscillator
- microcomputer
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 40
- 230000005856 abnormality Effects 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 29
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関スル。
近年、集積回路技術の進歩により、半導体の集積小型化
、低価格化が進められている。これに伴い、マイクロコ
ンピュータもまた集積小型化、低価格化が進められ、多
彩な分野に活用されてきている。その分野は自動車のア
ンチロックブレーキ、エアーバックなどの人命に関わる
範囲、すなわち高信頼性を必要とする分野にも及んでい
る。
、低価格化が進められている。これに伴い、マイクロコ
ンピュータもまた集積小型化、低価格化が進められ、多
彩な分野に活用されてきている。その分野は自動車のア
ンチロックブレーキ、エアーバックなどの人命に関わる
範囲、すなわち高信頼性を必要とする分野にも及んでい
る。
従来、このような分野に使用されているマイクロコンピ
ュータはコスト的な問題から、１個の水晶発振器でマイ
クロコンピュータの内部回路へクロックを供給している
。しかし、それでは水晶発振器に異常をきたした場合、
マイクロコンピュータの内部回路に正常なりロックを供
給しなくなり、電子応用機器自体に影響を与え、人命に
関わる事態を発生しかねない。
ュータはコスト的な問題から、１個の水晶発振器でマイ
クロコンピュータの内部回路へクロックを供給している
。しかし、それでは水晶発振器に異常をきたした場合、
マイクロコンピュータの内部回路に正常なりロックを供
給しなくなり、電子応用機器自体に影響を与え、人命に
関わる事態を発生しかねない。
このため、マイクロフンピユータは、安定なりロックが
得られなくなると、正常な動作ができず、高信頼性を必
要とする応用装置に使用することはできない。また、複
数個のマイクロコンピュータを使用して信頼性を高める
のでは、コストがかかリ、設置面積も大きくなってしま
うという問題がある。
得られなくなると、正常な動作ができず、高信頼性を必
要とする応用装置に使用することはできない。また、複
数個のマイクロコンピュータを使用して信頼性を高める
のでは、コストがかかリ、設置面積も大きくなってしま
うという問題がある。
本発明の目的は、高信頼性が可能なマイクロコンピュー
タを提供することにある。
タを提供することにある。
本発明のマイクロコンピュータは、発振器の発振出力を
動作クロックとするマイクロコンピュータにおいて、第
１の発振器と、第２の発振器と、前記第１の発振器もし
くは第１及び第２の両方の発振器の発振異常を検出する
手段と、前記発振異常検出手段により出力される異常検
出信号により前記発振器の発振出力を選択的に切換える
手段とを有することを特徴とする。
動作クロックとするマイクロコンピュータにおいて、第
１の発振器と、第２の発振器と、前記第１の発振器もし
くは第１及び第２の両方の発振器の発振異常を検出する
手段と、前記発振異常検出手段により出力される異常検
出信号により前記発振器の発振出力を選択的に切換える
手段とを有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明を用いたマイクロコンピュータを示すブ
ロック図である。マイクロコンピュータ１００は発振制
御回路１０１．命令処理を実行するＣＰＵ１０２．タイ
マ等を含む周辺回路１０３を含む。発振制御回路１０１
には、発振を制御する水晶振動子１０５，１０６、が付
加され、マイクロコンピュータ１００の動作を制御する
クロック１０４を出力する。
ロック図である。マイクロコンピュータ１００は発振制
御回路１０１．命令処理を実行するＣＰＵ１０２．タイ
マ等を含む周辺回路１０３を含む。発振制御回路１０１
には、発振を制御する水晶振動子１０５，１０６、が付
加され、マイクロコンピュータ１００の動作を制御する
クロック１０４を出力する。
第２図は本発明の第１の実施例における発振制御回路１
０１の詳細図である。水晶発振回路１２１゜１２２、ク
ロック切換え回路１２０、セット−リセットフリップ／
フロップ（以下、５−ＲＦ／Ｆという）１２３．コンパ
レータ１２４、［分団路１２５を含む。
０１の詳細図である。水晶発振回路１２１゜１２２、ク
ロック切換え回路１２０、セット−リセットフリップ／
フロップ（以下、５−ＲＦ／Ｆという）１２３．コンパ
レータ１２４、［分団路１２５を含む。
水晶発振回路１２１は外部に接続された水晶振動子１０
５の機械的な振動に基づく発振をおこない、また、水晶
発振回路１２２も同様に外部に接続された水晶振動子１
０６の機械的な振動に基づく発振をおこなう。クロック
切換え回路１２０は５−ＲＦ／Ｆｌ ２３の出力１２３
−１が論理値“１″のとき、水晶発振回路１２１の出力
１２１−１を選択し、論理値″θ″のとき、水晶発振器
１２２の出力１２２−１を選択し、クロック１０４とし
て出力する。ＣＰＵ１０２および周辺回路１０３は、こ
のクロック１０４を基準に動作する。
５の機械的な振動に基づく発振をおこない、また、水晶
発振回路１２２も同様に外部に接続された水晶振動子１
０６の機械的な振動に基づく発振をおこなう。クロック
切換え回路１２０は５−ＲＦ／Ｆｌ ２３の出力１２３
−１が論理値“１″のとき、水晶発振回路１２１の出力
１２１−１を選択し、論理値″θ″のとき、水晶発振器
１２２の出力１２２−１を選択し、クロック１０４とし
て出力する。ＣＰＵ１０２および周辺回路１０３は、こ
のクロック１０４を基準に動作する。
積分回路１２５はクロックが正常状況で動作している周
波数では、水晶発振回路の出力１２１−１を積分し、ア
ナログ化した信号１２５−１が、マイクロコンピュータ
に印加されている電源電圧Ｖｄｄのほぼｌ／２近辺に値
をとるようにＣＲの時定数を設定している。しかし、水
晶振動子１０５が異常をきたし、水晶発振回路１２１が
正常な周波数で発振しなくなると、積分回路でアナログ
化された出力１２５−１は水晶発振回路１２１の出力１
２１−１が通常のＣＲの時定数に対応できないため、電
圧範囲はＶｄｄ／２近辺より大きくはずれた値をとるよ
うになる。
波数では、水晶発振回路の出力１２１−１を積分し、ア
ナログ化した信号１２５−１が、マイクロコンピュータ
に印加されている電源電圧Ｖｄｄのほぼｌ／２近辺に値
をとるようにＣＲの時定数を設定している。しかし、水
晶振動子１０５が異常をきたし、水晶発振回路１２１が
正常な周波数で発振しなくなると、積分回路でアナログ
化された出力１２５−１は水晶発振回路１２１の出力１
２１−１が通常のＣＲの時定数に対応できないため、電
圧範囲はＶｄｄ／２近辺より大きくはずれた値をとるよ
うになる。
そこで、この特性を利用し、アナログ化された信号１２
５−１を任意の基準電圧Ｖ ｒ ｅ ｆと比較すること
で、水晶発振回路１２１の出力１２１−１が正常である
か否かを決定づける。基準電圧Ｖｒｅｆには異常を来し
た水晶発振回路１２１の出力１２１−１のアナログ化信
号がＶｄｄ／２より大きくはずれた電圧を示す事から、
例−えばＶｒｅｆ＝Ｖｄｄ／３というような値に設定す
る。５−ＲＩ？／Ｆ １２３はコンパレータ１２４の出
力が論理値″１″でセットされ、コンパレータ１２４の
出力が論理値“θ″でリセットされる。従って、発振回
路が正常動作している場合には、５−ＲＦ／ＦＩ２３は
セットされており、発振回路が異常動作し始めた場合に
はリセットされる。
５−１を任意の基準電圧Ｖ ｒ ｅ ｆと比較すること
で、水晶発振回路１２１の出力１２１−１が正常である
か否かを決定づける。基準電圧Ｖｒｅｆには異常を来し
た水晶発振回路１２１の出力１２１−１のアナログ化信
号がＶｄｄ／２より大きくはずれた電圧を示す事から、
例−えばＶｒｅｆ＝Ｖｄｄ／３というような値に設定す
る。５−ＲＩ？／Ｆ １２３はコンパレータ１２４の出
力が論理値″１″でセットされ、コンパレータ１２４の
出力が論理値“θ″でリセットされる。従って、発振回
路が正常動作している場合には、５−ＲＦ／ＦＩ２３は
セットされており、発振回路が異常動作し始めた場合に
はリセットされる。
以下に、マイクロコンピュータ１００のクロック切換え
動作を説明する。ここで、５−ＲＦ／Ｆ１２３はあらか
じめセットされており、５−ＲＦ／Ｆ １２３の出力１
２３−１は論理値“ｌ”で、クロック１０４として水晶
発振回路１２１の出力１２１−１が供給されているもの
とする。
動作を説明する。ここで、５−ＲＦ／Ｆ１２３はあらか
じめセットされており、５−ＲＦ／Ｆ １２３の出力１
２３−１は論理値“ｌ”で、クロック１０４として水晶
発振回路１２１の出力１２１−１が供給されているもの
とする。
水晶発振回路１２１の出力１２１−１は常に異常を来し
ていないか、積分回路１２５．コンパレータ１２４を通
してチエツクされる。積分回路１２５の出力１２５−１
の電圧値がｖＤＤ／３値以下ならば、コンパレータ１２
４の出力１２４−１が論理値″０″となり、５−ＲＦ／
Ｆ１２３はリセットされ、５−ＲＦ／Ｆ１２３の出力１
２３−１は論理値“０”となり、りａ、り切換え回路１
２０はクロック１０４として、水晶発振回路１２２の出
力１２２−１を選択し、マイクロコンピュータ１００に
供給する。
ていないか、積分回路１２５．コンパレータ１２４を通
してチエツクされる。積分回路１２５の出力１２５−１
の電圧値がｖＤＤ／３値以下ならば、コンパレータ１２
４の出力１２４−１が論理値″０″となり、５−ＲＦ／
Ｆ１２３はリセットされ、５−ＲＦ／Ｆ１２３の出力１
２３−１は論理値“０”となり、りａ、り切換え回路１
２０はクロック１０４として、水晶発振回路１２２の出
力１２２−１を選択し、マイクロコンピュータ１００に
供給する。
次に第３図を用いて本発明の第２の実施例を説明する。
第３図は本発明の第２の実施例における発振制御回路１
０１の詳細図である。水晶発振回路１２１，１２２．５
−ＲＦ／Ｆ１２３、コンパレータ１２４、積分回路１２
５、は第１の実施例と同様である。また、５−ＲＦ／Ｆ
１２７、コンパレータ１２８、積分回路１２９、クロッ
ク切換え回路１３０を含んでいる。本発明は第１の発振
器の発振出力１２１−１・第２の発振器の発振出力１２
２−１の両方に対し正常な発振動作を行なっているかど
うか監視できること、発振器の出力に異常をきたしたと
き、マイクロコンピュータの内部回路に異常なりロック
を供給しない構成となっており、他の動作については、
第一の実施例と同一であるので、異なる部分について説
明を行なう。
０１の詳細図である。水晶発振回路１２１，１２２．５
−ＲＦ／Ｆ１２３、コンパレータ１２４、積分回路１２
５、は第１の実施例と同様である。また、５−ＲＦ／Ｆ
１２７、コンパレータ１２８、積分回路１２９、クロッ
ク切換え回路１３０を含んでいる。本発明は第１の発振
器の発振出力１２１−１・第２の発振器の発振出力１２
２−１の両方に対し正常な発振動作を行なっているかど
うか監視できること、発振器の出力に異常をきたしたと
き、マイクロコンピュータの内部回路に異常なりロック
を供給しない構成となっており、他の動作については、
第一の実施例と同一であるので、異なる部分について説
明を行なう。
まず、第１の実施例とは構成の異なるクロック切換え回
路１３０は、ＡＮＤゲート１３１，１３３゜１３４、Ｏ
Ｒゲート１３２で構成されており、５−ＲＦ／Ｆ １２
３の出力１２３−１とＳ−、ＲＦ’／Ｆ１２７の出力１
２７−１が共に論理値“１″であれば、ＡＮＤゲート１
３１の出力１３１−１は水晶発振回路１２１の出力１２
１−１と同一信号である。従って、ＡＮＤゲート１３４
の出力１３４−１、ＡＮＤゲート１３３の出力１３３−
１は論理値″０″となるため、ＯＲゲート１３２を通じ
て、水晶発振回路１２１の出力１２１−１をクロック１
０４として供給する。
路１３０は、ＡＮＤゲート１３１，１３３゜１３４、Ｏ
Ｒゲート１３２で構成されており、５−ＲＦ／Ｆ １２
３の出力１２３−１とＳ−、ＲＦ’／Ｆ１２７の出力１
２７−１が共に論理値“１″であれば、ＡＮＤゲート１
３１の出力１３１−１は水晶発振回路１２１の出力１２
１−１と同一信号である。従って、ＡＮＤゲート１３４
の出力１３４−１、ＡＮＤゲート１３３の出力１３３−
１は論理値″０″となるため、ＯＲゲート１３２を通じ
て、水晶発振回路１２１の出力１２１−１をクロック１
０４として供給する。
５−ＲＦ／Ｆ１２３の出力１２３−１が論理値″０”、
５−ＲＦ／Ｆ ｌ ２７の出力１２７−１が論理値“
ｌ”であれば、ＡＮＤゲート１３１の出力１３１−１は
論理値″０”、ＡＮＤゲート１３４の出力１３４−１は
論理値″１”となり、ＡＮＤゲート１３３の出力１３３
−１は水晶発振回路１２２の出力１２２−１と同一信号
となり、ＯＲゲート１３２を通じて水晶発振回路１２２
の出力１２２−１をクロック１０４として供給する。
５−ＲＦ／Ｆ ｌ ２７の出力１２７−１が論理値“
ｌ”であれば、ＡＮＤゲート１３１の出力１３１−１は
論理値″０”、ＡＮＤゲート１３４の出力１３４−１は
論理値″１”となり、ＡＮＤゲート１３３の出力１３３
−１は水晶発振回路１２２の出力１２２−１と同一信号
となり、ＯＲゲート１３２を通じて水晶発振回路１２２
の出力１２２−１をクロック１０４として供給する。
また、５−ＲＦ／Ｆ１２３と５−ＲＦ／Ｆ１２７の出力
が共に論理値″′θ″であれば、ＡＮＤゲート１３１の
出力１３１−１．ＡＮＤゲート１３４の出力１３４−１
、ＡＮＤゲート１３３の出力１３３−１は全て論理値″
０”となり、クロック１０４として論理値″０″を供給
する。
が共に論理値″′θ″であれば、ＡＮＤゲート１３１の
出力１３１−１．ＡＮＤゲート１３４の出力１３４−１
、ＡＮＤゲート１３３の出力１３３−１は全て論理値″
０”となり、クロック１０４として論理値″０″を供給
する。
次に動作を説明する。あらかじめ５−ＲＦ／Ｆ１２３°
と５−ＲＦ／Ｆ１２７は共にセットされているものとす
る。第一の発振器１２１に異常をきたし、５−ＲＦ／Ｆ
ｌ ２３がリセットされると、５−ＲＦ／Ｆ１２７はあ
らかじめセットされているので、クロック切換え回路１
３０はクロック１０４として水晶発振回路１２２の出力
１２２−１を供給する。
と５−ＲＦ／Ｆ１２７は共にセットされているものとす
る。第一の発振器１２１に異常をきたし、５−ＲＦ／Ｆ
ｌ ２３がリセットされると、５−ＲＦ／Ｆ１２７はあ
らかじめセットされているので、クロック切換え回路１
３０はクロック１０４として水晶発振回路１２２の出力
１２２−１を供給する。
水晶発振回路１２２の出力１２２−１は常に異常をきた
していないか、第１の実施例と同様に、積分回路１２９
．コンパレータ１２８を通してチエツクされる。積分回
路１２９の出力１２９−１の電圧値がＶｒｅｆ値以下な
らば、コンパレータ１２８の出力１２８−１が論理値″
０″となり、５−ＲＦ／Ｆ１２７はリセットされ、５−
ＲＦ／Ｆ１２７の出力１２７−１は論理値“θ″となり
、クロック切換え回路１３０はクロック１０４として論
理値“０″をマイクロコンピュータ１００に供給し、マ
イクロコンピュータ１００の動作を停止することにより
誤動作を防止する。
していないか、第１の実施例と同様に、積分回路１２９
．コンパレータ１２８を通してチエツクされる。積分回
路１２９の出力１２９−１の電圧値がＶｒｅｆ値以下な
らば、コンパレータ１２８の出力１２８−１が論理値″
０″となり、５−ＲＦ／Ｆ１２７はリセットされ、５−
ＲＦ／Ｆ１２７の出力１２７−１は論理値“θ″となり
、クロック切換え回路１３０はクロック１０４として論
理値“０″をマイクロコンピュータ１００に供給し、マ
イクロコンピュータ１００の動作を停止することにより
誤動作を防止する。
以上述べてきたように、本発明では発振器の発振に異常
をきたす、または発振が停止しても、それらの事態を検
出して、予備の発振器に切換えることにより、正常なり
ロックをマイクロコンピュータの内部回路に供給し続け
る可能性が高められ、高信頼性を求められる分野にも十
分に使用できるマイクロコンピュータが得られる。
をきたす、または発振が停止しても、それらの事態を検
出して、予備の発振器に切換えることにより、正常なり
ロックをマイクロコンピュータの内部回路に供給し続け
る可能性が高められ、高信頼性を求められる分野にも十
分に使用できるマイクロコンピュータが得られる。
第１図は本発明を用いたマイクロコンピュータのブロッ
ク図、第２図は第１図における発振制御回路の第１の実
施例を示す詳細図、第３図は第１図における発振制御回
路の第２の実施例を示す詳細図である。 １００・・・・・・マイクルコンピュータ、１０１・・
・・・・発振制御回路、１０２・・・・・・ＣＰＵ、１
０３・・・・・・周辺回路、１０４・・・・・・クロッ
ク、１０５，１０６・・・・・・水晶振動子、１２０，
１３０・・・・・・クロック切換え回路、１２１，１２
２・・・・・・水晶発振回路、１２３゜１２７・・・・
・・５−ＲＦ／Ｆ、１２４，１２８・・・・・・コンパ
レータ、１２５，１２９・・・・・・積分回路。 代理人 弁理士 内 原 音
ク図、第２図は第１図における発振制御回路の第１の実
施例を示す詳細図、第３図は第１図における発振制御回
路の第２の実施例を示す詳細図である。 １００・・・・・・マイクルコンピュータ、１０１・・
・・・・発振制御回路、１０２・・・・・・ＣＰＵ、１
０３・・・・・・周辺回路、１０４・・・・・・クロッ
ク、１０５，１０６・・・・・・水晶振動子、１２０，
１３０・・・・・・クロック切換え回路、１２１，１２
２・・・・・・水晶発振回路、１２３゜１２７・・・・
・・５−ＲＦ／Ｆ、１２４，１２８・・・・・・コンパ
レータ、１２５，１２９・・・・・・積分回路。 代理人 弁理士 内 原 音
Claims (1)
- 発振器の発振出力を動作クロックとするマイクロコンピ
ュータにおいて、第１の発振器と、第２の発振器と、前
記第１の発振器もしくは第１及び第２の両方の発振器の
発振異常を検出する手段と、前記発振異常検出手段によ
り出力される異常検出信号により前記発振器の発振出力
を選択的に切換える手段とを有することを特徴とするマ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28485490A JPH04158420A (ja) | 1990-10-23 | 1990-10-23 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28485490A JPH04158420A (ja) | 1990-10-23 | 1990-10-23 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158420A true JPH04158420A (ja) | 1992-06-01 |
Family
ID=17683893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28485490A Pending JPH04158420A (ja) | 1990-10-23 | 1990-10-23 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158420A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659769A (ja) * | 1992-06-26 | 1994-03-04 | Internatl Business Mach Corp <Ibm> | ディジタルコンピュータのクロック生成回路および方法 |
| JP2015159536A (ja) * | 2014-02-10 | 2015-09-03 | アナログ・デバイシズ・インコーポレーテッド | 冗長クロック切替 |
| EP3457572B1 (en) * | 2016-05-31 | 2020-03-25 | Huawei Technologies Co., Ltd. | Clock generator circuit and clock signal generation method |
-
1990
- 1990-10-23 JP JP28485490A patent/JPH04158420A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659769A (ja) * | 1992-06-26 | 1994-03-04 | Internatl Business Mach Corp <Ibm> | ディジタルコンピュータのクロック生成回路および方法 |
| JP2015159536A (ja) * | 2014-02-10 | 2015-09-03 | アナログ・デバイシズ・インコーポレーテッド | 冗長クロック切替 |
| US9395745B2 (en) | 2014-02-10 | 2016-07-19 | Analog Devices, Inc. | Redundant clock switchover |
| EP3457572B1 (en) * | 2016-05-31 | 2020-03-25 | Huawei Technologies Co., Ltd. | Clock generator circuit and clock signal generation method |
| US10778234B2 (en) | 2016-05-31 | 2020-09-15 | Huawei Technologies Co., Ltd. | Clock generation circuit and clock signal generation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931748A (en) | Integrated circuit with clock generator | |
| US8364988B2 (en) | Substrate bias switching unit for a low power processor | |
| US7529961B2 (en) | Semiconductor device with clock failure detection circuitry | |
| US4816776A (en) | Integrated circuit configuration and method for monitoring a co-integrated oscillator | |
| JP4541214B2 (ja) | 検出回路及び半導体装置 | |
| US5903748A (en) | Method and apparatus for managing failure of a system clock in a data processing system | |
| KR100231810B1 (ko) | 클럭 신호를 동적으로 발생하는 회로 및 방법 | |
| US20110102092A1 (en) | Semiconductor integrated circuit | |
| US6121849A (en) | Oscillator amplifier with frequency based digital multi-discrete-level gain control and method of operation | |
| US6675301B1 (en) | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method | |
| US7149915B2 (en) | Microcomputer using a shared counter | |
| JPH04158420A (ja) | マイクロコンピュータ | |
| EP0355466A2 (en) | Integrated circuit with clock generator circuit | |
| JP3107013B2 (ja) | Ｐｌｌ回路のデッドロック防止回路及びその方法 | |
| US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
| JPH08339308A (ja) | デジタル処理装置 | |
| EP0837448A2 (en) | Microcomputer with controller operating in syschronism with external synchronoussignal | |
| JPH0784667A (ja) | クロックドライバの異常監視方法及び装置 | |
| JP3080785B2 (ja) | システムクロック選択回路 | |
| JPS6054523A (ja) | フエ−ズロツクル−プ回路 | |
| CN112583403B (zh) | 用锁相环锁定指示唤醒停止状态下的单片机的电路和方法 | |
| JPH0792793B2 (ja) | マイクロコンピユ−タ | |
| JP3359613B2 (ja) | 電圧検出回路および電圧検出方法 | |
| JPH10173520A (ja) | Ｐｌｌ回路 | |
| JPH04171516A (ja) | リセット回路 |