JPH04156148A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH04156148A JPH04156148A JP2281412A JP28141290A JPH04156148A JP H04156148 A JPH04156148 A JP H04156148A JP 2281412 A JP2281412 A JP 2281412A JP 28141290 A JP28141290 A JP 28141290A JP H04156148 A JPH04156148 A JP H04156148A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- line
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
送信側装置と受信側装置との間のデータ転送方式に関し
、 受信側装置において、送信側装置内のクロックに同期し
て転送されてきたデータのデータ数に応じた数を係数と
する2進カウンタを削減することを目的とし、 独立のクロックで動作する送信側装置と受信側装置間で
、複数のデータ転送を行う装置間転送において、 該送信側装置と該受信側装置との間にアドレ:線、デー
タ線、クロック線を設け、 該送信側装置に自装置内のクロックに同期し1転送する
データ数に応じた数を係数とする2進ツウンタと、該カ
ウンタ出力に応じて複数の送信ラータをシリアルに多重
化するマルチプレクサ回餐を有し、 前記データ線にマルチプレクサされたデータづ送出し、
アドレス線に該カウンタ出力を送出し、クロック線に送
信側装置内のクロックを出力すイように構成し、 該受信側装置に前記アドレス線をデコードすZデコーダ
出力と、該デコーダ回路出力を前記クロック線から入力
したクロックによりゲートするゲート回路と、前記デー
タ線より受信したデータを該ゲート回路出力に応じてパ
ラレルに分離化するデマルチプレクサ回路を有し、 該受信側装置のデマルチプレクサ回路の出力を受信デー
タとして取り込むように構成する。
、 受信側装置において、送信側装置内のクロックに同期し
て転送されてきたデータのデータ数に応じた数を係数と
する2進カウンタを削減することを目的とし、 独立のクロックで動作する送信側装置と受信側装置間で
、複数のデータ転送を行う装置間転送において、 該送信側装置と該受信側装置との間にアドレ:線、デー
タ線、クロック線を設け、 該送信側装置に自装置内のクロックに同期し1転送する
データ数に応じた数を係数とする2進ツウンタと、該カ
ウンタ出力に応じて複数の送信ラータをシリアルに多重
化するマルチプレクサ回餐を有し、 前記データ線にマルチプレクサされたデータづ送出し、
アドレス線に該カウンタ出力を送出し、クロック線に送
信側装置内のクロックを出力すイように構成し、 該受信側装置に前記アドレス線をデコードすZデコーダ
出力と、該デコーダ回路出力を前記クロック線から入力
したクロックによりゲートするゲート回路と、前記デー
タ線より受信したデータを該ゲート回路出力に応じてパ
ラレルに分離化するデマルチプレクサ回路を有し、 該受信側装置のデマルチプレクサ回路の出力を受信デー
タとして取り込むように構成する。
ζ 本発明は、送信側装置と受信側装置との間のデ
ータ転送方式に関する。
ータ転送方式に関する。
送信局側装置と受信局側装置との間のデータ転7 送
は伝送線により送受信伝送されるが、同一局内ゞ に
送信側装置と受信側装置とが対を成して同一ボ竪 −
ド内に収容されることが多い。これはレベルデータ等の
スピードが遅いデータ、監視データのオンオフのデータ
等、“0”、“じのパルスデータを長い周期(例えば1
25m5位)のディジタルデータで〉 転送する場合
に用いられる。
は伝送線により送受信伝送されるが、同一局内ゞ に
送信側装置と受信側装置とが対を成して同一ボ竪 −
ド内に収容されることが多い。これはレベルデータ等の
スピードが遅いデータ、監視データのオンオフのデータ
等、“0”、“じのパルスデータを長い周期(例えば1
25m5位)のディジタルデータで〉 転送する場合
に用いられる。
これらのディジタル装置間のデータ転送は、装置間の接
続ケーブルが比較的短いので、装置自体を出来るだけ小
型化して部品の点数を削減するこ゛ とが要求される
。
続ケーブルが比較的短いので、装置自体を出来るだけ小
型化して部品の点数を削減するこ゛ とが要求される
。
従来のデータ転送方式のブロック構成図を第3図に示す
。図において、11は送信側装置、12は受信側装置、
13は送信装置側の2進カウンタ、14はデコーダ、1
5はマルチプレクサ、16は受信装置側の2進カウンタ
、17はデコーダ、18はアンドゲート、19はデマル
チプレクサを示す。
。図において、11は送信側装置、12は受信側装置、
13は送信装置側の2進カウンタ、14はデコーダ、1
5はマルチプレクサ、16は受信装置側の2進カウンタ
、17はデコーダ、18はアンドゲート、19はデマル
チプレクサを示す。
送信側装置11は同期クロック信号CKを2進カウンタ
13に入力し、転送するデータ数に応じた数を係数とし
て2進カウントを行うと共に、同期クロック信号CKを
クロック線により受信側装置12に転送する。送信側装
置11は送信データSDのレベル0本(1,2,−−−
−−・・−・ 2″)をマルチプレクサ15に入力し、
2進カウンタ13によりカウントされたカウント数nを
デコーダ14によりデコードして、カウンタ出力に応じ
て複数データをシリアルに多重化する。多重化されたデ
ータはデータ線により受信側装置12に転送される。
13に入力し、転送するデータ数に応じた数を係数とし
て2進カウントを行うと共に、同期クロック信号CKを
クロック線により受信側装置12に転送する。送信側装
置11は送信データSDのレベル0本(1,2,−−−
−−・・−・ 2″)をマルチプレクサ15に入力し、
2進カウンタ13によりカウントされたカウント数nを
デコーダ14によりデコードして、カウンタ出力に応じ
て複数データをシリアルに多重化する。多重化されたデ
ータはデータ線により受信側装置12に転送される。
受信側装置12は送信側装置11からの同期クロック信
号GKを2進カウンタ16により2進カウントを行い、
カウント数nをデコーダ17によりデコードして、デコ
ーダ17の出力をアンドゲート18に入力し、クロック
信号CKに同期したカウンタ出力をデマルチプレクサ1
9に入力する。デマルチプレクサ19はデータ線により
受信した多重化されたデータを、アンドゲート18の出
力に応じて分離化して受信データRDを送出する。
号GKを2進カウンタ16により2進カウントを行い、
カウント数nをデコーダ17によりデコードして、デコ
ーダ17の出力をアンドゲート18に入力し、クロック
信号CKに同期したカウンタ出力をデマルチプレクサ1
9に入力する。デマルチプレクサ19はデータ線により
受信した多重化されたデータを、アンドゲート18の出
力に応じて分離化して受信データRDを送出する。
従来回路における送受信のタイミングチャートを第4図
に示す。図において、■はクロックCK。
に示す。図において、■はクロックCK。
■は送信データ(データ16本)、■は送信側2進カウ
ンタ出力、■はデコーダ出力、■はマルチプレクサ出力
、■は受信側クロックCK、■はデマルチプレクサ入力
、■は受信側2進カウンタ出力、■はデコーダ出力、0
はデマルチプレクサアドレス入力、■はデマルチプレク
サ出力(受信データ)を示す。
ンタ出力、■はデコーダ出力、■はマルチプレクサ出力
、■は受信側クロックCK、■はデマルチプレクサ入力
、■は受信側2進カウンタ出力、■はデコーダ出力、0
はデマルチプレクサアドレス入力、■はデマルチプレク
サ出力(受信データ)を示す。
上記タイミングチャートにおいて、送信側装置と受信側
装置とをクロック線とデータ線により結ぶことにより、
送信側からのデータを送信側のクロック信号に同期して
多重化して受信側に送り、受信側装置では送信側からの
クロック信号に同期して多重化された受信信号を分離化
して受信データとして取り込むことができる。
装置とをクロック線とデータ線により結ぶことにより、
送信側からのデータを送信側のクロック信号に同期して
多重化して受信側に送り、受信側装置では送信側からの
クロック信号に同期して多重化された受信信号を分離化
して受信データとして取り込むことができる。
上記従来の方式では、ディジタル装置の装置間のデータ
転送にアドレス線を使用せずに、受信側に2進カウンタ
を設けてクロック線とデータ線によりデータ転送を行っ
ていた。
転送にアドレス線を使用せずに、受信側に2進カウンタ
を設けてクロック線とデータ線によりデータ転送を行っ
ていた。
本発明は、送信側装置と受信側装置との間にアドレス線
を設け、受信側装置の2進カウンタを削減して、小型化
、経済化を図ることを目的とする。
を設け、受信側装置の2進カウンタを削減して、小型化
、経済化を図ることを目的とする。
(課題を解決するための手段〕
本発明の原理構成図を第1図に示す。図において、10
は独立のクロックで動作する送信側装置、20は受信側
装置、30は該送信側装置と該受信側装置との間のアド
レス線、40はデータ線、50はクロック線を示す。
は独立のクロックで動作する送信側装置、20は受信側
装置、30は該送信側装置と該受信側装置との間のアド
レス線、40はデータ線、50はクロック線を示す。
lは該送信側装置に設けられて自装置内のクロックに同
期して転送するデータ数に応じた数を係数とする2進カ
ウンタ、2は該カウンタ出力に応じて複数の送信データ
をシリアルに多重化するマルチプレクサ回路、3は該2
進カウンタ出力をデコードする送信側デコーダ回路、4
は該受信側装置に設けられて前記アドレス線30をデコ
ードする受信側デコーダ回路、5は該デコーダ回路出力
を前記クロック線50から入力したクロックによりゲー
トするゲート回路、6は前記データ線40より受信した
データを該ゲート回路出力に応じてパラレルに分離化す
るデマルチプレクサ回路を示す。
期して転送するデータ数に応じた数を係数とする2進カ
ウンタ、2は該カウンタ出力に応じて複数の送信データ
をシリアルに多重化するマルチプレクサ回路、3は該2
進カウンタ出力をデコードする送信側デコーダ回路、4
は該受信側装置に設けられて前記アドレス線30をデコ
ードする受信側デコーダ回路、5は該デコーダ回路出力
を前記クロック線50から入力したクロックによりゲー
トするゲート回路、6は前記データ線40より受信した
データを該ゲート回路出力に応じてパラレルに分離化す
るデマルチプレクサ回路を示す。
前記データ線40にマルチプレクサされたデータを送出
し、アドレス線30に該カウンタlの出力を送出し、ク
ロック線50に送信側装置内のクロックを出力するよう
に構成し、 該受信側装置20のデマルチプレクサ回路6の出力を受
信データとして受信側装置に取り込むように構成する。
し、アドレス線30に該カウンタlの出力を送出し、ク
ロック線50に送信側装置内のクロックを出力するよう
に構成し、 該受信側装置20のデマルチプレクサ回路6の出力を受
信データとして受信側装置に取り込むように構成する。
送信側装置10は同期クロック信号を2進カウンタlに
入力し、転送するデータ数に応じた数を係数として2進
カウントを行うと共に、同期クロック信号CKをクロッ
ク線50により受信側装置20に転送する。送信側装置
IOは送信データのレベル0本(1,2,−−一−−−
2″)をマルチプレクサ2に入力し、2進カウンタlに
よりカウントされたカウント数nをデコーダ回路3によ
りデコードして、カウンタ出力に応じて複数データをシ
リアルに多重化する。多重化されたデータはデータ線4
0により受信側装置20に転送される。
入力し、転送するデータ数に応じた数を係数として2進
カウントを行うと共に、同期クロック信号CKをクロッ
ク線50により受信側装置20に転送する。送信側装置
IOは送信データのレベル0本(1,2,−−一−−−
2″)をマルチプレクサ2に入力し、2進カウンタlに
よりカウントされたカウント数nをデコーダ回路3によ
りデコードして、カウンタ出力に応じて複数データをシ
リアルに多重化する。多重化されたデータはデータ線4
0により受信側装置20に転送される。
受信側装置20は送信側装置10からの同期クロック信
号をクロック線50によりゲート回路5に入力し、送信
側装置■0の2進カウンタlからのアドレス信号をアド
レス線30により受信側装置20のデコーダ回路4に入
力してデコードし、デコーダ回路4の出力をゲート回路
5に入力して、クロック信号によりアンドゲートした出
力をデマルチプレクサ6に入力する。デマルチプレクサ
6はデータ線40により受信した多重化されたデータを
、アンドゲート5の出力に応じて分離化して受信データ
を送出する。
号をクロック線50によりゲート回路5に入力し、送信
側装置■0の2進カウンタlからのアドレス信号をアド
レス線30により受信側装置20のデコーダ回路4に入
力してデコードし、デコーダ回路4の出力をゲート回路
5に入力して、クロック信号によりアンドゲートした出
力をデマルチプレクサ6に入力する。デマルチプレクサ
6はデータ線40により受信した多重化されたデータを
、アンドゲート5の出力に応じて分離化して受信データ
を送出する。
したがって、受信側カウンタの替わりに送信側からアド
レス線を送出することにより、受信側カウンタを使わず
に従来の機能を満たすことができるので、従来の装置よ
りもカウンタ機能分の部品数の削除ができる。
レス線を送出することにより、受信側カウンタを使わず
に従来の機能を満たすことができるので、従来の装置よ
りもカウンタ機能分の部品数の削除ができる。
本発明の送受信のタイミングチャートの実施例を第2図
に示す。図は送信データが16本の場合を示す。図にお
いて、■はクロックCK、■は送信データ(データ16
本)、■は送信側2進カウンタ出力、■はデコーダ出力
、■はマルチプレクサ出力、■は受信側クロックCK、
■はデマルチプレクサ入力、■はデコーダ出力、[相]
はデマルチプレクサアドレス入力、■はデマルチプレク
サ出力(受信データ)を示す。
に示す。図は送信データが16本の場合を示す。図にお
いて、■はクロックCK、■は送信データ(データ16
本)、■は送信側2進カウンタ出力、■はデコーダ出力
、■はマルチプレクサ出力、■は受信側クロックCK、
■はデマルチプレクサ入力、■はデコーダ出力、[相]
はデマルチプレクサアドレス入力、■はデマルチプレク
サ出力(受信データ)を示す。
上記タイミングチャートにおいて、送信側装置と受信側
装置とをアドレス線とクロック線とデータ線により結ぶ
ことにより、送信側からのデータを送信側のクロック信
号に同期して多重化して受信側に送り、受信側装置では
送信側からのクロック信号に同期して多重化された受信
信号を分離化して受信データとして取り込むことができ
る。
装置とをアドレス線とクロック線とデータ線により結ぶ
ことにより、送信側からのデータを送信側のクロック信
号に同期して多重化して受信側に送り、受信側装置では
送信側からのクロック信号に同期して多重化された受信
信号を分離化して受信データとして取り込むことができ
る。
従来例のタイミングチャートと異なる点は受信側の2進
カウンタ出力が削除され、受信側のデコーダ出力とネガ
クロックのアンドを取ることによりアドレスとし、デマ
ルチプレクサ入力データをアドレス入力をクロックにし
てフリップフロップで打ち抜くことにより、受信データ
を取り込むことができる。
カウンタ出力が削除され、受信側のデコーダ出力とネガ
クロックのアンドを取ることによりアドレスとし、デマ
ルチプレクサ入力データをアドレス入力をクロックにし
てフリップフロップで打ち抜くことにより、受信データ
を取り込むことができる。
送信側装置と受信側装置とが同一ボード内に設置される
様な場合には、装置間にアドレス線を追加することによ
り受信側のカウンタを削減することか出来るので、従来
の回路方式よりも小型化、経済化を図ることが可能とな
る。
様な場合には、装置間にアドレス線を追加することによ
り受信側のカウンタを削減することか出来るので、従来
の回路方式よりも小型化、経済化を図ることが可能とな
る。
第1図は本発明の原理構成図、第2図は本発明のタイミ
ングチャート、第3図は従来例のブロック構成図、第4
図は従来例のタイミングチャートを示す。 図において、1.13.16は2進カウンタ、2゜15
はマルチプレクサ回路、3. 4.14.17はデコー
ダ回路、5,18はゲート回路、6,19はデマルチプ
レクサ回路、10.11は送信側装置、12.20は受
信側装置、30はアドレス線、40はデータ線、50は
クロック線を示す。尚、■〜■はタイミングチャートの
信号を示す。
ングチャート、第3図は従来例のブロック構成図、第4
図は従来例のタイミングチャートを示す。 図において、1.13.16は2進カウンタ、2゜15
はマルチプレクサ回路、3. 4.14.17はデコー
ダ回路、5,18はゲート回路、6,19はデマルチプ
レクサ回路、10.11は送信側装置、12.20は受
信側装置、30はアドレス線、40はデータ線、50は
クロック線を示す。尚、■〜■はタイミングチャートの
信号を示す。
Claims (1)
- 【特許請求の範囲】 独立のクロックで動作する送信側装置と受信側装置間
で、複数のデータ転送を行う装置間転送において、 該送信側装置(10)と該受信側装置(20)との間に
アドレス線(30)、データ線(40)、クロック線(
50)を設け、 該送信側装置(10)に自装置内のクロックに同期して
転送するデータ数に応じた数を係数とする2進カウンタ
(1)と、該カウンタ出力に応じて複数の送信データを
シリアルに多重化するマルチプレクサ回路(2)を有し
、 前記データ線(40)にマルチプレクスされたデータを
送出し、アドレス線(30)に該カウンタ出力を送出し
、クロック線(50)に送信側装置内のクロックを出力
するように構成し、 該受信側装置(20)に前記アドレス線をデコードする
デコーダ回路(4)と、該デコーダ回路出力を前記クロ
ック線から入力したクロックによりゲートするゲート回
路(5)と、前記データ線より受信したデータを該ゲー
ト回路出力に応じてパラレルに分離化するデマルチプレ
クサ回路(6)を有し、該受信側装置(20)のデマル
チプレクサ回路(6)の出力を受信データとして取り込
むことを特徴とするデータ転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281412A JPH04156148A (ja) | 1990-10-19 | 1990-10-19 | データ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281412A JPH04156148A (ja) | 1990-10-19 | 1990-10-19 | データ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04156148A true JPH04156148A (ja) | 1992-05-28 |
Family
ID=17638799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2281412A Pending JPH04156148A (ja) | 1990-10-19 | 1990-10-19 | データ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04156148A (ja) |
-
1990
- 1990-10-19 JP JP2281412A patent/JPH04156148A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1998043379A3 (en) | Data transfer system, transmitter and receiver | |
JPH04156148A (ja) | データ転送方式 | |
JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
JPS58182342A (ja) | ル−プ回線制御処理装置 | |
JP4075155B2 (ja) | デジタルオーディオデータのデータ伝送方法 | |
KR890001847Y1 (ko) | 데이터콜렉터 회로 | |
SU1078651A2 (ru) | Лини св зи цифровой аппаратуры | |
CN110601787A (zh) | Olt设备的时钟同步方法和olt设备 | |
JPS61261940A (ja) | ビツト多重伝送装置 | |
JPH01309447A (ja) | 単線同期式通信方式 | |
KR950002754B1 (ko) | 디지탈 다기능 전화기 인터페이스 회로 | |
JPS59228445A (ja) | デ−タ伝送方式 | |
JPS601955A (ja) | デ−タ伝送システム | |
JPH04334218A (ja) | 多重化装置 | |
JPH03117199A (ja) | デジタル交換機間の通信システム | |
JPH0427233A (ja) | 対向する複数のデータ端末間の通信方法 | |
JP2000078366A (ja) | 画像形成装置、画像形成システム及び画像制御信号生成方法 | |
JPH0530069A (ja) | 制御信号伝送方式 | |
JPH0456545A (ja) | 時刻同期制御方式 | |
JPH02233034A (ja) | シグナリング情報伝送方式 | |
JPS61141230A (ja) | 多重伝送方式 | |
JPH03127532A (ja) | ループ型通信方式 | |
JPH11184672A (ja) | シリアルデータ保持回路 | |
JPS6012837A (ja) | デ−タ伝送方式 | |
JPS59224941A (ja) | デ−タ伝送方式 |