JPH04155812A - パタン形成方法 - Google Patents
パタン形成方法Info
- Publication number
- JPH04155812A JPH04155812A JP2279002A JP27900290A JPH04155812A JP H04155812 A JPH04155812 A JP H04155812A JP 2279002 A JP2279002 A JP 2279002A JP 27900290 A JP27900290 A JP 27900290A JP H04155812 A JPH04155812 A JP H04155812A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- light
- shifter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000010894 electron beam technology Methods 0.000 claims abstract description 21
- 230000010363 phase shift Effects 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims 2
- 238000000609 electron-beam lithography Methods 0.000 abstract description 10
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子などの製造に置ける、リソグラフィ
ーによるパタン形成方法に関する。
ーによるパタン形成方法に関する。
投影露光法の解像度向上手段として、マスクの光透過部
の所望の位置に透過光の位相を反転させるための位相シ
フタを配置するいわゆる位相シフト法がある０位相シフ
ト法におけるパタン形成法としては例えば特開昭５８−
１７３７４４号が挙げられる。
の所望の位置に透過光の位相を反転させるための位相シ
フタを配置するいわゆる位相シフト法がある０位相シフ
ト法におけるパタン形成法としては例えば特開昭５８−
１７３７４４号が挙げられる。
この従来例ではマスク上の隣合った透過部の一方に位相
シフタを設け、双方を通過した光に位相差を持たせ、解
像度が向上することを述べている。
シフタを設け、双方を通過した光に位相差を持たせ、解
像度が向上することを述べている。
しかし、この方法を半導体素子などのような複雑なパタ
ンに適用しようとすると、種々の不都合が生しる。例え
ば、上記隣合った透過部が端部てつながった１本の線状
パタンの場合、隣合った透過部の一方に、シフタを配置
しようとすると、パタンか折れ曲がった部分にシフタ端
が出来てしまう。
ンに適用しようとすると、種々の不都合が生しる。例え
ば、上記隣合った透過部が端部てつながった１本の線状
パタンの場合、隣合った透過部の一方に、シフタを配置
しようとすると、パタンか折れ曲がった部分にシフタ端
が出来てしまう。
すなわち同一透過部内にシフタ端が出来てしまう。
シフタ端では位相が反転するため光透過部にも係わらず
光強度は０となり、パタンは断線してしまう。このよう
にパタンか複雑な場合には、シフタの配置が困難な場合
が発生し、思うように素子の微細化が達成出来ないのが
問題であった。
光強度は０となり、パタンは断線してしまう。このよう
にパタンか複雑な場合には、シフタの配置が困難な場合
が発生し、思うように素子の微細化が達成出来ないのが
問題であった。
また、微細パタンの形成に電子線描画を用いる方法があ
る。電子線描画法は微細パタンの形成には好適であるが
、パタンの描画に長時間を要するため素子の大量生産に
は不向きである。この欠点を補う為に、特開昭６３−７
３５１８号では、同一レジストに大きな開口パタンと、
微細な開口パタンを同時に形成する方法として、レジス
ト膜形成後に第１のパタンを紫外線で露光し第１の現像
液で処理した後、第２のパタンを電子線で描画し、第２
の現像液で処理して２種類のパタンを同一基板内に形成
する方法を開示している。この方法の目的は、前席した
ように、大きなパタンは紫外線で、微細パタンは電子線
描画を用い、能率良くパタンを形成することにある。し
かし、素子を構成するパタンのほとんどが微細パタンの
場合、はとんどを電子線を用い描画することとなり時間
短縮の効果は望めない。また、現像工程が２回必要であ
り工程が煩雑で問題である。
る。電子線描画法は微細パタンの形成には好適であるが
、パタンの描画に長時間を要するため素子の大量生産に
は不向きである。この欠点を補う為に、特開昭６３−７
３５１８号では、同一レジストに大きな開口パタンと、
微細な開口パタンを同時に形成する方法として、レジス
ト膜形成後に第１のパタンを紫外線で露光し第１の現像
液で処理した後、第２のパタンを電子線で描画し、第２
の現像液で処理して２種類のパタンを同一基板内に形成
する方法を開示している。この方法の目的は、前席した
ように、大きなパタンは紫外線で、微細パタンは電子線
描画を用い、能率良くパタンを形成することにある。し
かし、素子を構成するパタンのほとんどが微細パタンの
場合、はとんどを電子線を用い描画することとなり時間
短縮の効果は望めない。また、現像工程が２回必要であ
り工程が煩雑で問題である。
また、特公昭６３−９６５５号では、電子線描画の微細
加工性と、紫外線露光の図形の任意性とを組み合わせる
方法として、ポジ型レジストを塗布した後、電子線によ
りパタンを描画し、浅く現像した後、浅く現像されたパ
タンに紫外線露光用マスクを整合し露光することにより
合成パタンを形成する方法を開示している。しかし、こ
の方法も紫外線露光で微細パタンか形成出来ないので、
微細パタンの描画に電子線を用いている。従って、素子
を構成するパタンのほとんどが微細パタンの場合、露光
時間の短縮は望めない。また、紫外線露光での解像度を
向上する方法については開示されていない。
加工性と、紫外線露光の図形の任意性とを組み合わせる
方法として、ポジ型レジストを塗布した後、電子線によ
りパタンを描画し、浅く現像した後、浅く現像されたパ
タンに紫外線露光用マスクを整合し露光することにより
合成パタンを形成する方法を開示している。しかし、こ
の方法も紫外線露光で微細パタンか形成出来ないので、
微細パタンの描画に電子線を用いている。従って、素子
を構成するパタンのほとんどが微細パタンの場合、露光
時間の短縮は望めない。また、紫外線露光での解像度を
向上する方法については開示されていない。
また、他品種少量の素子を製造する際、マスクの作成に
時間がかかるため、これを解決する手段として、特開平
１−２９３６１６号では、同一レジストに各種半導体に
共通な−固まりの機能ブロックを光で露光する処理と、
各半導体素子に固有なパタンを電子線で描画する方法を
開示している。すなわち、各種素子に共通な部分のマス
クをあらかじめ作成しておき、その他のパタンか替わっ
た部分だけ電子線描画を用いている。この方法では各品
種ごとにマスクを作る必要が無いため、素子の設計から
製造までの期間を短縮することが出来る。
時間がかかるため、これを解決する手段として、特開平
１−２９３６１６号では、同一レジストに各種半導体に
共通な−固まりの機能ブロックを光で露光する処理と、
各半導体素子に固有なパタンを電子線で描画する方法を
開示している。すなわち、各種素子に共通な部分のマス
クをあらかじめ作成しておき、その他のパタンか替わっ
た部分だけ電子線描画を用いている。この方法では各品
種ごとにマスクを作る必要が無いため、素子の設計から
製造までの期間を短縮することが出来る。
しかし、この方法の場合、光で露光する部分の微細化に
ついては配慮されておらず、微細素子の形成は困難であ
る。
ついては配慮されておらず、微細素子の形成は困難であ
る。
上記従来技術においては、複雑でかつ微細な素子パタン
の形成を効率よく短時間で処理することが困難であった
。本発明の目的は、上記問題を解決した実用的なパタン
形成法を提供することに有る。
の形成を効率よく短時間で処理することが困難であった
。本発明の目的は、上記問題を解決した実用的なパタン
形成法を提供することに有る。
ここでは特に、位相シフト法の微細パタン形成に有利な
特性を、複雑な素子パタンの形成に適用するための有益
な方法を提供する事を目的とした。
特性を、複雑な素子パタンの形成に適用するための有益
な方法を提供する事を目的とした。
上記目的を達成するために、本発明では成るパタン層の
形成のためのリソグラフィー工程において、同一レジス
トに対するパタン転写を、位相シフト型マスクを用いた
光露光と、電子線露光を用いて行なう。特にここでは、
素子を構成する殆どのパタンを位相シフト型マスクで転
写し、位相シフタの配置で不都合が生じた部分を電子線
描画で補修する様にした。
形成のためのリソグラフィー工程において、同一レジス
トに対するパタン転写を、位相シフト型マスクを用いた
光露光と、電子線露光を用いて行なう。特にここでは、
素子を構成する殆どのパタンを位相シフト型マスクで転
写し、位相シフタの配置で不都合が生じた部分を電子線
描画で補修する様にした。
位相シフト型マスクで素子を構成する殆どの微細パタン
を形成し、シフタの配置に不都合が生じた僅かな部分の
み電子線描画するので、電子線描画に要する時間は少な
くてすみ、スループットが低下する心配は無い。これに
より位相シフトの効果を充分に活かしたパタン形成が可
能となり、超微細素子の量産が実現できる。
を形成し、シフタの配置に不都合が生じた僅かな部分の
み電子線描画するので、電子線描画に要する時間は少な
くてすみ、スループットが低下する心配は無い。これに
より位相シフトの効果を充分に活かしたパタン形成が可
能となり、超微細素子の量産が実現できる。
（実施例１）
以下、本発明の実施例を第１図、第２図、第３図を用い
て説明する。第１図は用いた位相シフト型マスクの一部
を模式的に表わしたものである。
て説明する。第１図は用いた位相シフト型マスクの一部
を模式的に表わしたものである。
１が遮光部、２，３，４．５が光透過部で２，４には位
相を反転させるためのシフタを設けた。このマスクを用
いて通常の方法でネガ型レジストにパタンを転写した結
果が第２図である。レジストパタン７は８の部分で断線
しているのがわかる。
相を反転させるためのシフタを設けた。このマスクを用
いて通常の方法でネガ型レジストにパタンを転写した結
果が第２図である。レジストパタン７は８の部分で断線
しているのがわかる。
この原因は、第１図のマスクで光透過部内にシフタ端６
が有るためである。シフタは透明膜であるが、シフタ端
では位相が反転するため光強度は０となり、パタンは断
線してしまう。パタン２，３゜４．５は通常のマスクで
は解像しない寸法であり、シフタを第１図のように配置
しなければならない。
が有るためである。シフタは透明膜であるが、シフタ端
では位相が反転するため光強度は０となり、パタンは断
線してしまう。パタン２，３゜４．５は通常のマスクで
は解像しない寸法であり、シフタを第１図のように配置
しなければならない。
従って、光透過部内にシフタ端６ができることば避けら
れない。この問題を解決するために、本発明では、レジ
ストに位相シフトマスクでパタンを露光した後、あるい
は前に８の部分を電子線描画することとした。この結果
、第３図に示すように９の部分で断線を防止でき、所望
のレジストパタン７が形成できた。ここで用いるレジス
トは紫外線と電子線の双方にネガ型の感度が必要である
。
れない。この問題を解決するために、本発明では、レジ
ストに位相シフトマスクでパタンを露光した後、あるい
は前に８の部分を電子線描画することとした。この結果
、第３図に示すように９の部分で断線を防止でき、所望
のレジストパタン７が形成できた。ここで用いるレジス
トは紫外線と電子線の双方にネガ型の感度が必要である
。
例えば、ＲＵＩｌｏｏＮ （日立化成工業株式会社
商品名）などがその例である。
商品名）などがその例である。
（実施例２）
以下、本発明の第２の実施例を第４図、第５図、第６図
を用い説明する。第１の実施例ではネガ型レジストを用
いた例を示したが、ここでは、ポジ型レジストを用いた
例を示す。第４図はここで用いた位相シフトマスクの一
部を模式的に表わしたものである。１０，１１，１２，
１３，１４が光遮光部で、その他は光透過部である。こ
のパタンは位相シフト法を適用しないと解像が困難なの
で、１５．１６の部分に、シフタを配置した。このマス
クを用い通常のポジ型レジストにパタン転写した結果、
第５図に示すように、レジストパタン１７は１８の部分
でつながってしまった。この原因も、第１の実施例と同
様にシフタ端部で光強度がＯになるためである。これを
防止するために、本発明では、レジストに位相シフトマ
スクでパタンを露光した後、第６図の１９の部分を電子
線描画した。その後、通常の現像処理を行なった結果、
第６図に示すように所望のレジストパタン１７を得るこ
とができた。ここで用いるレジストは紫外線と電子線の
双方にポジ型の感度が必要である。
を用い説明する。第１の実施例ではネガ型レジストを用
いた例を示したが、ここでは、ポジ型レジストを用いた
例を示す。第４図はここで用いた位相シフトマスクの一
部を模式的に表わしたものである。１０，１１，１２，
１３，１４が光遮光部で、その他は光透過部である。こ
のパタンは位相シフト法を適用しないと解像が困難なの
で、１５．１６の部分に、シフタを配置した。このマス
クを用い通常のポジ型レジストにパタン転写した結果、
第５図に示すように、レジストパタン１７は１８の部分
でつながってしまった。この原因も、第１の実施例と同
様にシフタ端部で光強度がＯになるためである。これを
防止するために、本発明では、レジストに位相シフトマ
スクでパタンを露光した後、第６図の１９の部分を電子
線描画した。その後、通常の現像処理を行なった結果、
第６図に示すように所望のレジストパタン１７を得るこ
とができた。ここで用いるレジストは紫外線と電子線の
双方にポジ型の感度が必要である。
例えば、０ＥＢＲ２０００（東京応化工業株式会社 商
品名）などがその例である。また、上記の実施例では、
パタン転写は縮小投影露光装置を用い、露光用の紫外線
には第１の実施例では波長２４８ｎｍのエキシマレーザ
光を用い、第２の実施例では波長３６５ｎｍの光を用い
たが、これに限らず、４３６ｎｍの光や、Ａ ｒ Ｆエ
キシマレーザ光なども、用いるレジストを最適化するこ
とにより適用可能である。また、電子線描画装置はウェ
ハに転写された上記位相シフトマスクの不都合部分を補
修するのに用いたので、全体のパタン面積に比べ電子線
描画を行なう面積は約１／１０以下と小さく、電子線描
画に要する時間は少なくてすみ、スループット低下の問
題は無い。また、電子線描画装置はさらに微細なパタン
の描画や、位相シフタの配置ができないパタンの描画と
組み合わせることも可能である。たとえば、半導体記憶
素子のメモリセル部は同じパタンか繰返し配置されてお
り、位相シフタの配置には適しているが、周辺回路部は
複雑なパタンか多くシフタの配置が困難な場合が多い。
品名）などがその例である。また、上記の実施例では、
パタン転写は縮小投影露光装置を用い、露光用の紫外線
には第１の実施例では波長２４８ｎｍのエキシマレーザ
光を用い、第２の実施例では波長３６５ｎｍの光を用い
たが、これに限らず、４３６ｎｍの光や、Ａ ｒ Ｆエ
キシマレーザ光なども、用いるレジストを最適化するこ
とにより適用可能である。また、電子線描画装置はウェ
ハに転写された上記位相シフトマスクの不都合部分を補
修するのに用いたので、全体のパタン面積に比べ電子線
描画を行なう面積は約１／１０以下と小さく、電子線描
画に要する時間は少なくてすみ、スループット低下の問
題は無い。また、電子線描画装置はさらに微細なパタン
の描画や、位相シフタの配置ができないパタンの描画と
組み合わせることも可能である。たとえば、半導体記憶
素子のメモリセル部は同じパタンか繰返し配置されてお
り、位相シフタの配置には適しているが、周辺回路部は
複雑なパタンか多くシフタの配置が困難な場合が多い。
したがって、メモリセル部は紫外線による露光を用い、
周辺回路部は電子線描画を用いることなども有効である
。またメモリセル部は紫外線露光と電子線描画を組み合
わせても有効である。
周辺回路部は電子線描画を用いることなども有効である
。またメモリセル部は紫外線露光と電子線描画を組み合
わせても有効である。
本発明によれば、位相シフトマスクを微細素子作成に適
用する際のパタンの制限を大幅に解消でき、位相シフト
マスクを効果的に用いることができる。これにより、０
．３μｍ以下のルールを用いた超ＬＳＩ素子などの量産
に光リソグラフィーの適用が可能となった。
用する際のパタンの制限を大幅に解消でき、位相シフト
マスクを効果的に用いることができる。これにより、０
．３μｍ以下のルールを用いた超ＬＳＩ素子などの量産
に光リソグラフィーの適用が可能となった。
第１図および第４図はマスクの構造図、第２図および第
５図は従来法に依るレジストパタンの平面図、第３図お
よび第６図は本発明に依るレジストパタンの平面図であ
る。 １・・・遮光部、２，３，４．５・・・透過部、２，４
・・・第 １ 回 第 ３ 図 」
５図は従来法に依るレジストパタンの平面図、第３図お
よび第６図は本発明に依るレジストパタンの平面図であ
る。 １・・・遮光部、２，３，４．５・・・透過部、２，４
・・・第 １ 回 第 ３ 図 」
Claims (1)
- 【特許請求の範囲】 １、素子の製造過程における、あるパタン層の形成のた
めのリソグラフィー工程において、同一レジストに対す
るパタン転写を、マスクを透過する露光光の位相をコン
トロールした、いわゆる位相シフト型マスクを用いた光
露光と、電子線露光を用いて行なうことを特長とする、
パタン形成方法。 ２、レジストを平坦化層、中間層、上層などで構成され
たいわゆる３層レジスト、あるいは、中間層、の無いい
わゆる２層レジストに置き換えた事を特長とする、特許
請求の範囲第一項記載のパタン形成方法。 ３、電子線露光の領域が光露光の領域の１０分の１以下
であることを特長とする、特許請求の範囲第一項記載の
パタン形成方法。 ４、レジストが電子線および光に対して感度を持ちネガ
型に現像される材料であることを特徴とする、特許請求
の範囲第一項記載のパタン形成方法。 ５、レジストが電子線および光に対して感度を持ちポジ
型に現像される材料であることを特徴とする、特許請求
の範囲第一項記載のパタン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279002A JPH04155812A (ja) | 1990-10-19 | 1990-10-19 | パタン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279002A JPH04155812A (ja) | 1990-10-19 | 1990-10-19 | パタン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155812A true JPH04155812A (ja) | 1992-05-28 |
Family
ID=17605036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279002A Pending JPH04155812A (ja) | 1990-10-19 | 1990-10-19 | パタン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155812A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573027B1 (en) | 1999-02-05 | 2003-06-03 | Nec Corporation | Manufacturing method of semiconductor device |
| JP2011176046A (ja) * | 2010-02-23 | 2011-09-08 | Fujitsu Semiconductor Ltd | 露光方法及び半導体装置の製造方法 |
-
1990
- 1990-10-19 JP JP2279002A patent/JPH04155812A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573027B1 (en) | 1999-02-05 | 2003-06-03 | Nec Corporation | Manufacturing method of semiconductor device |
| JP2011176046A (ja) * | 2010-02-23 | 2011-09-08 | Fujitsu Semiconductor Ltd | 露光方法及び半導体装置の製造方法 |
| US8298732B2 (en) | 2010-02-23 | 2012-10-30 | Fujitsu Semiconductor Limited | Exposure method and method of making a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2864915B2 (ja) | 半導体装置の製造方法 | |
| US5422205A (en) | Micropattern forming method | |
| US5446521A (en) | Phase-shifted opaquing ring | |
| US5723236A (en) | Photomasks and a manufacturing method thereof | |
| JPH10207038A (ja) | レチクル及びパターン形成方法 | |
| JPH1032156A (ja) | 位相シフトマスクを用いた露光装置およびパターン形成方法 | |
| JPH0845834A (ja) | 半導体素子のフォトレジストパターン形成方法 | |
| JPS62189468A (ja) | ホトマスク，及びそれを用いた投影露光方法、並びにホトマスクの製造方法 | |
| JPH04206813A (ja) | 露光方法 | |
| US5387485A (en) | Phase shift photomask | |
| JPH04155812A (ja) | パタン形成方法 | |
| JPH06181167A (ja) | 像形成方法及び該方法を用いてデバイスを製造する方法及び該方法に用いるフォトマスク | |
| EP0432900B1 (en) | Method of producing a semiconductor memory device using a phase shifting mask | |
| JPH1115128A (ja) | ホトマスク及びそれを用いたパタン形成方法 | |
| US20020106588A1 (en) | Photolithography process for forming an opening | |
| JPH10232496A (ja) | ３重露光法 | |
| JP3065063B1 (ja) | パタ―ン形成方法及び位相シフトマスク | |
| JP3253666B2 (ja) | 位相シフトマスク | |
| JPH0566554A (ja) | フオトマスク | |
| JPH0833651B2 (ja) | フォトマスク | |
| JPH04146617A (ja) | パターン形成方法 | |
| JPH0511433A (ja) | フオトマスクの製造方法及びフオトマスク | |
| KR0135064B1 (ko) | 편광층을 이용한 마스크 및 그를 이용한 반도체웨이퍼의 노광방법 | |
| KR0146399B1 (ko) | 반도체 패턴 형성 방법 | |
| JP3298501B2 (ja) | 半導体装置の製造方法 |