KR100193873B1 - 메모리반도체구조 및 위상시프트마스크 - Google Patents

Abstract

본원 발명은 메모리 반도체 구조 및 메모리 반도체 장치 형성용 위상 시프트 마스크에 관한 것으로, 본원 발명의 메모리 반도체 구조는 반도체 구조를 형성하는데 필요한 복수의 요소 패턴을 갖는 패턴층을 구비하되, 상기 반도체 구조의 구성 요소인 동일 셀 대 도는 인접하는 셀에서, 사용하는 노광광의 파장 정도로 서로 근접하는 평행 부분을 갖는 요소 패턴을 1조 이상 갖는 패턴층을 구비하여 구성함으로써, 위상 시프트 마스크에 의해 유효하게 패턴 형성을 수행할 수 있도록 한 것이다. 또한, 본원 발명의 메모리 반도체 장치 형성용의 위상 시프트 마스크는 노광 파장에 대하여 투명한 기판 상에 차광부와 광투과부와 위상 시프트 막이 형성되어 있으며, 사용하는 노광광의 파장 정도로 서로 근접한 평행 부분을 갖는 1조로 된 광투과부와 위상 시프트막을 하나 이상 갖는 위상 시프트 마스크로서, 이 구성에 의해 서로 근접하는 평행 부분을 갖는 요소 패턴을 1조 이상 갖는 메모리 반도체 장치 형성용 마스크로서 유효하게 사용할 수 있도록 한 것이다.

Description

메모리 반도체 구조 및 위상 시프트 마스크

제1도는 실시예 1에 사용한 본원 발명에 관한 위상 시프트 마스크의 구성을 도시한 평면도.

제2a도, 제2b도는 각각 실시예 1에 사용한 위상 시프트 마스크의 설명도.

제3도는 제1도의 위상 시프트 마스크에 의한 광강도 분포도.

제4도는 종래의 마스크에 의한 광강도 분포도.

제5도는 실시예 1의 메모리 반도체 구조를 도시한 것으로, 제5a도는 평면상의 구조도, 제5b도는 회로도.

제6도는 실시예 2의 메모리 반도체 구조를 도시한 것으로, 제6a도는 평면상의 구성도, 제6b도는 회로도.

제7도는 종래의 메모리 셀 패턴의 예를 도시한 평면도.

제8도는 제7도의 패턴을 형성하는 경우의 노광 광강도 분포도로서, 제8a도는 통상적인 노광, 제8b도는 위상 시프트 기술에 의한 노광의 경우를 도시한 도면.

제9도는 위상 시프트 마스크의 원리를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

1: 위상 시프트 마스크 3 : 셀

10 : 차광부 12, 14, 16, 18, 20 : 광투과부

11, 13, 15, 17, 19 : 위상 시프트막 31~36 : 요소패턴

본 출원의 청구항1의 발명은 메모리 반도체 구조에 관한 것이며, 이것은 예를 들어 CMOS 메모리 셀의 구조 등 각종 메모리 장치에 적용할 수 있다.

본 출원의 청구항2의 발명은 메모리 반도체 장치 형성용 위상 시프트 마스크에 관한 것이며, 이것은 예를 들어 청구항1의 메모리 반도체 구조의 패턴을 형성하는 경우 등에 적절하게 이용할 수 있다.

어느 발명도 메모리 반도체 장치의 기술 분야에 있어서, 그 생산 과정의 문제를 해결한 것이다.

본 출원의 청구항 1의 발명은 반도체 구조를 형성하는데 필요한 복수의 요소 패턴을 갖는 패턴층을 구비하되, 상기 반도체 구조의 구성 요소인 동일 셀 내 또는 인접하는 셀에서, 사용하는 노광광의 파장 정도로 서로 근접하는 평행 부분을 갖는 요소 패턴을 1조 이상 갖는 패턴층을 구비하여 구성함으로써, 위상 시프트 마스크에 의한 패턴 형성를 유효하게 수행할 수 있도록 한 것이다.

본 출원의 청구항2의 발명은 노광 파장에 대하여 투명한 기판 상에 차광부와 광투과부와 위상 시프트 막이 형성되어 있으며, 사용하는 노광광의 파장 정도로 서로 근접한 평행 부분을 갖는 1조(組)로 된 광투과부와 위상 시프트막을 하나 이상 갖는 위상 시프트 마스크로서, 이 구성에 의해 서로 근접한 평행 부분을 갖는 요소 패턴을 1조 이상 갖는 메모리 반도체 장치 형성용 마스크로서 유효하게 사용할 수 있도록 한 것이다.

반도체 장치 등은 그 가공 치수가 해마다 미세화되는 경향이 있다.

이와 같은 미세화된 반도체 장치를 얻기 위한 포토리소그래피 기술에 있어서, 해상도를 향상하는 수단으로서 마스크를 투과하는 광에 위상차를 부여하는 이른바 위상 시프트 기술이 알려져 있다.

위상 시프트 기술에 대해서는 일본국 특개소 58(1983)-173,744호 공보나, 레빈슨 외(MARC D. LEVENSON 외 Improving Resolution in Photolithography with a Phase-Shifting Mask IEEE TRANSACTIONS ON ELECTRON DEVICES VOL. ED-29, No. 12, 1982년 12우러, p. 1828~1836)에 기재된 것이 있다.

종래부터 알려져 있는 위상 시프트 기술에 대해 제9도를 이용하여 설명하면 다음과 같다. 라인 앤드 스페이스 패턴을 형성하는 경우, 통상의 마스크는 제9a도에 도시한 바와 같이 석영 기판 등의 투명 기판(1')상에 Cr(크롬)등의 차광성 재료를 사용하여 차광부(10)를 형성하고, 이것에 의해 라인 앤드 스페이스의 반복 패턴을 형성하여 노광용 마스크로 하고 있다. 이 노광용 마스크로 투과한 광의 강도 분포는 제9a도에 부호 A1으로 표시한 바와 같이, 차광부(10)에서는 영(0)이며, 다른 부분(투과부(12a, 12b))에서는 투과한다. 하나의 투과부(12a)에 대해 생각하면, 피노광재(被露光材)에 부여되는 투과광은 광의 회절(回折)등에 의해 제9a도에 A2로 표시한 바와 같이 양측의 기슭에 작은 산형(山形)의 극대(極大)를 갖는 광강도 분포가 된다. 투과부(12b)쪽의 투과광은 1점 쇄선으로 표시하였다.

각 투과부(12a, 12b)로부터의 광을 합치면, A3로 표시한 바와 같이 광강도 분포는 샤프성(sharpness)을 상실하고, 광의 회절에 의해 상(象)이 흐릿해져 결국 샤프한 노광은 이루어지지 않는다. 이에 대해, 상기 반복 패턴의 광 투과부(12a, 12b)상에 하나 걸러 제9b도에 도시한 바와 같이 위상 시프트 막(11a)을 배설하면, 광의 회절에 의한 상의 흐릿해짐이 위상 반전에 의해 소멸되어, 샤프한 상이 전사되고, 해상력이나 초점 여유도가 개선된다. 즉 제9b도에 도시한 바와 같이, 한쪽의 투과부(12a)에 위상 시프트 막(11a)이 형성되는 경우, 그것이 예를 들어 180°의 위상 시프트를 부여하는 것이면 이 위상 시프트 막(11a)을 통과한 광은 부호 B1으로 표시한 바와 같이 반전한다. 그것에 인접하는 투과부(12b)로부터의 광은 위상 시프트 막(11a)을 통과하지 않으므로 이러한 반전이 발생하지 않는다. 피노광재에 부여되는 광은, 서로 반전한 광이 광강도 분포의 기슭에 있어서, 즉 도면에 B2로 표시한 위치에서 상쇄되므로, 결국 피노광재에 부여되는 광의 분포는 제3도(b)에 B3로 표시한 바와 같이 샤프한 이상적인 형상이 된다.

상기 경우, 이 효과를 가장 확실하게 하기 위해서는 위상을 180°반전시키는 것이 가장 유리한데, 이를 위해서는(n은 위상 시프트 막의 굴절률, λ는 노광파장)인 막두께로 위상 시프트 막(11a)을 형성한다.

또한, 노광에 의해 패턴을 형성하는 경우, 축소 투영하는 것을 레티클(reticle), 1 대 1 투영하는 것을 마스크라고 칭하거나, 또는 원반(原盤)에 상당하는 것을 레티클, 그것을 복제한 것을 마스크라 칭하기도 하지만, 본원 발명에서는 이와 같은 여러 가지 의미에 있어서의 마스크나 레티클을 총칭하여 마스크라 칭한다.

그러나, 종래의 위상 시프트 노광 마스크는 라인 앤드 스페이스나 콘택트 홀 등 비교적 단순한 패턴을 형성하는데는 유효하지만, 복잡한 패턴의 형성에 사용하는 것은 곤란하다.

한편, 반도체 기록 장치 예를 들어, CMOS 메모리 셀의 패턴은 일반적으로 복잡하며, 일예를 들면 제7도와 같이 되어 있다. 제7도에서, A는 확산층 부분이며, B는 LOCOS(localized oxidation of silicon)부분이다. 디자인 척도가 하프미크론(half micron) 내지 서브하프미크론(subhalf micron)이라고 하는 0.3~0.35 ㎛정도로 미세해짐에 따라, 일반적이 노광 마스크에서 정확한 패턴의 형성은 보다 곤란해지고, 위상 시프트 기술의 이용이 유효하다고 생각된다. 그런데, 제7도와 같이 복잡한 패턴에서는 위상 시프트 기술은 거의 효과가 없다. 예로서, 제7도의 패턴의 최소 선폭을 0.3㎛로 하고, KrF 엑시머 레이저 광으로 노광한 경우의 광강도 분포를 계산한 결과를 보면, 위상 시프트 기술을 사용하지 않은 경우(제8a도)와 사용한 경우(제8b도)의 형상의 차이는 거의 볼 수 없다. 어느 경우이건 패턴 형상이 설계보다 상당히 어긋난 것이 된다. 또한 제8b도 중 부호 C로 표시한 것은 연속해서 형성할 패턴인데 위상을 반전시키기 위해 2부분으로 분할한 결과의 도면과 같은 강도 분포이다.

본 출원의 각 발명은 상기 문제점을 해결하기 위한 것으로서, 본 출원의 청구항1의 발명은 위상 시프트 기술에 의해서도 유효하게 패턴을 형성할 수 있고, 따라서 미세화, 고집적화의 요청을 충족시킬 수 있는 메모리 반도체 구조를 제공하는 것이 목적이며, 또한 본 출원의 청구항2의 발명은 메모리 반도체 장치의 패턴을 유효하게 형성할 수 있는 위상 시프트 마스크를 제공하는 것이 목적이다.

본 출원의 청구항1의 발명은 반도체 구조를 형성하는데 필요한 복수의 요소 패턴을 갖는 패턴층을 구비하되, 상기 반도체 구조의 구성 요소인 동일 셀 내 또는 인접하는 셀에서 사용하는 노광광의 파장 정도로 서로 근접하는 평행 부분을 갖는 상기 요소 패턴을 1조 이상 갖는 패턴층을 구비하는 것을 특징으로 하는 메모리 반도체 구조로서, 이 구성에 의해 상기 문제점을 해결한 것이다.

본원 발명에 있어서, 요소 패턴이라 함은 메모리 반도체 구조를 형성하는데 필요한 각종의 요소 패턴, 예를 들어, 확산층의 패턴이라든가, 소자 분리 영역이라든가, 각종 배선 패턴이라든가 하는 각종 패턴을 총칭하는 것이다.

또, 셀이라는 것은 일반적으로 메모리를 구성하는 최소한 하나의 반도체 장치가 형성되는 부분인데, 본원 발명에서는 복수의 요소 패턴을 구비하여 하나의 단위로 되어 있는 것을 총칭하는 개념이다. 또, 패턴층이라는 것은 상기와 같은 요소 패턴이 형성되어 있는 층을 말하며, 2이상의 셀에 걸쳐서 존재해도 된다.

본원 발명에서, 서로 근접하는 평행 부분을 갖는 요소 패턴이라는 것은 이 요소 패턴까리 그 길이 방향에 대해 서로 평행이고, 또한 근접하고 있는 것이라도 되며, 또는 최소한 1변끼리 평행으로 근접하는 경우 등, 최소한 서로 근접한 평행 부분을 가지고 있으면 된다. 이러한 상호 관계를 갖는 최소한 1조 이상의 요소 패턴이 패턴층 중에 존재하면 된다. 또, 여기서, 근접이라 함은 최소한 위상 시프트의 효과가 발휘될 수 있는 정도로 근접하는 것을 의미하는데, 일반적으로 이를 위해서는 사용하는 노광광의 파장길이 정도로 근접하고 있는 것이 바람직하다.

다음에, 본 출원의 청구항2의 발명은 노광 파장에 대하여 투명한 기판 상에 차광부와 광투과부와 위상 시프트막이 형성되어 있으며, 사용하는 노광광의 파장 정도로 서로 근접한 평행부분을 갖는 1조로 된 광투과부와 위상 시프트막을 하나 이상 갖는 것을 특징으로 하는 메모리 반도체 장치 형성용의 위상 시프트 마스크이며, 이 구성에 의해 상기 문제점을 해결한 것이다.

본원 발명에서, 노광 파장에 대해 투명이라 함은 사용할 노광광의 파장에 대하여 이것을 투과시킨다는 의미에서 투명하다는 것을 말한다. 위상 시프트 막은 투과광의 위상을 소망하는 시프트로 어긋나게 하는 것이며, 일반적으로 노광 파장에 대하여 투명한 재료를 소망하는 위상 시프트를 부여하는 막두께로 형성함으로써 얻어진다. 예를 들어, 위상을 180°어긋나게 하여 반전시키던가, 90°, 270°어긋나게 한다던가 하는 각 설계에 맞는 소망의 위상 시프트량이 되도록 재료와 그 막두께를 결정하면 된다. 예를 들어, 본원 발명의 바람직한 태양에 있어서는 180°의 위상 시프트를 달성하도록의 막두께 d로 형성한다. n은 위상 시프트막(30)의 굴절률로서 막재료에 의해 정해지는 것이며, λ는 노광파장이며 사용할 노광광이 종류에 따라 정해지는 것이다.

차광부는 사용하는 노광광을 흡수하여 이것을 차광하는 임의의 재료로 형성할 수 있으며, 예를 들면 크롬(Cr)으로 형성할 수 있다.

본원 발명에 있어서, 서로 근접하는 평행 부분을 갖는이라 함은 상기 청구항1에 대해 설명한 것과 같은 의미이다.

본 출원의 청구항1의 발명은 최소한 하나의 패턴층에 서로 근접하는 평행 부분을 갖는 요소 패턴이 1조 이상 존재하므로, 이러한 조의 요소 패턴은 평행 부분이 근접하기 때문에 위상 시프트 마스크에 의해 유효하게 형성되는 것이며, 따라서 위상 시프트 마스크를 사용한 미세 패턴으로서 유효하게 형성할 수 있다. 따라서, 본 출원의 청구항1의 메모리 반도체 구조는 미세 패턴으로 형성하는 것이 가능하며, 서브하프미크론의 가공도 가능하게 할 수 있다.

본 출원의 청구항2의 발명은 서로 근접한 평행부분을 갖는 광투과부와 위상 시프트 막으로 이루어지는 조를 1조 이상 가지고 있으므로, 상기와 같은 구조를 갖는 메모리 반도체 장치의 형성에 적절히 채용할 수 있다.

다음에, 실시예에 대하여 도면을 참조하여 설명한다. 당연한 것이지만, 본 출원의 각 발명은 다음에 설명하는 실시예에 한정되는 것은 아니다.

[실시예 1]

이 실시예는 본 출원의 청구항1의 메모리 반도체 구조를 갖는 반도체 기억장치, 구체적으로는 특히 CMOS 메모리 장치를 본 출원의 청구항2의 위상 시프트 마스크를 사용하여 얻을 수 있도록 한 것이다.

먼저, 본 실시예에서 사용하는 위상 시프트 마스크에 대해 설명한다.

제1도에 도시한 위상 시프트 마스크는 본 실시예의 메모리 반도체 구조의 확산층을 형성하기 위해 사용하는 것이며, 이 위상 시프트 마스크(1)는 제1도에 도시한 바와 같이 노광 파장에 대하여 투명한 기판 상에 차광부(10)와 광투과부(12, 14, 16, 18, 20)와 위상 시프트 막(11, 13, 15, 17, 19)을 가지며, 또한 서로 근접한 평행 부분을 갖는 광투과부와 위상 시프트 막으로 이루어지는 조를 1조 이상 갖는 것으로서, 도면 중 부호(11, 12)의 조, (13, 14)의 조, (15, 16)의 조, (17, 18)의 조, (19, 20)의 조가 각각이 광투과부와 위상 시프트 막의 조로 되어 있다. 구체적으로는 이들 조는 도면과 같이 각각 장방형의 광투과부와 위상 시프트 막이 길이 방향으로 평형하게 되어 있으므로 이와 같은 위치 관계를 이루고 있다.

본 실시예에 있어서는 기판은 SiO₂, 특히 석영으로 형성하고, 차광부(10)는 기판 상에 크롬을 증착 등으로 막형성함으로써 형성하였다. 광투과부(12, 14, 16, 18, 20)는 기판 재료를 그대로 노출함으로써 노광광을 투과시키도록 하여 형성한 것으로, 이 위치에 차광부(10)가 존재하지 않도록 패턴 형성함으로써 형성하였다. 또, 위상 시프트 마스크(11, 13, 15, 17, 19)는 노광광을 180°위상 반전시키도록 구성하며, 여기서는 SiO₂막을 5000Å두께로 형성함으로써 얻었다. 기타 위상 시프트 효과가 있는 것이면 임의로 사용할 수 있으며, 레지스트 재료에 의해 위상 시프트 막을 형성할 수도 있다.

본 실시예의 메모리 반도체 구조는 제5a도에 도시한다. 이 구조는 제5a도에 부호(31~36)로 표시한 요소 패턴이 하나의 패턴층에 존재한다.

이와 같이 복수의 요소 패턴을 갖는 패턴층을 구비하는 동시에, 이 패턴층은 동일 셀(부호3이고, 1유닛의 셀을 표시함) 내 또는 인접하는 셀에 있어서, 사용하는 노광광의 파장 정도로 서로 근접하는 평행 부분을 갖는 요소 패턴을 1조 이상 갖는다. 본 실시예의 구조에 있어서는 각각 확산층인 패턴(31, 32)이 서로 평행으로 근접한 패턴의 조이며, 또한 패턴(33, 34)의 조, 패턴(35, 36)의 조가 동일한 패턴의 조로 되어 있다. 각각 확산층을 이루어 트랜지스터 구조를 취해도 되는 것이다. 도면중 부호(37, 38)로 표시한 것은 게이트 전극의 패턴이며, 이것은 상기 패턴(31~36)과는 별개의 패턴층이 있다.

제5a도의 구조를 회로도로 도시한 것이 제5b도이다. 제5도중, Q₁~Q₄및 a~b는 각각 트랜지스터 구조 및 접속 구조를 나타내는 것이며, 이것에 의해 제5a도, 제5b도 서로의 구성의 대응 관계를 나타낸다. 제5b도 중, W. L. 은 워드 라인, B. L. 은 비트 라인을 표시한다.

본 실시예에 있어서, 확산층(31, 32)은 드라이버 트랜지스터를 구성하므로, 제5a도에 도시한 바와 같이 다른 확산층 패턴(33~36)보다 크게 형성되어 있다.

제5a도의 메모리 반도체 구조와 제1도의 위상 시프트 마스크(1)가 대응하며, 위상 시프트 마스크의 위상 시프트 막(11), 광투과부(12)가 각각 메모리 반도체 구조의 확산층(31, 32)에 대응한다. 또한 제1도의 부호(13, 14)로 표시한 조, (15, 16)으로 표시한 조가 각각 제5a도의 (33, 34)의 패턴조, (35, 36)의 패턴조와 대응한다.

즉, 제1도의 위상 시프트 마스크(1)에 의해 제5a도의 구조중 하나의 패턴층에 존재하는 패턴이 양호하게 형성되는 것이며, 이것은 다음의 사실로부터도 뒷받침된다.

제5도(a)의 패턴을 제1도의 위상 시프트 마스크(1)를 사용하여 형성할 때, 최소선 폭 0.3㎛, KrF 엑시머 레이저 광을 사용하는 조건으로 광강도 분포를 계산하면 제3도에 도시된 바와 같이 된다. 이에 대해, 동일한 패턴을얻기 위해 위상 시프트 기술을 사용하지 않고 종래의 마스크를 사용하여 동일한 조건으로 한 경우에 광강도 분포를 계산하면 제4도에 도시한 바와 같이 된다. 양자의 대비로부터, 본 실시예의 마스크를 사용함으로써 정확한 패턴 형상이 얻어진다는 것을 알 수 있다.

특히 제4도에 도시한 종래의 마스크를 사용한 경우에는, 각각의 장방형 패턴이 둥그런 타원 형상의 광분포로 되어 있으며, 이것은 제3도의 (120, 110)으로 표시한 광분포가 장방형에 가까운 것에 대해, 제4도의 (121, 111)로 표시하는 광분포가 타원형에 가까운 것으로부터도 명백하다.

또한, 종래의 제4도의 경우이면 인접한 패턴끼리가 특히 부호 (100)으로 표시한 곳에서 그 광분포가 근접되어 있으며, 실제로 노광 현상하여 얻어지는 패턴은 원래의 광분포보다 더욱 조잡해지므로, 패턴이 넓어져서 접속해서는 안될 개소가 접속되는 일이 발생한다. 이것을 방지하려고 하면 여유를 더욱 크게 잡지 않으면 안되므로 결국 미세 패턴 형성에는 사용할 수 없게 된다.

이에 대하여 제3도의 경우, 제4도의 부호(100)에 대응하는 개소는 충분히 떨어져 있으며, 문제없이 양호한 패턴 형성을 할 수 있다. 또한, 제3도의 (120, 110)이 근접한 부분에 있어서 광분포는 대략 평행하게 되어 양호한 분포를 나타내는데 비해, 제4도의 (121, 111) 사이에서는 분포가 평행하게 되어 있지 않으며, 장방형의 내측에 잘록한 호리병 모양으로 되어 있다.

이와 같이 본원 발명에 의한 위상 시프트 마스크를 사용하면, 패턴 그 자체에 대하여 종래보다 미세(폭이 좁음)하게 할 수 있다. 또, 동일 광원을 사용하여 동일 스텝퍼(축소 노광 투영기)를 사용하는 조건으로, 종래 보다 미세한 패턴 형성을 달성할 수 있다. 따라서, 제5a도에 도시한 바와 같은 구조를 양호하게 얻을 수 있는 것이다.

또한, 제2a도에 도시한 마스크(2)는 제5a도에 있어서의 게이트 전극(37, 38)을 형성하기 위한 상기 패턴층과 접하는 층을 형성하는 마스크이다. 이 예에서는 특히 본원 발명에 관한 마스크를 채용하지 않고, 각각 광투과부(21, 22)에 의해 게이트 전극(37, 38)을 형성하도록 하였다. 양자는 평행하므로 양자가 충분히 근접하고 있는 경우에는 본원 발명을 채용하여 위상 시프트 마스크로 해도 되는 것은 물론이다. 제2a도에는 인접한 셀의 게이트 전극 형성용의 광투과부(23, 24)가 보이고 있다.

제1도의 마스크와 제2a도의 마스크를 겹친 구조를 제2b도에 도시한다. 단, 제2b도에서는 게이트용의 마스크 패턴(21~24)은 파선으로 표시하였다. 제2b도가 제5a도의 구조의 전체에 대략 대응하게 된다.

본 실시예에서는 노광광으로 KrF 엑시머 레이저광을 사용하였으므로 최소 선폭 0.3㎛로 하여 양호하게 실시할 수 있었다.

G선(파장 0.45㎛)등을 사용할 때는 평행으로 근접시키는 간격은 0.5㎛ 정도로 한다.

바람직한 태양에 있어서는 평행하게 근접시키는 정도는 사용할 노광광의 파장 정도가 좋다.

또한, 제5a도에 있어서 부호(4)로 표시한 것은 소자 분리용의 SiO₂이다.

상술한 바와 같이 본 실시예에서는 종래 복잡했던 CMOS 메모리의 요소 패턴을 개선하는데 있어서 위상 시프트 기술을 사용하여 미세 패턴을 형성할 수 있었다. 또, 이로써 셀 사이즈의 미세화도 가능하게 되었다.

[실시예 2]

제6a도, 제6b도에 도시한 것은 메모리 반도체 구조의 다른 예이며, 제6a도에 그 구조를 도시하고, 제6b도에 대응하는 회로도를 도시한다.

본 실시예에는 제5a도에 도시한 구조를 변형하여 인접한 셀의 확산층 D와 D'(제5a도 참조) 을 공통화하고, D로 표시한 바와 같이하여 접속함으로써 셀의 종방향의 치수를 저감하도록 한 것이다. 제5a도의 셀 1유니트의 치수가 종 3.8㎛ × 횡 2.4 ㎛인데 대해, 이 실시예는 종 3.5㎛ × 횡 2.1㎛의 치수로 할 수 있었다.

제6도, (5)는 워드라인(W. L.)이며, 기타 제5도와 공통의 부호는 제5도와 같거나 또는 대응하는 부분을 표시한다.

본 실시예에 있어서도 이 메모리 반도체 장치의 형성을 위해 대응하는 패턴을 형성한 본원 발명의 위상 시프트 마스크를 유효하게 사용할 수 있다.

상술한 바와 같이 본 출원의 청구항1의 발명은 위상 시프트 기술에 의해서도 유효하게 패턴을 형성할 수 있고, 따라서 미세화, 고집적화의 요청을 충족할 수 있는 메모리 반도체 구조를 제공할 수 있다. 또한, 본 출원의 청구항2의 발명은 메모리 반도체 장치의 패턴을 유효하게 형성할 수 있는 위상 시프트 마스크를 제공할 수 있다.

Claims (2)

1. 반도체 구조를 형성하는데 필요한 복수의 요소 패턴을 갖는 패턴층을 구비하되, 상기 반도체 구조의 구성 요소인 동일 셀 내 또는 인접하는 셀에서, 사용하는 노광광의 파장 정도로 서로 근접하는 평행 부분을 갖는 상기 요소 패턴을 1조 이상 갖는 패턴층을 구비한 것을 특징으로 하는 메모리 반도체 구조.
2. 노광 파장에 대하여 투명한 기판 상에 차광부와 광투과부와 위상 시프트막이 형성되어 있으며, 사용하는 노광광의 파장 정도로 서로 근접한 평행부분을 갖는 1조로 된 광투과부와 위상 시프트막을 하나 이상 갖는 것을 특징으로 하는 메모리 반도체 장치 형성용 위상 시프트 마스크.