JPH03156459A - メモリ半導体構造及び位相シフトマスク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

産業上の利用分野 発明の概要 従来の技術 発明が解決しよ−うとする問題点 問題点を解決するための手段 作用 実施例 実施例−１ 実施例−２ 発明の効果 〔産業上の利用分野〕 本出願の請求項１の発明はメモリ半導体構造に関するも
のであり、これは例えばＣＭＯＳメモリセルの構造等各
種のメモリ装置に適用することができる。

本出願の請求項２の発明はメモリ半導体装置形成用の位
相シフトマスクに関するものであり、これは例えば請求
項１のメモリ半導体構造のパターンを形成する場合等に
好適に利用することができる。

いずれの発明もメモリ半導体装置の技術分野において、
その生産過程の問題を解決するものである。

〔発明の概要〕

本出願の請求項１の発明は、複数の要素パターンを有す
るパターン層を備えるとともに、同一セル内または隣接
するセルにおいて、互いに近接する平行部分を有する要
素パターンを１組以上有するパターン層を備える構成と
したことによって、位相シフトマスクによるパターン形
成を有効に行えるようにしたものである。

本出願の請求項２の発明は、露光波長に対して透明な基
板上に、遮光部と光透過部と位相シフト膜とを有し、互
いに近接する平行部分を有する光透過部と位相シフト膜
とから成る組を１組以上有する位相シフトマスクであっ
て、この構成により、互いに近接する平行部分を有する
要素パターンを１組以上有するメモリ半導体装置形成用
のマスクとして有効に使用し得るようにしたものである
。

〔従来の技術〕

半導体装置等は、その加工寸法が年々微細化される傾向
にある。このような微細化した半導体装置を得るための
フォトリソグラフィーの技術において、その解像度を向
上させる手段として、マスクを透過する光に位相差を与
える、いわゆる位相シフト技術が知られている。

位相シフト法については、特開昭５８−１７３７４４号
公報や、ＭＡＲＣＤ、　ＬＥＶＥＮＳＯＮ　　他”Ｉｍ
ｐｒｏｖｉｎｇ　Ｒｅ５−ｏｌｕｔｉｏｎ　ｉｎ　Ｐｈ
ｏｔｏｌｉｔｈｏｇｒａｐｈｙ　ｗｉｔｈ　ａ　Ｐｈａ
ｓｅ−３ｈｉｆｔ−ｉｎｇ　　Ｍａｓｋ’　　　ＩＥＥ
Ｅ　　ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　　ＥＬＥＣ
ＴＲＯＮ　　叶ＶＩＣＥＳ、ＶＯＬ、　ＥＤ−２９，Ｎ
ｏ、１２．　ＤＥＣＥＭＢＥＲ，１９８２，Ｐ。

１８２８〜１８３６に記載がある。

従来より知られている位相シフト法について、第９図を
利用して説明すると、次のとおりである。

ライン・アンド・スペースのパターン形成を行う場合、
通常のマスクは、第９図（ａ）に示すように、石英基板
等の透明基板１上に、Ｃｒ（クロム）などの遮光性の材
料を用いて遮光部１０を形成し、これによりライン・ア
ンド・スペースの繰り返しパターンを形成して、露光用
マスクとしている。

この露光用マスクを透過した光の強度分布は、第９図（
ａ）に符号Ａ１で示すように、遮光部１０のところでは
ゼロで、他の部分（透過部１２ａ。

１２ｂ）では透過する。１つの透過部１２ａについて考
えると、被露光材に与えられる透過光は、光の回折など
により、第９図（ａ）にＡ２で示す如く、両側の裾に小
山状の極大をもつ光強度分布になる。透過部１２ｂの方
の透過光は、−点鎖線で示した。各透過部１２ａ、１２
ｂからの光を合わせると、Ａ３に示すように光強度分布
はシャープさを失い、光の回折による像のぼけが生じ、
結局、シャープな露光はできなくなる。これに対し、上
記繰り返しパターンの光の透過部１２ａ、１２ｂの上に
、１つおきに第９図（ｂ）に示すように位相シフト膜１
１ａを設けると、光の回折による像のぼけが位相の反転
によって打ち消され、シャープな像が転写され、解像力
や焦点裕度が改善される。即ち、第９図（ｂ）に示す如
く、一方の透過部１２ａに位相シフト膜１１ａが形成さ
れると、それば例えば１８０１の位相シフトを与えるも
のであれば、該位相シフト膜１１ａを通った光は符号Ｂ
１で示すように反転する。それに隣合う透過部１２ｂか
らの光は位相シフト膜１１ａを通らないので、かかる反
転は生じない。被露光材に与えられる光は、互いに反転
した光が、その光強度分布の裾において図に８２で示す
位置で互いに打ち消し合い、結局被露光材に与えられる
光の分布は第３図（ｂ）に８３で示すように、シャープ
な理想的な形状になる。

上記の場合、この効果を最も確実ならしめるには位相を
１８０°反転させることが最も有利であるλ 位相シフト膜の屈折率、λは露光波長）なる膜厚に位相
シフト膜１１ａを設ける。

なお露光によりパターン形成する場合、縮小投影するも
のをレチクル、１対１投影するものをマスクと称したり
、あるいは原盤に相当するものをレチクル、それを複製
したものをマスクと称したりすることがあるが、本発明
においては、このような種々の意味におけるマスクやレ
チクルを総称して、マスクと称するものである。

〔発明が解決しようとする問題点〕

しかしながら従来の位相シフト露光マスクは、ライン・
アンド・スペースやコンタクトホール等比較的単純なパ
ターンを形成するには有効であるが、複雑なパターンの
形成に使用、するのは困難である。

一方、半導体記録装置、例えばＣＭＯＳメモリーセルの
パターンは一般に複雑で、−例を示すと第７図のように
なっている。第７図中、Ａは拡散層部分であり、ＢはＬ
ＯＧＯ３部分である。デザインルールがハーフ・ミクロ
ンから、サブハーフ・ミクロンと称される０、３〜０．
３５μｍ程度に微細になるに従って、一般の露光マスク
での正確なパターンの形成はより困難となり、位相シフ
ト法の利用が有効になると考えられる。ところがこの第
７図のように複雑なパターンでは、位相シフト技術はほ
とんど効果がない。例として、第７図のパターンの最小
線幅を０．３μｍとし、ＫｒＦエキシマレーザ光で露光
した場合の光強度分布を計算した結果をみると、位相シ
フト技術を用いない場合（第８図（ａ））と用いた場合
（第８図（ｂ））で形状の差はほとんど見られない、い
ずれの場合もパターン形状も設計からかなりずれたもの
になってしまう。なお第８図（ｂ）中符号Ｃで示すのは
、連続して形成すべきパターンであるが位相反転させる
必要上２部分に分けた結果図の如き強度分布になったも
のである。

本出願の各発明は上記問題点を解決せんとするものであ
って、本出願の請求項１の発明は、位相シフト技術によ
っても有効にパターン形成ができ、従って微細化・高集
積化の要請を満たすことができるメモリ半導体構造を提
供することが目的であり、また本出願の請求項２の発明
は、メモリ半導体装置のパターンを有効に形成できる位
相シフトマスクを提供することが目的である。

〔問題点を解決するための手段〕

本出願の請求項１の発明は、複数の要素パターンを有す
るパターン層を備えるとともに、同一セル内または隣接
するセルにおいて、互いに近接する平行部分を有する要
素パターンを１組以上有するパターン層を備えることを
特徴とするメモリ半導体構造であって、この構成により
上記問題点を解決したものである。

この発明において、要素パターンとは、メモリ半導体構
造を形成するに要する各種の要素のパターン、例えば拡
散層のパターンであるとか、素子分離領域であるとか、
各種配線パターンであるとかの各種パターンを総称する
ものである。

またセルとは、一般にはメモリを構成する少なくとも１
つの半導体装置が形成される部分であるが、この発明で
は、複数の要素パターンを具備して１つの単位となって
いるものを総称する概念である。またパターン層とは、
上記のような要素パターンが形成されている層を言い、
２以上のセルにわたって存在してよいものである。

この発明において、互いに近接する平行部分を有する要
素パターンとは、該要素パターン同士がその長手方向に
ついて互いに平行で、かつ近接しているのでもよく、あ
るいは少なくとも１辺間士が平行に近接している場合な
ど、少なくとも互いに近接した平行な部分を有していれ
ばよい、かかる相互関係の要素パターンが、少なくとも
１組、パターン層中に存在していればよい。またここで
「近接」とは、少なくとも位相シフトの効果が発揮でき
る程度に近接することを意味するが、一般にこのために
は、使用する露光光の波長の長さ程度に近接しているの
が望ましい。

次に本出願の請求項２の発明は、露光波長に対して透明
な基板上に、遮光部と光透過部と位相シフト膜とを有し
、互いに近接する平行部分を有する光透過部と位相シフ
ト膜とから成る組を１組以上有することを特徴とするメ
モリ半導体装置形成用の位相シフトマスクであって、こ
の構成により上記問題点を解決したものである。

この発明において、「露光波長に対して透明」とは、使
用すべき露光光の波長に対して、これを透過させるとい
う意味で透明であることをいう。

位相シフト膜は、透過光の位相を所望のずれでずらすも
のであり、一般に露光波長に対して透明な材料を所望の
位相シフトを与える膜厚で形成することにより得られる
。例えば位相を１８０”ずらして反転させるとか、９０
’　　　２７０”ずらすとかの、各設計に応じた所望の
位相シフト量になるように、材料とその膜厚を決定すれ
ばよい。例えば本発明の好ましい態様にあっては、１８
００の位相シフトを達成するよう、 λ の膜厚ｄで形成する。ｎは位相シフト膜３の屈折率で膜
材料で定まるものであり、λは露光波長であり使用すべ
き露光光の種類により定まるものである。

遮光部は、使用する露光光を吸収してこれを遮光する任
意の材料で形成でき、例えばクロム（Ｃｒ）から形成で
きる。

この発明において、［互いに近接する平行部分を有する
」とは、前記請求項１について説明したのと同義である
。

〔作　用］ 本出願の請求項１の発明は、少な（とも１つのパターン
層に互いに近接する平行部分を有する要素パターンが１
組以上存在するので、かかる組の要素パターンは平行部
分が近接するため位相シフトマスクにより有効に形成さ
れるものであり、従って位相シフトマスクを用いた微細
パターンとして有効に形成できる。よって本出願の請求
項１のメモリ半導体構造は、微細パターンで形成するこ
とが可能で、サブハーフミクロンでの加工も可能にでき
る。

本出願の請求項２の発明は、互いに近接する平行部分を
有する光透過部と位相シフト膜とから成る組をｌ＆Ｉ以
上有するので、上記のような構造を有するメモリ半導体
装置の形成に好適に採用することができる。

〔実施例〕

以下実施例について、図面を参照して説明する。

当然のことではあるが、本出願の各発明は以下に説明す
る実施例によって限定されるものではない。

実施例−１ この実施例は、本出願の請求項１のメモリ半導体構造を
有する半導体記憶装置、具体的には特にＣＭＯＳメモリ
装置を、本出願の請求項２の位相シフトマスクを用いて
得られるようにしたものである。

まず本実施例で用いる位相シフトマスクについて説明す
る。

第１図に示す位相シフトマスクは、本実施例のメモリ半
導体構造の拡散層を形成するために用いるもので、この
位相シフトマスク１は、第１図図示め如く露光波長に対
して透明な基板上に、遮光部１０と光透過部１２，１４
．１６．１８．２０と位相シフト膜１１，１３，１５．
１７．１９とを有し、かつ互いに近接する平行部分を有
する光透過部と位相シフト膜とから成る組を１組以上有
するものであって、図中の符号１１．１２の組、１３．
１４の組、１５．１６の組、１７．１８の組、１９．２
０の組が、それぞれこの光透過部と位相シフト膜との組
になっている。具体的にはこれらの組は、図の如く各々
長方形の光透過部と位相シフト膜とが、長手方向で平行
となっていることで、このような位置関係をなしている
。

本実施例においては、基板は５ｉｎ２、特に石英で形成
し、遮光部ｌＯは基板上にクロムを蒸着等で膜形成する
ことによって形成した。光透過部１２゜１４．１６．１
８．２０は、基板材料がそのまま露出することにより露
光光を透過させるようにして形成したものであって、こ
の位置に遮光部１０が存在しないようにバターニングす
ることによって形成した。また、位相シフトマスク１１
，１３゜１５．１７．１９は、露光光を１８ｏ°位相反
転させるように構成し、ここでは５ｔ（ｈ膜を５０００
人厚で形成することによって得た。その他位相シフト効
果のあるものなら任意に用いることができ、レジスト材
料により位相シフト膜を形成することもできる。

本実施例のメモリ半導体構造は、第５図（ａ）に示す。

この構造は、第５図（ａ）に符号３１〜３６で示す要素
パタニンが１つのパターン層に存在する。このように複
数の要素パターンを有するパターン層を備えるとともに
、このパターン層は、同一セル（符号３で、■ユニット
のセルを示す）内または隣接するセルにおいて、互いに
近接する平行部分を有する要素パターンを１組以上有す
る。

本実施例の構造にあっては、それぞれ拡散層であるパタ
ーン３１．３２が互いに平行で近接するパターンの組で
あり、更にパターン３３．３４の組、パターン３５．３
６の組が同様なパターンの組になっている。それぞれ拡
散層をなして、トランジスタ構造をとってよいものであ
る０図中符号３７゜３８で示すのはゲート電極のパター
ンであり、これは上記パターン３１〜３６とは別層のパ
ターン層にある。

第５図（ａ）の構造を回路図で表したのが、第５図（ｂ
）である。第５図中、Ｑ１〜Ｑ４及びａ〜ｄは、それぞ
れトランジスタ構造及び接続構造を示すもので、これに
より第５図（ａ）（ｂ）相互の構成の対応関係を示して
いる。第５図（ｂ）中、Ｗ、Ｌ、　はワードライン、Ｂ
、Ｌ、はビットラインを示す。

本実施例において、拡散層３１．３２はドライバートラ
ンジスタを構成するので、第５図（ａ）に示す如く、他
の拡散層パターン３３〜３６よりも大きく形成しである
。

第５図（ａ）のメモリ半導体構造と、第１図の位相シフ
トマスク１は対応しており、位相シフトマスクの位相シ
フト膜１１．光透過部１２がそれぞれメモリ半導体構造
の拡散層３１．３２に対応する。更に第１図の符号１３
．１４で示す組、１５．１６で示す組が、それぞれ第５
図（ａ）の３３．３４のパターンの組、３５．３６のパ
ターンの組と対応する。

即ち、第１図の位相シフトマスク１により、第５図（ａ
）の構造の内１つのパターン層に存在するパターンが良
好に形成できるのであるが、これは次のことからも裏付
けられる。

第５図（ａ）のパターンを、第１図の位相シフトマスク
１を用いて形成するとき、最小線幅０．３μｍ、ＫｒＦ
エキシマレーザ光を使用する条件で光強度分布を計算す
ると、第３図に示すようになる。これに対し、同様なパ
ターンを得るために位相シフト法を用いることな〈従来
のマスクを用いて同様の条件にした場合で光強度分布を
計算すると、第４図に示すようになる。両者の対比から
、本実施例のマスクを用いるとより正確なパターン形状
が得られることがわかる。

特に第４図に示す従来のマスク使用の場合では、それぞ
れの長方形パターンが丸みを帯びた楕円形状の光分布と
なっており、これは第３図の１２０．１１０で示す光分
布が長方形に近いのに対し、第４図の１２１．１１１で
示す光分布が楕円形に近いことがらも明らかである。更
に従来の第４図の場合であると、隣接するパターン同士
が、特に符号１００で示すところにおいてその光分布が
近接しており、実際に露光現像して得られるパターンは
もとの光分布よりも更に粗くなるので、パターンが広が
って接続すべきでない個所が接続してしまうことが起こ
る。これを防ごうとすると、余裕を更に大きくとらなけ
ればならず、結局微細パターンの形成には使用できない
ことになる。これに対し、第３図の場合であると、第４
図の符号１００に対応する個所は充分離れており、問題
なく良好なパターン形成ができる。かつ第３図の１２０
．１１０が近接する部分において、光分布はほぼ平行と
なって良好な分布を示しているのに対し、第４図の１２
１．１１１間では分布が平行になっておらず、長方形の
内側にくびれたひょうたん形になってしまっている。

このように、本発明に係る位相シフトマスクを用いると
、パターンそれ自体について従来より微細（幅狭）にす
ることができる。また同一光源を使い同一スチッパ（縮
小露光投影機）を用いる条件で、従来より微細にパター
ン形成を達成できる。

よって、第５図（ａ）に示したような構造を良好に得る
ことができるものである。

なお第２図（ａ）に示すマスク２は、第５図（ａ）にお
けるゲート電極３７．３８を形成するための、前記パタ
ーン層と接する層の形成用のマスクである。この例では
、特に本発明に係るマスクを採用することなく、それぞ
れ光透過部２１．２２により、ゲート電ｉ３７．３８を
形成するようにした。両者は平行しているので、両者が
充分に近接しているときには本発明を採用して位相シフ
トマスクにしてもよいことは勿論である。第２図（ａ）
には隣のセルのゲート電極形成用の光透過部２３．２４
が見えている。

第１図のマスクと第２図（ａ）のマスクとを重ねた構造
を第２図（ｂ）に示す。但し第２図（ｂ）では、ゲート
用のマスクパターン２１〜２４は、破線で示した。第２
図（ｂ）が、第５図（ａ）の構造の全体にほぼ対応する
ことになる。

本実施例では、露光光としてＫｒＦエキシマレーザ光を
用いたので、最小線幅を０．３μｍとして良好に実施で
きた。

（Ｊ５１（波長０．４５μｍ）などを用いるときは、平
行に近接させる間隔は０．５μｍ程度とする。

望ましい態様にあっては、平行に近接させる程度は、使
う露光光の波長程度がよい。

なお第５図（ａ）において、符号４で示すのは素子分離
用の５ｉｎｔである。

上述のように本実施例では、従来複雑であったＣＭＯＳ
メモリーの要素パターンを改善することで位相シフト法
を使用し、微細パターンを形成するができた。またこれ
により、セルサイズの微細化も可能となった。

実施例−２ 第６図（ａ）（ｂ）に示すのは、メモリ半導体構造の別
例であり、第６図（ａ）にその構造を示し、第６図（ｂ
）に対応する回路図を示す。本実施例は、第５図（ａ）
に示した構造を変形して、隣り合うセルの拡散層りとＤ
’　　（第５図（ａ）参照）を共通化し、Ｄ　１１で示
すようにして接続するにより、セルの縦方向の寸法を低
減するようにしたものである。第５図（ａ）のセル１ユ
ニツトの寸法が縦３．８μｍ×横２．４μｍであるのに
対し、この実施例は、縦３．５μｍ×横２．１μｍの寸
法にできた。

第６図、５はワードライン（−ル、）であり、その他第
５図と共通の符号は第５図と同じ、または対応する部分
を示す。

本実施例においても、このメモリ半導体装置の形成のた
めに、対応するパターンを形成した本発明の位相シフト
マスクを有効に使用することができる。

〔発明の効果〕

上述の如く本出願の請求項１の発明は、位相シフト技術
によっても有効にパターン形成ができ、従って微細化・
高集積化の要請を満たすことができるメモリ半導体構造
を提供することができる。

また本出願の請求項２の発明は、メモリ半導体装置のパ
ターンを有効に形成できる位相シフトマスクを提供する
ことができる。

【図面の簡単な説明】

第１図は実施例−１に用いた本発明に係る位相シフトマ
スクの構成を示す平面図である。第２図（ａ）（ｂ）は
それぞれ実施例−１に用いた位相シフトマスクを説明す
る図である。第３図は第１図の位相シフトマスクによる
光強度分布を示す図、第４図は従来のマスクによる光強
度分布を示す図である。第５図は実施例−１のメモリ半
導体構造を示し、第５図（ａ）は平面上の構造図、第５
図（ｂ）は回路図である。第６図は実施例−２のメモリ
半導体構造を示し、第６図（ａ）は平面上の構成図、第
６図（ｂ）は回路図である。第７図は従来のメモリセル
パターン例を示す平面図であり、第８図は第７図のパタ
ーンを形成する場合の露光光強度分布を示す図で、第８
図（ａ）は通常露光、第８図（ｂ）は位相シフト法によ
る露光の場合を示す。第９図は位相シフトマスクの原理
を示す図である。 ■・・・位相シフトマスク、ＩＯ・・・遮光部、１２．
１４．１６゜１８．２０・・・光透過部、１１，１３，
１５．１７．１９・・・位相シフト膜、３・・・セル、
３１〜３６・・・要素パターン。

Claims (1)

1. 【特許請求の範囲】 １、複数の要素パターンを有するパターン層を備えると
   ともに、 同一セル内または隣接するセルにおいて、互いに近接す
   る平行部分を有する要素パターンを１組以上有するパタ
   ーン層を備えることを特徴とするメモリ半導体構造。 ２、露光波長に対して透明な基板上に、遮光部と光透過
   部と位相シフト膜とを有し、 互いに近接する平行部分を有する光透過部と位相シフト
   膜とから成る組を１組以上有することを特徴とするメモ
   リ半導体装置形成用の位相シフトマスク。